CN109346600B - 一种单器件集成马尔可夫链算法的阻变存储器 - Google Patents

一种单器件集成马尔可夫链算法的阻变存储器 Download PDF

Info

Publication number
CN109346600B
CN109346600B CN201811145553.0A CN201811145553A CN109346600B CN 109346600 B CN109346600 B CN 109346600B CN 201811145553 A CN201811145553 A CN 201811145553A CN 109346600 B CN109346600 B CN 109346600B
Authority
CN
China
Prior art keywords
layer
electrode
state
resistance
change layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811145553.0A
Other languages
English (en)
Other versions
CN109346600A (zh
Inventor
任天令
田禾
王雪峰
吴凡
杨轶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201811145553.0A priority Critical patent/CN109346600B/zh
Publication of CN109346600A publication Critical patent/CN109346600A/zh
Application granted granted Critical
Publication of CN109346600B publication Critical patent/CN109346600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出了一种单器件集成马尔可夫链算法的阻变存储器,属于阻变存储器技术领域。包括:电极输入信号装置,以及依次层叠的衬底、第一电极、下阻变层、半导体层、上阻变层和第二电极;通过所述电极输入信号装置使得所述第一电极和第二电极间电压呈单一方向的逐渐增大或连续锯齿波状增大,在此过程中,根据上、下阻变层间导电通道的形成情况和熔断情况定义多种状态,由前后状态间转变概率组成的状态转移矩阵和由状态出现概率组成的状态概率向量之间的关系满足马尔可夫链算法。本发明完成了在单个器件中实现3个数字随机数发生器并集成马尔可夫链算法的目的,可大大减小硬件面积;且本发明的结构与传统的CMOS结构兼容,制备方便。

Description

一种单器件集成马尔可夫链算法的阻变存储器
技术领域
本发明属于阻变存储器技术领域,尤其涉及一种单器件集成马尔可夫链算法的阻变存储器。
背景技术
随着摩尔定律的发展,电子设备的性能和处理计算能力不断提升,当今生活中电子系统的自动化程度和复杂性也不断提升,庞大的信息量如何处理,成为了亟待解决的问题,而机器学习凭借其能够通过大数据的输入,从中主动寻求规律,验证规律,最后得出结论,并自主解决问题,这些特性使得开发机器学习应用程序的需求也越来越大。目前,实现机器学习的方法主要分为两类:从软件算法上实现机器学习,从硬件阵列上实现机器学习。
目前较常用的实现机器学习的方案都是基于软件算法上实现的,这种方法虽然能与目前CMOS工艺很好的兼容,但消耗了大量的硬件资源(晶体管数量庞大,例如:若实现3个随机数产生器,大约需要13700个晶体管),从而使得硬件代价较大。
而相较于传统CMOS集成电路下实现机器学习的方法,依赖于阻变存储器实现机器学习的方法凭借其极高的存储密度,极易实现矩阵相乘运算的特性,依靠内部离子转换的工作机制,可以很好的模拟真实的生物突触特性。目前的基于阻变存储器来实现机器学习的途径主要是通过阵列实现矩阵相乘和权值更新,虽然其利用交叉阵列结构,内部存储密度可以达到4F2,但由于单独存储器的存在难以实现整体算法,基于CMOS外围电路仍不可或缺,在实现相关算法时,整体面积仍较大,远远低于理论值。
马尔可夫链,其定义为:在给定当前知识或信息的情况下,过去(即当前以前的历史状态)对于预测将来(即当前以后的未来状态)是无关的。马尔科夫链,可广泛应用在天气预测、语音识别和金融领域股指建模、时间序列分析、组合预测模型等方面。传统的单一阻变层的阻变存储器,由于其在电压作用过程中存在的残余的部分导电通道,所述的残余导电通道,是以往多次测试中所得到的结果,无法满足马尔可夫链最基本的特性。
综上,无论是从软件上实现机器学习的方法,还是利用阻变存储器阵列加上CMOS外围电路以实现机器学习的方法,都存在面积较大,耗费较多资源的问题,传统单一阻变层的阻变存储器又不具备马尔可夫链特性,因此,亟需一种集成有机器学习算法的新型阻变存储器,来极大程度减少实现机器学习所需的硬件代价。
发明内容
针对现有技术存在的上述问题,本发明提出了一种单器件集成马尔可夫链算法的阻变存储器。
为了实现上述目的,本发明采用如下技术方案:
本发明提出的一种单器件集成马尔可夫链算法的阻变存储器,其特征在于,该阻变存储器包括:电极输入信号装置,以及依次层叠的衬底、第一电极、下阻变层、半导体层、上阻变层和第二电极;其中,所述第一电极和第二电极分别与所述电极输入信号装置的负极和正极相连或相反,用于导电以完成所述阻变存储器中电子的输运;所述下阻变层和上阻变层均分别用于形成导电通道,以改变所述第一电极和第二电极间的电阻值;所述半导体层用于吸附在电场作用下移动的离子并分隔在所述下阻变层和上阻变层之间连续的导电通道;
通过所述电极输入信号装置使得所述第一电极和第二电极间电压呈单一方向的逐渐增大或连续锯齿波状增大,在此过程中,根据上、下阻变层间导电通道的形成情况和熔断情况定义多种状态,由前后状态间转变概率组成的状态转移矩阵和由状态出现概率组成的状态概率向量之间的关系满足马尔可夫链算法。
进一步地,所述上阻变层、下阻变层均分别由自然氧化后具有自限制效应的材料通过自然氧化的方式,或者原子层淀积的方式来形成。
进一步地,所述半导体层采用二维半导体材料制成。
本发明的特点及有益效果:
本发明摆脱了传统单一阻变层的阻变存储器的结构限制,通过以半导体层层来阻断上、下阻变层中连续导电通道的形成加上通过定义在电压作用过程中电流的变化情况为马尔可夫链中的状态,大大减少了利用传统CMOS工艺中完成实现3数字随机数发生器过程中所需的大约13700个晶体管,即大大减少传统CMOS所需面积,完成了在单个器件中实现了3数字随机数发生器并集成马尔可夫链算法的目的,可广泛应用在机器学习等相关电路中。本器件结构与传统的CMOS结构兼容,操作方式可以通过逐渐增大的电压过程或逐渐增大的锯齿波过程以实现,操作方式多样化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例的单器件集成马尔可夫链算法的阻变存储器的结构示意图;
图2是图1所示实施例的阻变存储器中马尔科夫链算法的3种状态及其内部情况;
图3是图2中所示马尔科夫链算法状态1在电压作用过程中的电流电压特性图,其中a为初始高阻态,b为初始低阻态;
图4是图2中所示马尔科夫链算法状态2在电压作用过程中的电流电压特性图;
图5是图2中所示马尔科夫链算法状态3在电压作用过程中的电流电压特性图,其中,a为初始高阻态,b为初始低阻态;
图6是图2所示马尔科夫链算法的3种状态间的转变概率示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
参见图1,为本发明实施例的一种单器件集成马尔可夫链算法的阻变存储器的结构示意图,该阻变存储器包括电极输入信号装置107,以及依次层叠的衬底101、第一电极102、下阻变层103、半导体层104、上阻变层105和第二电极106;其中,第一电极102和第二电极106分别与电极输入信号装置107的负极和正极相连(此外,也可采用第一电极102和第二电极106分别与电极输入信号装置107的正极和负极相连的方式),用于导电以完成本阻变存储器中电子的输运;下阻变层103和上阻变层105均分别用于形成导电通道,以改变第一电极102和第二电极106间的电阻值;半导体层104用于吸附在电场作用下移动的离子并分隔在下阻变层103和上阻变层105之间连续的导电通道;
通过电极输入信号装置107使得第一电极102和第二电极106间电压呈单一方向的逐渐增大或连续锯齿波状增大,在此过程中,根据上阻变层、下阻变层间导电通道的形成情况和熔断情况定义多种状态,由前后状态间转变概率组成的状态转移矩阵和由状态出现概率组成的状态概率向量之间的关系满足马尔可夫链算法。
参见图2,本发明实施例的各状态及参数定义如下:
本实施例的阻变存储器具有两种初始状态,根据是否有与较低电势电极(即与电极输入信号装置107负极端相连的电极,可以是第一电极或者第二电极)相连的阻变层中的导电通道的形成来判定,若无单层导电通道的形成,则为初始高阻态,反之,则为初始低阻态;
在电压变化过程中,对于初始高阻态而言,上、下阻变层中以较快生长速率的一层依次出现导电通道的形成与断裂;或对于初始低阻态而言,与较高电势电极相连的阻变层中依次出现导电通道的形成与断裂,此上两种情况定义为状态1;
在电压变化过程中,对于初始高阻态而言,上、下阻变层均依次出现导电通道的形成与断裂,此情况定义为状态2;
在电压变化过程中,对于初始低阻态而言,依次出现与较高电势电极相连的阻变层中导电通道的形成,与上、下阻变层均出现导电通道的断裂;或对于初始高阻态而言,依次出现两层阻变层导电通道的形成,与和较高电势电极相连接的阻变层导电通道的断裂,此上两种情况定义为状态3。
本发明实施例中各组成部件的具体实现方式及功能描述如下:
衬底101由依次层叠的导电层109和绝缘层108组成;其中,导电层109选用掺杂半导体、金属、导电胶、金属氧化物或柔性电极中的任意一种,用于绝缘层108、第一电极102、下阻变层103、半导体层104、上阻变层105和第二电极106的支撑;绝缘层108位于导电层109上表面,并与第一电极102相连,用于隔离信号,以免出现串扰等相关问题;绝缘层可由绝缘材料(绝缘材料包括金属氧化物、具有较低载流子浓度的半导体材料等,电阻为1010-1022欧姆)通过原子层淀积等方式实现。对于本实施例而言,衬底101中,绝缘层108采用300nm厚的SiO2,导电层109采用p型掺杂硅,均为市售产品。
第一电极102的两端分别与下阻变层103、绝缘层108相连,第二电极106的下端与上阻变层105相连。第一电极102、第二电极106均分别选用以下材料中的任意一种制成:掺杂半导体、金属、导电胶、金属氧化物和柔性电极,第一电极102和第二电极106可选择相同材料或不同材料。本实施例中,第一电极102与电极输入信号装置107的负极相连,第二电极106与电极输入信号装置107的正极相连,用于导电以完成电流输运。
下阻变层103的两端分别连接第一电极102和半导体层104,上阻变层105的两端分别连接半导体层104和第二电极106。上、下阻变层的作用相同,均用于通过在电场作用下离子的定向移动所留下的空位,以形成导电细丝,完成第一电极102、第二电极106间阻抗的改变。本实施例中,上、下阻变层分别由自然氧化后具有自限制(self-limited)效应的材料通过自然氧化的方式(例如铝的自然氧化层氧化铝,或硒化锡的自然氧化层等)或者原子层淀积的方式来形成,上、下阻变层的材料相同或不同,下阻变层103和上阻变层105的各自厚度范围为0.34nm至50nm。对于本实施例而言,均选用硒化锡在空气中自然氧化所形成的具有自限制效应的上下氧化层(上下氧化层即为上下阻变层,自限制厚度在10nm附近)。自然氧化方式较原子层淀积的方式,工艺更加简单。
半导体层104,位于上、下阻变层之间,构成半导体层104的材料包括:硒化锡或其他具有较低载流子浓度(即满足与导电通道的电阻相比具有明显差距,半导体层的电阻与各阻变层的电阻比值在2个数量级即可,如采用硒化锡等二维半导体材料,或者其他半导体材料)的材料,并对阻变层内的移动离子具有阻绝其连续移动的作用。由于半导体层内部较弱的导电性,因此能够吸附在电场作用下阻变层内移动的离子并阻绝连续导电通道的形成,协助完成本器件多种状态间的转变;半导体层作为上阻变层、下阻变层的隔断层,可以避免连续导电的形成,可以完成阻变存储器多种状态调控的效果,对于本实施例而言,为3种状态。
电极输入信号装置107,正极与第二电极106相连,负极与第一电极102相连,用于控制单器件集成马尔可夫链算法的阻变存储器的状态。电极输入信号装置可采用多种信号输入装置,本实施例采用Agilent公司的B1500A半导体测试分析仪。
本发明实施例的原理为:在第二电极施加电压并逐渐增大,第一电极保持接地的过程中,在较小的电场(对于本实施例为0~4.5×108V/cm)作用下,上、下阻变层中的离子会被第二电极吸引,并向第二电极方向移动,移动后的离子所形成的连续的导电通道会导致电阻显著降低,显然,上、下阻变层中离子的移动速度不同,此过程中,可能出现两种情况:只有具有较快导电通道生长速率的阻变层中连续导电通道形成,上、下阻变层中连续导电通道都形成;在较大的电压(对于本实施例为4.5×108~109V/cm)作用下,由于有导电通道的形成,电流值较大,产生的焦耳热也较大,会导致原有的导电通道部分或完全熔断,根据导电通道形成情况和熔断情况来区分马尔科夫链算法的状态。在第二电极电压逐渐增大的过程中,所经历的导电通道形成与熔断的过程只与前一第二电极电压逐渐增大的过程所经历的导电通道形成与熔断的过程有关(与马尔可夫链的基本定义相符),由前后状态间转变概率组成的状态转移矩阵和由状态出现概率组成的状态概率向量之间的关系满足马尔科夫链算法要求,完成了单个器件实现马尔科夫链算法的效果。
现对本发明的一种具有马尔可夫链特性的阻变存储器用单器件的制备流程进行说明,包括以下步骤:
S201:采用常规工艺制作衬底,包括绝缘层和导电层。
S202:利用掩模版曝光或电子束曝光工艺等相应的制作工艺,将第一电极制备完成。
S203:利用化学气相沉积、物理气相沉积、湿法转移或干法转移(机械剥离)等相应工艺,将半导体层转移到相应位置,并图形化。
S204:将半导体层在空气中自然氧化形成上、下阻变层;。
S205:利用掩模版曝光或电子束曝光工艺等相应的制作工艺,将第二电极制备完成。
此外,对于本发明单器件的另一种制备流程,将上述步骤S203、S204、S205用以下步骤代替:
S203:利用原子层淀积的方式,形成下阻变层。
S204:利用化学气相沉积、物理气相沉积、湿法转移或干法转移(机械剥离)等相应工艺,将半导体层转移到相应位置,并图形化。
S205:利用原子层淀积的方式,形成上阻变层
S206:利用掩模版曝光或电子束曝光工艺等相应的制作工艺,将第二电极制备完成。
对于本实施例而言,为第一种制备方式。
进一步地,所述图形化包括:通过曝光,显影,将掩膜版上的图像转移到衬底上。
本发明两种制备方式中所涉及的具体工艺参数均与现有技术相同。
本发明实施例有效性验证:
需要说明的是,电压增大的过程可采用逐渐增大或锯齿波状增大方式。当采用逐渐增大方式时,电压逐渐增大的过程为从0V-10V逐渐加大电压的过程,步长为25mV。若采用锯齿波状增大方式时,为4V、6V、8V、10V四种电压分别持续2ms、间隔2ms的锯齿波状电压,通过基准电压下的电流情况判断本单器件所处的马尔可夫链状态。本实施例采用电压逐渐增大方式。
参见图2,图2是本发明实施例中实现马尔可夫链的单个基于半导体层及氧化物的阻变存储器中马尔科夫链算法的3种状态及其内部情况示意图,图中的浅色圆形组成的为导电通道,较深色圆形为原本占据浅色圆形的离子。
本阻变存储器具有两种初始状态:根据是否有与较低电势电极相连的阻变层中的导电通道的形成来判定,若无单层导电通道的形成,则为初始高阻态,反之,则为初始低阻态;
在电压变化过程中,对于初始高阻态而言,上、下阻变层中以较快生长速率的那一层依次出现导电通道的形成与断裂;或对于初始低阻态而言,与较高电势电极相连的阻变层中依次出现导电通道的形成与断裂,此上两种情况定义为状态1,测量定义的状态1在电压作用过程中的电流,得到电流电压特性图,参见图3;
在电压变化过程中,对于初始高阻态而言,上、下阻变层均依次出现导电通道的形成与断裂,此情况定义为状态2,测量定义的状态2在电压作用过程中的电流,得到电流电压特性图,参见图4;
在电压变化过程中,对于初始低阻态而言,依次出现与较高电势电极相连的阻变层中导电通道的形成,与上、下阻变层均出现导电通道的断裂;或对于初始高阻态而言,依次出现上、下阻变层导电通道的形成,与和较高电势电极相连接的阻变层导电通道的断裂,此上两种情况定义为状态3,测量定义的状态3在电压作用过程中的电流,得到电流电压特性图,参见图5。
参见图6,为本发明实施例所定义的马尔科夫链算法的3种状态间的转变概率示意图,图中箭头上的数字为在箭头开始处状态的前提下,转向箭头目标状态的概率;状态下的数字为各自状态在测试中出现的概率。将各自状态概率与状态转换概率进行统计,发现测试次数越多,各自状态概率与状态转换概率趋向稳定;将状态转换矩阵点乘状态概率向量,发现仍得到状态转换矩阵,误差不超过5%,具体公式如下:
Figure GDA0002299918490000071
以上两点均说明了该基于半导体层及氧化物的单个阻变存储器能够实现马尔科夫链算法。
本发明摆脱了传统阻变存储器单一阻变层的束缚,使用了上、下两个阻变层,同时加入了半导体层用来隔断连续导电通道的形成。本发明通过第二电极形成的电场对于上、下阻变层中的离子移动进行控制,根据不同的实验过程定义了多种状态。状态概率向量与状态转换矩阵满足马尔科夫链算法定义,实现了单个基于半导体层及氧化物的单个阻变存储器能够实现马尔科夫链算法的效果。本发明的核心材料为具有低的载流子浓度特性,能够允许电场穿透的半导体层,属于全新的材料体系。本发明的核心原理在于,通过半导体层来区分上、下阻变层,并通过在电极输入信号逐渐增大过程中所经历不同的导电通道形成和熔断的情况来定义状态。本发明具有良好的工艺兼容性。本发明突破了传统实现机器学习所需要大量硬件资源的束缚,由于具有半导体特性的半导体层具有较低的载流子浓度,能够促使电场穿透半导体层,进而实现隔断上、下阻变层连续导电通道的形成,能够实现器件的多种状态,同时很多具有以上特性的半导体层制备简便,成本低,避免了传统复杂、成本高昂的掺杂过程。制备出的上、下阻变层与半导体层的核心结构,在集成电路领域具有重要应用价值,所述的阻变存储器能够广泛应用在实现机器学习的电路中。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种单器件集成马尔可夫链算法的阻变存储器,其特征在于,该阻变存储器包括:电极输入信号装置,以及依次层叠的衬底、第一电极、下阻变层、半导体层、上阻变层和第二电极;其中,所述第一电极和第二电极分别与所述电极输入信号装置的负极和正极相连或相反亦可,用于导电以完成所述阻变存储器中电子的输运;所述下阻变层和上阻变层分别用于形成导电通道,以改变所述第一电极和第二电极间的电阻值;所述半导体层用于吸附在电场作用下移动的离子并分隔在所述下阻变层和上阻变层之间连续的导电通道;
通过所述电极输入信号装置使得所述第一电极和第二电极间电压呈单一方向的逐渐增大或连续锯齿波状增大,在此过程中,根据上、下阻变层间导电通道的形成情况和熔断情况定义多种状态,由前后状态间转变概率组成的状态转移矩阵和由状态出现概率组成的状态概率向量之间的关系满足马尔可夫链算法。
2.根据权利要求1所述的阻变存储器,其特征在于,所述多种状态定义如下:
所述阻变存储器具有两种初始状态:根据是否有与较低电势电极相连的阻变层中的导电通道的形成来判定,若无单层导电通道的形成,则为初始高阻态,反之,则为初始低阻态;
在电压变化过程中,对于初始高阻态而言,上、下阻变层中以较快生长速率生长的一层依次出现导电通道的形成与断裂;或对于初始低阻态而言,与较高电势电极相连的阻变层中依次出现导电通道的形成与断裂,以上两种情况定义为状态1;
在电压变化过程中,对于初始高阻态而言,上、下阻变层均依次出现导电通道的形成与断裂,此情况定义为状态2;
在电压变化过程中,对于初始低阻态而言,依次出现与较高电势电极相连的阻变层中导电通道的形成,与上、下阻变层均出现导电通道的断裂;或对于初始高阻态而言,依次出现上、下阻变层导电通道的形成,与和较高电势电极相连接的阻变层导电通道的断裂,以上两种情况定义为状态3。
3.根据权利要求1所述的阻变存储器,其特征在于,所述衬底由依次层叠的导电层和绝缘层组成;其中,所述导电层选用掺杂半导体、金属、导电胶、金属氧化物或柔性电极中的任意一种制成,用于所述绝缘层、第一电极、下阻变层、半导体层、上阻变层和第二电极的支撑;所述绝缘层位于所述导电层上表面,并与第一电极相连,用于隔离信号。
4.根据权利要求1所述的阻变存储器,其特征在于,所述第一电极、第二电极均分别选用以下材料中的任意一种制成:掺杂半导体、金属、导电胶、金属氧化物和柔性电极。
5.根据权利要求1所述的阻变存储器,其特征在于,所述上阻变层、下阻变层均分别由自然氧化后具有自限制效应的材料通过自然氧化的方式,或者原子层淀积的方式来形成。
6.根据权利要求1所述的阻变存储器,其特征在于,所述上阻变层、下阻变层各自的厚度范围为0.34nm至50nm。
7.根据权利要求1所述的阻变存储器,其特征在于,所述半导体层采用二维半导体材料制成。
8.根据权利要求7所述的阻变存储器,其特征在于,所述二维半导体材料包括硒化锡。
CN201811145553.0A 2018-09-29 2018-09-29 一种单器件集成马尔可夫链算法的阻变存储器 Active CN109346600B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811145553.0A CN109346600B (zh) 2018-09-29 2018-09-29 一种单器件集成马尔可夫链算法的阻变存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811145553.0A CN109346600B (zh) 2018-09-29 2018-09-29 一种单器件集成马尔可夫链算法的阻变存储器

Publications (2)

Publication Number Publication Date
CN109346600A CN109346600A (zh) 2019-02-15
CN109346600B true CN109346600B (zh) 2020-04-14

Family

ID=65307328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811145553.0A Active CN109346600B (zh) 2018-09-29 2018-09-29 一种单器件集成马尔可夫链算法的阻变存储器

Country Status (1)

Country Link
CN (1) CN109346600B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114123977B (zh) * 2021-11-26 2022-11-29 南京鼓楼医院 一种基于可控断裂结的白噪声发生方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691334A (zh) * 2004-04-28 2005-11-02 三星电子株式会社 利用具有分级电阻变化的多层的存储器件
CN103890943A (zh) * 2011-10-21 2014-06-25 惠普发展公司,有限责任合伙企业 基于异质结氧化物的忆阻元件
EP3273390A2 (en) * 2016-07-18 2018-01-24 IMEC vzw Hardware implementation of a temporal memory system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016171697A1 (en) * 2015-04-23 2016-10-27 Hewlett Packard Enterprise Development Lp Resistive elements to operate as a matrix of probabilities

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691334A (zh) * 2004-04-28 2005-11-02 三星电子株式会社 利用具有分级电阻变化的多层的存储器件
CN103890943A (zh) * 2011-10-21 2014-06-25 惠普发展公司,有限责任合伙企业 基于异质结氧化物的忆阻元件
EP3273390A2 (en) * 2016-07-18 2018-01-24 IMEC vzw Hardware implementation of a temporal memory system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Factorial Hidden Markov Model analysis of Random Telegraph Noise in Resistive Random Access Memories;Francesco Maria Puglisi,et al.;《ECTI TRANSACTIONS ON ELECTRICAL ENG., ELECTRONICS, AND COMMUNICATIONS》;20140228;第12卷(第1期);page 24-29 *

Also Published As

Publication number Publication date
CN109346600A (zh) 2019-02-15

Similar Documents

Publication Publication Date Title
CN110518117B (zh) 一种二维材料异质结的忆阻器及其制备方法
CN111029459B (zh) 一种界面型原子忆阻器及其制备方法
JP5543819B2 (ja) 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置
US10636552B2 (en) Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same
US10892407B2 (en) Apparatus and methods for electrical switching
CN110911560B (zh) 一种平面型忆阻器及其制备方法
Wang et al. HfOx/AlOy Superlattice‐Like Memristive Synapse
Jin et al. Reconfigurable logic in nanosecond Cu/GeTe/TiN filamentary memristors for energy-efficient in-memory computing
Park et al. Intrinsic variation effect in memristive neural network with weight quantization
CN109346600B (zh) 一种单器件集成马尔可夫链算法的阻变存储器
CN111755600B (zh) 一种基于复合纳米线网络结构的忆阻器
US10505109B1 (en) Phase transition based resistive random-access memory
Chen et al. Analog synaptic behaviors in carbon-based self-selective RRAM for in-memory supervised learning
CN111276603A (zh) 氧化物基电子突触器件及其阵列
KR20170141889A (ko) 산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자
CN112447831B (zh) 提升铁电晶体管性能的器件结构及制备方法
US20230042262A1 (en) Switching device and memory device including the same
Wang et al. High-performance Ta2O5-based resistive random-access memory with embedded graphene quantum dots and Pt–Ag composite active layer
US20210028320A1 (en) Thin-film semitransparent photovoltaic device
Fryauf et al. Titanium oxide vertical resistive random‐access memory device
CN113921708B (zh) 一种基于二维材料面内各向异性的表面型忆阻集成器件
CN114207842B (zh) 用于制造无机薄膜太阳能电池装置的方法和无机薄膜太阳能电池装置
Vasisth et al. Complementary resistive switching in core–shell nanowires
CN113921048A (zh) 基于二位晶体管存储器的可进行四进制逻辑运算的集成电路
Schranghamer Multi-bit Graphene Memristive Synapses for High Precision Neuromorphic Computing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant