KR20170141889A - 산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자 - Google Patents

산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자 Download PDF

Info

Publication number
KR20170141889A
KR20170141889A KR1020160074866A KR20160074866A KR20170141889A KR 20170141889 A KR20170141889 A KR 20170141889A KR 1020160074866 A KR1020160074866 A KR 1020160074866A KR 20160074866 A KR20160074866 A KR 20160074866A KR 20170141889 A KR20170141889 A KR 20170141889A
Authority
KR
South Korea
Prior art keywords
iron oxide
thin film
resistance
upper electrode
graphene
Prior art date
Application number
KR1020160074866A
Other languages
English (en)
Other versions
KR101869378B1 (ko
Inventor
장재형
라니 아눕
오세이
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020160074866A priority Critical patent/KR101869378B1/ko
Priority to US15/625,673 priority patent/US10038140B2/en
Publication of KR20170141889A publication Critical patent/KR20170141889A/ko
Application granted granted Critical
Publication of KR101869378B1 publication Critical patent/KR101869378B1/ko

Links

Images

Classifications

    • H01L45/1253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H01L45/145—
    • H01L45/1608—
    • H01L45/1625—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 따른 비휘발성 메모리 소자는 반도체 기판 상에 마련되는 하부 전극, 상기 하부 전극 상에 마련되는 저항층 및 상기 저항층 상에 마련되는 상부 전극을 포함하고, 상기 저항층은 산화 그라핀(Graphene Oxide) 박막과 산화철(Iron Oxide) 박막을 포함하고, 상기 산화 그라핀 박막 상에 상기 산화철 박막이 적층된 구조이며, 상기 상부 전극에 인가되는 전압에 따라 상기 저항층의 저항값이 변화되는 것을 특징으로 한다.

Description

산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자{ReRAM Using Stacking Structure of Iron Oxide Graphene Oxide}
본 발명은 비휘발성 메모리 소자에 관한 것으로, 더욱 상세하게는 저항층으로 산화 그라핀과 산화철이 적층된 구조를 도입한 비휘발성 메모리 소자에 관한 것이다.
일반적으로 메모리 반도체의 크기가 줄어들게 되면 더 높은 저장용량을 갖게 되기 때문에 집적도 향상을 위한 미세화 기술 개발이 메모리 기술의 핵심 이슈로 여겨져 왔다. 현재 산업계에서는 비휘발성 메모리 소자로 '낸드 플래시(NAND Flash)'가 널리 사용되고 있는데, 트랜지스터 구조를 바탕으로 제작되는 낸드 플래시 메모리의 경우 장기적으로 7nm 이하로 트랜지스터 소자를 줄이는 것은 물리적, 기술적 한계가 있어 미세화에 따른 집적도 어려움에 직면하고 있는 실정이다. 최근에는 기존의 평면 구조인 낸드 플래시를 3차원으로 적층해 면적당 기억 용량을 크게 향상 시킬 수 있는 구조가 제안되어 미세화의 한계로 인한 정체된 메모리 용량을 증가시킬 수 있는 가능성을 열기도 하였다. 하지만 3차원 적층 구조를 개발하는데 있어서 많은 문제점과 난관에 봉착하게 되었고 이러한 흐름에서 낸드 플래시 메모리의 한계를 극복하기 위한 차세대 메모리에 대한 연구가 매우 활발히 진행되고 있는 중이다. 고밀도와 고집적, 저전력 성질의 저항변화 메모리(ReRAM)는 낸드 플래시의 바톤을 넘겨받을 수 있는 미래형 메모리 소자로 주목 받고 있다. ReRAM은 간단한 소자 구조(금속/저항층/금속)을 이용하며, 적절한 전기적 신호를 통해 전기 저항을 높이거나 낮추면서 저항상태에 따라 정보를 기록할 수 있는 특징을 갖고 있으며 상술한 바와 같이 간단한 구조로 인한 공정상의 이점으로 3차원 적층형 구조를 접목시키는데 매우 유리하다.
ReRAM 소자의 저항층으로는 금속 이원 산화물(NiO, TiO2, ZnO, HfO2), 고체 전해질(GeSe, Ag2S), 페로브스카이트계 산화물(SrZrO3)등 다양한 물질이 적용되고 있다. 그 중 산화 그라핀(GO: Graphene oxide)은 다양한 화학적 기능화 또는 하이브리드 복합체 형성이 가능하고, 대면적 제작 및 비용 측면에서 유리한 용액 공정이 가능한 장점을 지니고 있어 산화 그라핀 기반 메모리 소자 연구가 활발히 진행 중에 있다. 산화 그라핀을 저항층으로 이용하여 제작된 저항변화 메모리 소자에 대한 기술이 미국 등록특허 US 2012/0080656A1와 US 2012/0205606A1에 개시되어 있다. 그러나 산화 그라핀 기반 ReRAM 소자는 전극과 산화 그라핀 사이에 결함들(defects)이 상대적으로 많이 존재하여 큰 계면저항을 갖는다. 또한, Pauli repulsive interaction에 의하여 Pt, Ag, Al, Cu, 또는 Au등의 전극과 산화 그라핀의 탄소(C)와는 매우 약한 화학적 결합이 형성되는데 이 역시 소자의 계면 특성을 감쇠시키게 된다. 이러한 메모리 소자는 낮은 저저항 상태 전류와 높은 동작 문턱전압이라는 열악한 특성을 가지게 된다.
따라서 상술한 문제점을 극복하기 위해 전극과 산화 그라핀 사이에 우수한 계면 특성을 갖도록 산화 그라핀과 다른 재료들을 합성하여 제조한 하이브리드 복합체 물질을 저항층으로 이용하여 메모리 소자를 제작하는 방안을 모색할 필요가 있다.
본 발명은 기존 산화 그라핀 기반 소자가 갖는 낮은 저저항 상태 전류와 높은 구동 전압 등의 부진한 전기적 메모리 특성을 개선시키기 위하여 메모리 소자를 이루는 저항층을 하이브리드 물질로 구성하여, 저항 변화에 있어서 고효율 특성을 가지며 재현성이 우수한 비휘발성 메모리 소자를 제공하는데에 그 목적이 있다.
본 발명의 실시예는 비휘발성 메모리 소자로서, 반도체 기판 상에 마련되는 하부 전극; 상기 하부 전극 상에 마련되는 저항층; 및 상기 저항층 상에 마련되는 상부 전극을 포함하고, 상기 저항층은 산화 그라핀(Graphene Oxide)과 산화철(Iron Oxide)로 이루어진 하이브리드 박막층이며, 상기 상부 전극에 인가되는 전압에 따라 상기 저항층의 저항값이 변화되는 것을 특징으로 한다.
그리고, 상기 하이브리드 박막층은 상기 산화 그라핀으로 이루어진 산화 그라핀 박막 상에 상기 산화철을 구성하는 나노입자가 산화철 박막의 형태로 임베디드된 구조로 형성될 수 있다.
그리고, 상기 산화 그라핀과 산화철의 하이브리드 박막층은 용액 공정을 통해 상기 하부 전극 상에 스핀 분사되어 형성될 수 있다.
실시예의 비휘발성 메모리 소자는 상기 상부 전극에 소정 크기의 음의 전압이 걸리면, 상기 산화철의 산화 작용에 의해 상기 산화철 박막은 도전성의 Fe3O4 이온이 우세한 상태가 되어 도전성 필라멘트가 형성될 수 있다.
실시예의 비휘발성 메모리 소자는 상기 상부 전극에 소정 크기의 양의 전압이 걸리면, 상기 산화철의 환원 작용에 의해 상기 산화철 박막은 비전도성의 γ-Fe2O3 이온이 우세한 상태가 되어 도전 채널들이 단절될 수 있다.
실시예에 따른 비휘발성 저항변화 메모리 소자의 제조 방법은, 기판 상에 하부 전극을 형성하는 단계; 상기 하부 전극 상에 용액 공정을 통해 산화 그라핀과 산화철로 구성되는 하이브리드 박막을 형성하는 단계; 및 상기 저항층 상에 상부 전극을 형성하는 단계를 포함하고, 상기 상부 전극에 인가되는 전압에 따라 상기 하이브리드 박막의 저항값이 변화되는 것을 특징으로 한다.
본 발명에 따르면, 실시예의 비휘발성 저항변화 메모리 소자는 기존 산화 그라핀 기반 메모리 소자에 비하여 보다 낮은 스위칭 전압에서 메모리 동작이 일어나며 우수한 On/Off 전류비를 보인다.
도 1은 본 발명에 따른 저항 변화 메모리 소자를 도식화한 도면
도 2는 본 발명에 따른 저항 변화 메모리 소자의 사시도를 나타낸 도면
도 3은 본 발명에 따른 저항 변화 메모리 소자의 동작방법을 나타낸 도면
도 4는 종래와 본 발명에 따른 저항 변화 메모리 소자의 전류-전압 특성을 나타낸 그래프
도 5의 본 발명에 따른 저항 변화 메모리 소자의 스위치 사이클 및 시간에 따른 저항의 변화를 나타내는 그래프
도 6은 본 발명에 따른 저항 변화 메모리 소자를 박막 트랜지스터에 결합시켜 구현한 1T-1R 방식의 메모리 소자를 도식화한 도면
도 7은 도 6에 개시된 1 bit cell 1T-1R 방식의 저항성 메모리 소자의 등가 회로도
도 8은 1T-1R 방식의 저항성 메모리 소자의 다른 예시를 나타낸 단면도
이하 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세하게 설명하지만, 본 발명의 실시예에 의해 제한되거나 한정되는 것은 아니다. 본 발명을 설명함에 있어서, 공지된 기능 혹은 구성에 대해 구체적인 설명은 본 발명의 요지를 명료하게 하기 위해 생략될 수 있다.
본 발명은 메모리 소자의 저항층으로 산화 그라핀을 사용하였을시 나타나는 낮은 저저항 상태 전류와 높은 구동 전압 등의 열약한 메모리 특성을 개선하기 위한 메모리 소자의 구조를 제안하며, 이에 효율성과 재현성이 향상된 비휘발성 ReRaM 소자를 제공하는 것을 목적으로 한다.
도 1은 본 발명에 따른 저항 변화 메모리 소자의 단면을 나타낸 도면이다.
도 1을 참조하면, 실시예의 저항 변화 메모리 소자(10)의 구조는 기판(1) 상에 하부 전극(2)이 배치되고, 그 상부에 하이브리드 물질로 이루어진 저항층(3)이 배치되며, 상기 저항층 상에 마련되는 상부 전극(4)을 포함하여 구성될 수 있다.
실시예는 특히 저항층(3)으로서 산화철(Iron Oxide) 박막(3b)과 산화 그라핀(Graphene Oxide) 박막(3a)이 적층 상태를 이루는 구조를 개시한다. 실시예는 종래 저항층으로서 산화 그라핀이 사용될 시에 나타나는 문제점을 개선한 비휘발성 저항 변화 메모리 소자로서, 메모리 소자의 상부 전극(4)과 산화 그라핀 사이의 계면 특성을 개선시키기 위하여 메모리 소자의 저항층으로서 산화철 및 산화 그라핀의 하이브리드 물질을 사용하였다. 산화철 및 산화 그라핀 하이브리드 박막층은 용액공정을 통하여 형성될 수 있으며, 산화 그라핀 박막 위에 산화철 나노입자가 임베디드(embedded)된 구조로 형성될 수 있다.
실시예의 비휘발성 저항 변화 메모리 소자에서 산화 그라핀 박막의 두께는 4~6 nm로 형성될 수 있으며, 산화철 박막의 두께는 10~15nm로 형성될 수 있고, 두 박막을 포함하는 저항층의 두께는 21nm 이하로 형성됨이 바람직하나, 이에 한정되지 않으며 메모리 소자의 전기적 특성에 따라 여러가지로 변경이 가능하다.
도 2는 본 발명에 따른 저항 변화 메모리 소자의 사시도를 나타낸 도면이다.
도 2를 설명하기에 앞서 실시예에서 제안하는 산화철 박막 및 산화 그라핀 박막으로 이루어진 메모리 소자 및 이를 형성하는 방법에 대해 간단히 설명한다.
우선 산화 그라핀을 얻는 과정은 천연 그라파이트 분말로부터 기존에 공개된 여러 방법을 통해 얻어질 수 있다. 얻어진 산화 그라핀을 물과 FeCl3 용액에 섞고, 이 혼합물을 소정 주파수로 구동되는 울트라소닉 반응기를 통해 30분간 초음파 처리한 후, 10,000 rpm에서 소정의 시간동안 원심 분리 하게 되면 동종의 현탁액이 만들어지게 된다.
상기 용액의 상부를 추출함으로써, 산화철 및 산화 그라핀을 포함하는 용액이 얻어지며, 산화철 내부에 존재하는 나노입자들은 일정한 상태변화의 매커니즘에 의해 화학반응이 일어나게 되는데, FeOOH의 추후 어닐링을 통해 γ-Fe2O3 및 Fe3O4의 상호변환이 일어날 수 있다.
상기 용액이 추가적으로 초음파 처리된 후에 얻어진 산화 그라핀-산화철 용액은 저항변화 메모리 소자의 제조에 사용될 수 있다. 저항변화 메모리 소자의 제조를 위해 우선 기판이 준비되고, 기판 상에 상기 용액이 스핀 분사되며, 소정의 시간동안 어닐링하는 과정이 수행될 수 있다.
도 2를 참조하면, 실시예의 비휘발성 저항 변화 메모리 소자는 기판을 포함하며, 기판 상에 예를 들어 indium-tin-oxide(ITO)로 이루어진 하부 전극(2)이 마련될 수 있고, 상기 하부 전극(2) 상에 상술한 과정을 통해 제조된 산화 그라핀 박막(3a) 및 산화철 박막(3b)이 소정의 두께로 증착될 수 있다. 그리고, 상기 산화 그라핀-산화철 박막(3) 상에 150nm의 두께의 플래티늄(Pt)으로 이루어진 상부 전극(4)이 전자 빔 증착을 통해 형성될 수 있다.
산화 그라핀-산화철 용액을 하부 전극(2) 상에 도포하게 되면, 밀도 차이에 의해 산화 그라핀이 하부 전극 상에 박막 형태로 증착되며, 산화철은 산화 그라핀 박막 상부에 나노입자의 형태로 또 다른 박막을 이루면서 형성될 수 있다. 상기 산화 그라핀-산화철 박막은 용액 공정에서 어닐링 온도에 따라 특성이 조금씩 다르게 형성될 수 있다.
상기 산화 그라핀-산화철 박막의 구조를 살펴보면, 산화 그라핀이 일정한 두께를 갖는 박막으로 형성되고, 산화 그라핀 상에 산화철이 일정한 두께로 적층된 구조를 이루고 있다. 상기 산화철의 내부를 살펴보면, γ-Fe2O3 및 Fe3O4 입자가 소정의 비율로 혼재되어 있으며, 상기 산화 그리핀 내부에는 산소 이온(O2-)이 랜덤하게 분포되어 있음을 알 수 있다.
도 3은 본 발명에 따른 저항 변화 메모리 소자의 동작방법을 나타낸 도면이다. (a)는 상부 전극에 음의 전압이 걸린 Set 상태이며, (b)는 상부 전극에 양의 전극이 걸린 Reset 상태를 나타낸 것이다.
실시예의 비휘발성 메모리 소자는 전압의 극성과 크기에 따라 도전성과 비도전성의 두개의 상태로 성질이 변화될 수 있다. 실시예에서 일정 수준 이하의 음의 전압이 걸린 Set 상태는 저항이 작아지는 도전성 상태이며, 일정 수준 이상의 양의 전극이 걸린 Reset 상태는 저항이 커지는 비도전성 상태인 것으로 설명될 수 있다.
산화 그라핀 기반의 저항변화 메모리 소자에서의 이러한 저항 스위칭은 산화 그라핀 박막에 존재하는 산소 이온들의 흡착 및 탈착에 의해 일어날 수 있다. 산화 그라핀 내부에서 산소 이온이 공핍되면 육각형의 그라핀 격자 내부에 무질서 영역이 형성되며, 이로 인해 전자를 붙잡아 둘 수 있는 전자 트랩 상태로 만든다. 이러한 전자 트랩 상태에서 형성되는 전자의 이동 경로 형성으로 인해 저항의 스위칭이 가능하다.
상부 전극에 음 전압이 가해지고 SET 상태가 되는 소정의 크기에 도달하면, 전기장은 산화 그라핀 내부에 존재하는 산소 이온을 하부 전극 방향으로 밀어내게 되며, 이에 산화 그라핀 박막 내부에는 산소 이온으로 인한 정공이 발생하게 된다. 따라서, 산화 그라핀에는 계면 전하의 농도 증가로 인해 금속과 같은 도전 경로가 생성되며, 산화 그라핀은 높은 도전성의 성질을 가지게 된다. 상기와 같은 도전 경로는 A와 같이 산화 그라핀 내부에 복수개가 형성될 수 있다.
또한, 상부 전극에 음의 전압이 걸린 경우, γ-Fe2O3에서 산소 이온이 하부 전극 쪽으로 밀려나가게 됨과 동시에, 산화철 박막의 내부는 Fe3O4이 우세한 상태가 된다. 상부 전극과 산화 그라핀 사이에 경계층인 산화철 박막에는 도전성의 Fe3O4 이온이 풍부하게 존재하게 되며 Fe3O4을 통해 전자들이 활발한 도전성을 띄게 되므로, B와 같은 도전성 필라멘트들이 쉽게 형성될 수 있다. 산화 그라핀 박막은 sp2가 우세하게 2차원 육각형의 형태로 결합된 형태가 된다.
따라서, 음 전압이 가해지면, 산화철과 산화 그라핀 박막에 생기는 산소 이온의 빈격자점으로 인해 상부 및 하부 전극 사이에 금속과 같은 도전 경로가 형성되는 것이다.
상기와 같은 저항 변화 반응은 Fe3O4과 γ-Fe2O3 사이의 산화와 환원 작용에 의해 일어나는데 이를 반응식으로 표현하면 다음과 같다.
2Fe3O4 + O2- ↔ 3γ- Fe2O3 +2e-
산화 그라핀-산화철 박막 내에서 Fe3O4이 우세한 도전 상태와 γ-Fe2O3 이 우세한 절연 상태로 나뉘어 질 수 있다.
상기와 같이 산화철 내부에서 일어나는 산화 및 환원 작용에 의해 산소 이온의 이동이 발생하며 이로 인해 메모리 소자가 도전성 또는 절연성을 띄도록 특성이 변화할 수 있다.
도 3의 (a)를 다시 참조하면, 산화 그라핀과 산화철 사이에는 또 다른 도전 경로가 형성될 수 있다. 산화 그라핀 내 C-O 결합의 π 궤도가 더욱 국한되며 Fe와 상호작용함에 따라 d-π 궤도의 상호작용이 일어날 수 있다. 산소를 포함하는 기능적 역할을 하는 이온들은 Fe 이온과의 반응에 적합하며, 이에 Fe-C-O 간의 대규모 결합이 이루어지는데, 이는 C2p와 Fe3d 상태 사이에 전하 전송 채널을 형성하게 된다.
계면층에서 도전형 필라멘트가 형성됨에 따라, 전하들은 C2p-Fe3d 상태 사이에서 전송되며, 산화 그라핀 박막에 형성되는 필라멘트형 경로의 형성으로 인해 저장변화 메모리 소자가 ON 상태로 스위칭 될 수 있다. 상기와 같은 추가적인 전류 경로 형성으로 인해, 실시예와 같이 산화 그라핀과 산화철을 저항층으로 사용한 소자는 ON 상태에서 높은 ON 전류와 낮은 저항을 가질 수 있다.
상부 전극을 통해 양 전압이 가해지는 경우에, 산소 이온(O2-)들은 하부 전극으로부터 산화 그라핀 및 Fe3O4이 우세한 산화철 박막으로 이동하게 된다. 이 때, 상기 계면층은 비전도성의 γ-Fe2O3 이 우세한 상태가 되고, 이에 전도성 채널이 단절된 상태가 된다. 동시에, 산소 이온들은 산화 그라핀에 부착되며, 산화 그라핀은 sp3 상태로 이차원의 육각형 형태를 이루게 된다. 따라서, 계면층과 산화 그라핀 층 내부에 형성된 도전 채널들은 부분적으로 단절되며, 저항이 급격히 증가하게 된다. 즉, (a)의 SET 상태에서 형성되는 나노스케일의 도전형 필라멘트들이 끊어져 소자는 OFF 상태로 전환된다.
상기와 같이 두개의 상태를 취할 수 있는 저항 스위칭에 의해 상부 전극과 산화 그라핀 층 사이의 계면 근처에서 Fe3O4과 γ-Fe2O3 사이의 산화, 환원 작용이 반복될 수 있다. 저저항상태(LRS)에서의 전류값은 도전형 필라멘트의 개수, 크기 및 도전성에 의해 결정될 수 있다.
도 4는 종래와 본 발명에 따른 저항 변화 메모리 소자의 전류-전압 특성을 나타낸 그래프로, 제작된 소자에서의 바이폴라 저항 스위칭 특성을 나타내고 있다.
(a)는 종래 저항층으로 그라핀 만을 이용한 경우의 스위칭 특성을 나타낸 것으로, 산화 그라핀을 90도에서 어닐링(GO90)하여 제작한 메모리 소자에서의 전류, 전압의 특성을 나타낸 것이며, (b)는 산화 그라핀을 180도에서 어닐링(GO90)한 경우를 나타낸 것이다.
상부 전극에 음 전압이 인가된 경우, SET 상태의 전압(VSET)에 도달하게 되며, 전류가 급작스럽게 증가하게 되고, 이러한 전류량의 변화는 저항이 고저항 상태(HRS)에서 저저항 상태(LRS)로 변화되었음을 의미하며, 저저항 상태에서의 전압 및 전류 특성은 SET 단계 또는 ON 단계라 정의한다.
반면에, 양 전압이 일정하게 증가하게 되면 전류가 급작스럽게 감소하게 되는 추이가 나타나는데, 이 때의 전압을 RESET 전압(VRESET)이라 하며, 소자는 저저항 상태에서 고저항상태로 스위칭되며, 이를 RESET 단계 또는 OFF 단계라 정의한다.
(c)는 실시예와 같이 저항층으로 산화철과 산화 그라핀을 90도에서 어닐링하여 사용한 경우(GF90)의 스위칭 특성을 나타내며, (d)는 180도에서 어닐링한 경우(GF180)를 나타낸다. (c), (d)에서의 SET, RESET 전압은 (a), (b)와 비교하여 낮아진 것을 확인할 수 있다.
실시예에서 상부 전극으로 사용되는 플래티늄과, 산화철은 높은 접착에너지(Adhesion energy)을 갖고 있어 금속과 담체간의 강한 상호 작용(Strong Metal-Support Interaction)을 보이며, 철(Fe)과 탄소(C)사이 작용하는 d-π 오비탈 상호작용에 의해 산화철과 산화 그라핀 사이에서도 강한 Fe-C 원자결합을 이루게 된다. Pt-O-Fe 결합과 Fe-C의 결합이 강하게 형성됨에 따라 메모리 소자 계면 특성이 향상될 수 있다.
상기와 같이 상부 전극에 포함되는 Pt, O 및 Fe가 강하게 결합하기 때문에 상부 전극, 산화철, 산화 그라핀 사이의 계면 저항이 종래보다 낮아진 것을 확인할 수 있다.
그리고, (c)와 (d)에서와 같이 SET 상태(ON) 및 RESET 상태(OFF) 상태의 전류비는 종래에 비해 향상되었음을 알 수 있으며, 이는 주로 애노드 전극에서 계면 저항이 감소하여 높은 ON 전류를 흘려주기 때문이라 판단할 수 있다.
그리고, 종래의 실시예에서 저항층이 180도로 어닐링된 경우에 소자의 OFF 전류는 증가하며, 90도로 어닐링 경우보다 On/Off 전류비가 작게 나타남을 확인할 수 있다. 이는 90도로 어닐링된 경우보다 180도에서 어닐링 된 경우에 저항층에 해당되는 박막에 포함되어 있는 산소 그룹의 농도가 작기 때문일 것이라 판단할 수 있다.
도 5의 (a)는 본 발명에 따른 저항 변화 메모리 소자의 스위치 사이클에 따른 저항의 변화를 나타내는 그래프이며, (b)는 저항 변화 메모리 소자의 시간에 따른 저항의 변화를 나타낸 그래프이다.
실시예와 같이 제작된 메모리 소자에서 고저항 상태의 저항값은 약 109 Ω이며, 저저항 상태의 저항값 은 105 Ω로 얻어졌다. 고저항 상태와 저저항 상태의 저항값이 약간의 변동을 나타내고는 있지만, 실시예의 메모리 소자는 (a)와 같이 약 1100 cycle 동안의 동작에도 저항값에 있어서 현저한 차이가 나타나지 않았다. 마찬가지로 (b)와 같이 약 105 sec 동안의 메모리 소자의 동작에도 저항값에 있어서 현저한 차이가 나타나지 않았음을 알 수 있다.
이러한 실험으로 인해 메모리 소자에서의 ON 및 OFF 상태의 스위칭은 가역적이며 재생이 가능한 것임을 알 수 있다.
즉, 본 발명에 따른 비휘발성 메모리 소자는 저항층으로 산화 그라핀과 산화철이 적층된 구조를 사용함으로써, 상부 전극에 SET 전압 또는 RESET 전압이 인가되어 저항이 스위칭되어도 일정한 저항값을 유지하여 메모리 소자의 전기적인 특성을 유지할 수 있음을 알 수 있다.
도 6은 본 발명에 따른 저항 변화 메모리 소자를 박막트랜지스터에 결합시켜 구현한 1T-1R 방식의 저항성 메모리 소자의 예시를 나타낸 단면도이다. 구체적으로, 산화 반도체 기반의 박막 트랜지스터의 드레인 측에 메모리 소자가 집적된 1T-1R 방식의 저항성 메모리 소자를 나타내고 있다.
도 6을 참조하면, 1T-1R 방식의 저항성 메모리 소자는 반도체 기판(10) 상에 ITO으로 이루어진 게이트 전극(11)이 형성될 수 있다. 게이트 전극(11) 상에는 실리콘 질화막으로 이루어져 트랜지스터를 절연하는 절연층(12)이 형성될 수 있다. 상기 절연층(12) 상에는 IGZO 물질로 이루어져 채널을 형성하는 채널층(13)이 마련되며, 상기 채널층의 좌측 일부를 덮는 소스(17)와 우측 일부를 덮는 드레인(14)이 형성될 수 있다.
그리고, 상기 소스와 드레인의 상면을 일부 덮는 실시예와 같은 산화 그라핀-산화철의 박막(15)이 메모리 소자의 저항을 위한 저항층으로 형성될 수 있으며, 산화 그라핀-산화철의 박막(15) 상에는 상부 전극(16)이 마련될 수 있다.
도 7은 도 6과 같은 1 bit cell 1T-1R 방식의 저항성 메모리 소자의 등가 회로도를 나타낸 도면이다. 도 7을 참조하면, 1T-1R 방식의 저항성 메모리 소자에서, 소스와 드레인은 저항 스위칭의 MIM 구조를 포함하여 형성될 수 있다. 1개의 워드 라인 및 1개의 비트 라인이 마련되고, 하나의 비트 라인이 하나의 트랜지스터와 저항성 소자로 구성되기 때문에 1T-1R 방식의 저항성 메모리로 지칭될 수 있다.
소정 크기의 양 전압이 인가되어 산화 그라핀이 절연 상태가 되는 경우에, 1T-1R 메모리 소자에서 드레인 전류를 조절할 수 있다. ON과 OFF 상태의 펄스 진폭이 각각 -4V와 +4V인 것으로 가정하고, IGZO 박막 트랜지스터가 턴온(Turn-on) 되는 경우에 드레인에서 소스로 흐르는 전류는 산화 그라핀 기반의 저항 메모리의 두가지 상태 변화에 의해 조절될 수 있다.
IGZO 박막 트랜지스터의 오프 상태를 온 상태로 스위칭하기 위해서는 게이트 전극에 양 전압을 인가한다. 1T-1R 메모리 소자의 동작은 드레인 전류-드레인 전압 또는 드레인 전류-게이트 전압 사이의 특성에 의해 설명될 수 있으며, 산화 그라핀 기반의 메모리 소자가 낮은 저항 상태인 경우에는 1T-1R 메모리 소자의 드레인 전류-드레인 전압의 곡선 특성이 단일 IGZO 박막 트랜지스터와 유사하게 나타날 수 있다.
그러나, 포화 상태에서의 1T-1R 메모리 소자의 전류 레벨은 단일 트랜지스터와 비교하여 다소 감소하는 특성을 보이게 된다. 반면, 산화 그라핀 기반의 메모리 소자가 고저항 상태가 되는 경우, 드레인에서 소스로 흐르는 전류는 저항성 메모리 소자의 높은 저항에 의해 흐르기 어려운 상태가 된다. 이는 드레인 영역에 집적된 메모리 저항층 영역에서의 전압 강하로 인해 유효 드레인 바이어스가 현저히 낮아지기 때문이다.
포화 상태에서의 1T-1R 메모리 소자의 낮아진 드레인 전류 밀도는 낮은 저항 상태의 산화 그라핀 기반의 메모리 소자가 구비된 1T-1R 소자와 비교하여 얻어질 수 있다. 1T-1R 소자는 드레인 전류값의 차이를 통해 읽음 상태와 소거 상태의 두가지 상태를 취할 수 있다.
따라서, 상기와 같이 산화 그리핀의 저항 스위칭은 비휘발성 메모리 소자에 적용될 수 있으며, 실시예와 같이 산화 그리핀과 산화철이 하이브리드 박막을 이루는 구조하에서는 산화 그리핀과 상부 전극 간의 계면 저항이 낮아지고 온 상태에서 도전 특성을 향상시킬 수 있어 1T-1R 방식의 저항성 메모리 소자의 전기적 특성을 향상시킬 수 있다.
또한, 이러한 1T-1R 소자는 비휘발성 메모리로서 자동차용 헤드업 디스플레이, 스마트 윈도우 등의 차세대 투명 플렉서블 디스플레이 기술에 용이하게 적용될 수 있을 것이다.
도 8은 1T-1R 방식의 저항성 메모리 소자의 다른 예시를 나타낸 단면도이다. 도 8을 참조하면, 반도체 기판(20)의 좌측 상면에는 소스(22)가 형성되고, 우측 상면에는 드레인(21)이 형성될 수 있다. 그리고 노출된 반도체 기판과 소스와 드레인의 일부를 덮도록 채널층(23)이 형성될 수 있다.
그리고, 상기 채널층(23)과 노출된 소스 및 드레인을 덮는 게이트 절연층(24)이 형성될 수 있다. 상기 게이트 절연층 상에 실시예에 따른 메모리 소자가 형성될 수 있다. 즉, 하부 전극(25), 저항층(26), 상부 전극(27)이 순차 적층된 구조가 게이트 절연층(24) 상에 마련될 수 있다. 상기 저항층(26)은 산화 그라핀과 산화철로 이루어진 박막으로 형성될 수 있다.
도 8에 개시된 바와 같은 1T-1R 방식의 저항성 메모리 소자 또한 산화 그리핀과 산화철이 하이브리드 박막을 이루는 저항층을 사용함으로써, 저항 스위칭에 따른 전류/전압 특성을 더욱 향상시킬 수 있다.
상술한 바와 같이 실시예의 저항변화 메모리 소자는 상부 전극과 산화 그라핀 사이의 계면층에 산화철을 삽입시켜줌으로써, 기존의 산화 그라핀 기반 메모리 소자에 비하여 보다 낮은 스위칭 전압에서 메모리 동작이 일어나며 우수한 On/Off 전류비를 보인다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1: 기판
2: 하부 전극
3: 저항층
3a: 산화 그라핀(Graphene dxide) 박막
3b: 산화철(Iron Oxide) 박막
4: 상부 전극

Claims (9)

  1. 반도체 기판 상에 마련되는 하부 전극;
    상기 하부 전극 상에 마련되는 저항층; 및
    상기 저항층 상에 마련되는 상부 전극을 포함하고,
    상기 저항층은 산화 그라핀(Graphene Oxide)과 산화철(Iron Oxide)로 이루어진 하이브리드 박막층이며,
    상기 상부 전극에 인가되는 전압에 따라 상기 저항층의 저항값이 변화되는 비휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 하이브리드 박막층은 상기 산화 그라핀으로 이루어진 산화 그라핀 박막 상에 상기 산화철을 구성하는 나노입자가 산화철 박막의 형태로 임베디드된 구조로 형성되는 비휘발성 메모리 소자.
  3. 제 1항에 있어서,
    상기 산화 그라핀과 산화철의 하이브리드 박막층은 용액 공정을 통해 상기 하부 전극 상에 스핀 분사되어 형성되는 비휘발성 메모리 소자.
  4. 제 2항에 있어서,
    상기 상부 전극에 소정 크기의 음의 전압이 걸리면, 상기 산화철의 산화 작용에 의해 상기 산화철 박막은 도전성의 Fe3O4 이온이 우세한 상태가 되어 도전성 필라멘트가 형성되는 비휘발성 메모리 소자.
  5. 제 2항에 있어서,
    상기 상부 전극에 소정 크기의 양의 전압이 걸리면, 상기 산화철의 환원 작용에 의해 상기 산화철 박막은 비전도성의 γ-Fe2O3 이온이 우세한 상태가 되어 도전 채널들이 단절되는 비휘발성 메모리 소자.
  6. 비휘발성 저항변화 메모리 소자의 제조 방법은,
    기판 상에 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 용액 공정을 통해 산화 그라핀과 산화철로 구성되는 하이브리드 박막을 형성하는 단계; 및
    상기 저항층 상에 상부 전극을 형성하는 단계를 포함하고,
    상기 상부 전극에 인가되는 전압에 따라 상기 하이브리드 박막의 저항값이 변화되는 비휘발성 메모리 소자의 제조 방법.
  7. 제 6항에 있어서,
    상기 용액 공정은 상기 산화 그라핀과 상기 산화철이 포함된 용액을 소정의 온도로 어닐링하는 과정을 포함하며, 상기 용액을 상기 하부 전극 상에 스핀 코팅하여 하이브리드 박막을 제조하는 비휘발성 메모리 소자의 제조 방법.
  8. 제 6항에 있어서,
    상기 상부 전극에 소정 크기의 음의 전압이 걸리면, 상기 산화철의 산화 작용에 의해 상기 산화철 박막은 도전성의 Fe3O4 이온이 우세한 상태가 되어 도전성 필라멘트가 형성되는 비휘발성 메모리 소자의 제조 방법.
  9. 제 6항에 있어서,
    상기 상부 전극에 소정 크기의 양의 전압이 걸리면, 상기 산화철의 환원 작용에 의해 상기 산화철 박막은 비전도성의 γ-Fe2O3 이온이 우세한 상태가 되어 도전 채널들이 단절되는 비휘발성 메모리 소자의 제조 방법.
KR1020160074866A 2016-06-16 2016-06-16 산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자 KR101869378B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160074866A KR101869378B1 (ko) 2016-06-16 2016-06-16 산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자
US15/625,673 US10038140B2 (en) 2016-06-16 2017-06-16 ReRAM using stack of iron oxide and graphene oxide films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160074866A KR101869378B1 (ko) 2016-06-16 2016-06-16 산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자

Publications (2)

Publication Number Publication Date
KR20170141889A true KR20170141889A (ko) 2017-12-27
KR101869378B1 KR101869378B1 (ko) 2018-06-20

Family

ID=60660912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160074866A KR101869378B1 (ko) 2016-06-16 2016-06-16 산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자

Country Status (2)

Country Link
US (1) US10038140B2 (ko)
KR (1) KR101869378B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810476A (zh) * 2015-05-07 2015-07-29 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
US10672604B2 (en) * 2016-09-20 2020-06-02 The Board Of Trustees Of The Leland Stanford Junior University Metal oxide-resistive memory using two-dimensional edge electrodes
WO2018174514A1 (ko) * 2017-03-24 2018-09-27 광주과학기술원 다중레벨 저항 및 정전용량 메모리 특성을 갖는 비휘발성 메모리 소자 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166591A (ja) * 2006-12-28 2008-07-17 Osaka Univ 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4699932B2 (ja) * 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
KR100824294B1 (ko) 2006-08-01 2008-04-22 한국화학연구원 화학 증착법에 의한 비휘발성 ＲｅＲＡＭ 소자용 철 산화물박막의 제조 방법
EP2345071B1 (en) 2008-09-23 2013-05-01 National University of Singapore Graphene memory cell and fabrication methods thereof
JP5656052B2 (ja) 2010-07-02 2015-01-21 ソニー株式会社 表示制御装置、表示制御方法、およびプログラム
WO2012070217A1 (ja) * 2010-11-22 2012-05-31 パナソニック株式会社 スピン注入電極の製造方法
KR101157105B1 (ko) 2011-02-14 2012-06-22 동국대학교 산학협력단 그라핀 옥사이드의 저항 스위칭 특성을 이용한 비휘발성 메모리 소자 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166591A (ja) * 2006-12-28 2008-07-17 Osaka Univ 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法

Also Published As

Publication number Publication date
US20170365781A1 (en) 2017-12-21
KR101869378B1 (ko) 2018-06-20
US10038140B2 (en) 2018-07-31

Similar Documents

Publication Publication Date Title
Banerjee et al. Engineering of defects in resistive random access memory devices
Li et al. Resistive switching performance improvement via modulating nanoscale conductive filament, involving the application of two‐dimensional layered materials
US8441835B2 (en) Interface control for improved switching in RRAM
US8411485B2 (en) Non-volatile variable capacitive device including resistive memory cell
Nagashima et al. Intrinsic mechanisms of memristive switching
KR101016266B1 (ko) 투명 전자소자용 투명 메모리.
EP3213349B1 (en) Memory apparatus and method of production thereof
JP2005317976A (ja) 段階的な抵抗値を有する多層構造を利用したメモリ素子
KR101423930B1 (ko) 문턱 스위칭과 메모리 스위칭 특성을 동시에 갖는 저항 변화 메모리 소자, 이의 제조방법, 및 이를 포함하는 저항 변화 메모리 소자 어레이
WO2011118513A1 (en) Resistance change device and memory cell array
US20190378004A1 (en) Three-terminal neuromorphic vertical sensing
CN104900805A (zh) 存储器
KR101869378B1 (ko) 산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자
Zhu et al. In-Depth Physical Mechanism Analysis and Wearable Applications of HfO x-Based Flexible Memristors
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
US20210257409A1 (en) Nonvolatile memory device having resistance change layer and method of operating the same
Zahoor et al. Resistive random access memory: introduction to device mechanism, materials and application to neuromorphic computing
US20110253966A1 (en) Ionic-modulated dopant profile control in nanoscale switching devices
KR101935608B1 (ko) 가변 저항체 및 이를 이용한 전자 소자들
CN113488589B (zh) 忆阻器件、忆阻器件制作方法及显示面板
JP2007311014A (ja) メモリ素子駆動回路
KR101568234B1 (ko) 저항 변화 소자 및 그 제조 방법
Kiazadeh et al. Flexible and transparent ReRAM devices for system on panel (SOP) application
KR100785032B1 (ko) 저항성 메모리 소자 및 그 제조방법
US9525008B2 (en) RRAM devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right