JP2007311014A - メモリ素子駆動回路 - Google Patents

メモリ素子駆動回路 Download PDF

Info

Publication number
JP2007311014A
JP2007311014A JP2007123843A JP2007123843A JP2007311014A JP 2007311014 A JP2007311014 A JP 2007311014A JP 2007123843 A JP2007123843 A JP 2007123843A JP 2007123843 A JP2007123843 A JP 2007123843A JP 2007311014 A JP2007311014 A JP 2007311014A
Authority
JP
Japan
Prior art keywords
memory
memory element
memory device
diode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007123843A
Other languages
English (en)
Inventor
Won Jae Joo
原提 周
Sang-Kyun Lee
相均 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007311014A publication Critical patent/JP2007311014A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/003Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0011RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/32Material having simple binary metal oxide structure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/76Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】セット状態の抵抗を任意に制御できるメモリ素子駆動回路を提供する。また、セット状態の抵抗を一定に維持してメモリ素子の誤動作を防止し、動作信頼性を向上できるメモリ素子駆動回路を提供する。
【解決手段】第1電極110と第2電極130との間にメモリ層120を含むメモリ素子100と、前記メモリ素子100に連結され、前記メモリ素子100を駆動するメイン駆動部200と、前記メモリ素子100と前記メイン駆動部200との間に連結され、前記メモリ素子100のセット抵抗を制御する第2駆動部300と、を含んでメモリ素子駆動回路を構成する。
【選択図】図1

Description

本発明は、抵抗の差で二つ以上の状態を有する抵抗変化型メモリ素子駆動回路に係り、より詳細には、第1電極と第2電極との間にメモリ層を含むメモリ素子に連結され、メモリ素子のセット抵抗を制御する第2駆動部を含むことを特徴とするメモリ素子駆動回路に関する。
最近、データ圧縮及び伝送技術が発達し、デジタル媒体の利用が増加するにつれて、携帯用端末機、各種のスマートカード、電子貨幣、デジタルカメラ、ゲーム用メモリ、MP3プレーヤー、マルチメディアプレーヤーなどの新しい電子機器が継続して開発されている。このような新しい電子機器の開発により、メモリ素子に保存されるべき情報の量が急激に増加しているので、各種のメモリ素子に対する需要が急増しつつある。特に、携帯用情報機器の使用が増加するにつれて、メモリ素子には、電源オフ状態でも記録情報が消えない非揮発性特性が要求されている。
ほとんどのメモリ素子は、素子に電圧を印加する場合、高抵抗状態と低抵抗状態との間でスイッチングされる双安定性要素を含む。
抵抗変化型メモリ素子は、容量型メモリに対応する概念を有するもので、印加電圧によって抵抗が変化し、抵抗の変化に対応してデータを保存するメモリを意味する。
現在、カルコゲン物質、半導体、多様な種類の酸化物及び窒化物は、抵抗メモリ特性を有するものとして知られており、有機材料も、抵抗メモリ特性を有するものであることが明らかになった。このような抵抗変化型メモリ素子は、高い駆動電圧及び電流、低い耐久性及び低い薄膜取扱特性などの短所を有するが、最近、材料工学が飛躍的に発展し、上記のような問題点を克服することで、非揮発性、低電力、高密度及び多重ビット動作メモリとして注目を浴びている。この抵抗変化型メモリ素子の例としては、相変化メモリ、有機メモリ、OxRRAM(Oxide Resistive RAM)、金属フィラメントメモリなどが挙げられる。
有機メモリ素子を例に挙げて説明すると、有機メモリ素子のメモリマトリックスは、上部電極と下部電極との間に有機メモリ層が挟まれ、上部電極と下部電極との交差点に形成されるメモリセルが双安定性特性を提供する。
抵抗変化型メモリ素子における典型的なメモリセルは、二つの状態、すなわち、低抵抗セット状態と高抵抗リセット状態を有し、低抵抗状態である場合をデータ"1"とし、高抵抗状態である場合をデータ"0"とすると、データの二つのロジック状態を保存することができる。
上記のようなメモリ素子におけるデータ読み出し動作は、メモリメトリックスのビットラインとワードラインを選択し、特定のメモリセルを選択した後、外部から電流を流して有機メモリ層の抵抗状態による電圧の変化の差で"0"または"1"を読み出す。
しかしながら、多くのメモリ素子においては、セット状態の抵抗が非常に小さいので、電圧の変化を正確に読み出すために、別途の増幅器を用いる必要があり、メモリ素子の構成が複雑になるという問題が発生する。また、セット状態の抵抗が一定でない場合が多く、このようにセット状態の電圧が一定でない場合、各メモリセルに対する読み出し動作時に動作エラーが発生しうる。
本発明は上記のような従来技術の問題点を克服するためのもので、その目的は、セット状態の抵抗を任意に制御できるメモリ素子駆動回路を提供することにある。
また、セット状態の抵抗を一定に維持してメモリ素子の誤動作を防止し、動作信頼性を向上できるメモリ素子駆動回路を提供することにある。
上記の目的を達成するための本発明の一様相は、第1電極と第2電極との間にメモリ層を含むメモリ素子と、前記メモリ素子に連結されて前記メモリ素子を駆動するメイン駆動部と、前記メモリ素子と前記メイン駆動部との間に連結され、前記メモリ素子のセット抵抗を制御する第2駆動部と、を含むことを特徴とするメモリ素子駆動回路に関係する。
本発明において、前記第2駆動部は、前記メモリ素子の外部に接続されるか、前記メモリ素子の内部に形成される。
前記第2駆動部が前記メモリ素子の外部に接続される場合、前記第2駆動部は、前記メモリ素子の一端に連結された第1ダイオードと、前記第1ダイオードに対して並列に連結された第2ダイオードと、前記第1ダイオードに対して直列に連結されまた前記第2ダイオードに対して並列に連結された抵抗と、を含む。このとき、前記二つのダイオードは、互いに反対にバイアスされるように連結される。
前記抵抗の第1端子はメイン駆動部に連結され、前記抵抗の第2端子は、第1ダイオードに連結される。前記ダイオードは、P―Nダイオードまたはショットキーダイオードである。
前記第2駆動部が前記メモリ素子の内部に形成される場合、前記メモリ素子の第1電極とメモリ層との間のショットキー接合面で形成される。このようなショットキー接合面は、第2電極の金属と接触する半導体層からなる。
本発明のメモリ素子駆動回路によると、メモリ素子のセット抵抗を任意に調節することができる。したがって、セット抵抗が過度に低い場合、そのセット抵抗を増幅器なしに増加させることができ、セット抵抗が過度に大きい場合、セット抵抗を減少させることができる。
また、本発明のメモリ素子駆動回路によると、メモリセルの抵抗を一定に固定することができ、メモリ素子の動作信頼性を向上させることができる。
以下、本発明を添付の図面に基づいて更に詳細に説明する。
本発明のメモリ素子駆動回路は、第1電極と第2電極との間にメモリ層を含むメモリ素子と、前記メモリ素子を駆動するメイン駆動部と、前記メモリ素子と前記メイン駆動部との間に連結され、前記メモリ素子のセット抵抗を制御する第2駆動部と、を含むことを特徴とする。
図1は、本発明の一実施例に係るメモリ素子駆動回路の概略的な断面図である。図1に示すように、本発明のメモリ素子駆動回路は、メモリ素子100、メイン駆動部200及び第2駆動部300を含む。第2駆動部300は、前記メモリ素子100と前記メイン駆動部200との間に連結され、前記メモリ素子100のメモリ層120のセット抵抗を制御する。前記メモリ層120は、有機メモリ素子の活性層の他にも、抵抗の差によって二つ以上の状態を有する全ての形態の抵抗変化型メモリ素子のメモリ層を意味する。
本発明のメモリ素子駆動回路において、前記第2駆動部300は、多様な方法で具現されるが、一例として、前記メモリ素子100の外部に連結されるか、前記メモリ素子100の内部に形成される。
第2駆動部300が前記メモリ素子100の外部に連結される場合、前記第2駆動部300は、図1に示すように、二つのダイオード310,320と一つの抵抗330を含む。具体的に説明すると、前記第2駆動部300は、前記メモリ素子100の一端に連結された第1ダイオード310と、前記第1ダイオード310に対して並列に連結された第2ダイオード320と、前記第1ダイオード310に対して直列に連結され、前記第2ダイオード320に対して並列に連結された抵抗330と、を含み、ここで、前記二つのダイオード310,320は、電圧が印加される場合に互いに反対にバイアスされるように連結される。したがって、正の電圧が印加されると、第1ダイオード310側のみに電流が流れ、第2ダイオード320側には電流が流れなくなる。
本発明において、前記第1ダイオード310または前記第2ダイオード320として用いられるダイオードは、特に制限されないが、P−Nダイオードまたはショットキーダイオードであることが好ましい。ショットキーダイオードは、低い順方向電圧降下及び一層速いスイッチング動作特性を有する半導体ダイオードである。P−Nダイオードの場合、順方向ターンオン電圧が0.6〜0.7ボルトである反面、ショットキーダイオードの場合、ショットキーバリアーを用いて順方向電圧を0.2〜0.3ボルトに低下させることができる。このようにターンオン電圧が低い場合、メモリ素子の読み出し電圧を低下させられるので、ショットキーダイオードが一層好ましい。本発明において、前記第1ダイオード310及び前記第2ダイオード320は、同一種類のダイオードからなることが好ましい。
他の様相において、第2駆動部300は、メモリ素子100の内部に形成される。このような実施例のメモリ素子駆動回路を図2に示した。図2に示すように、第2駆動部300は、前記メモリ素子100の第1電極110とメモリ層120との間のショットキー接合面形態で製作される。すなわち、第1電極110の金属表面に半導体を蒸着またはコーティングすることで、半導体層が第1電極110の金属表面に付着される。
前記メモリ素子100においては、第1電極110と第2電極130との間にメモリ層120が挟まれる。このメモリ素子に電圧を印加すると、メモリ層120の抵抗値が双安定性を示してメモリ特性を示現する。メモリ素子が有機物からなる有機メモリ素子である場合、メモリ特性が有機材料の特性によって表れるので、メモリ素子は非揮発性特性を示す。
本発明のメモリ素子駆動回路において、メモリ素子100のメモリ層120の材料は特に制限されない。メモリ層120の材料は、メモリ素子のスイッチング方式などによって異なっている。例えば、金属フィラメントの形成及び短絡によって作動する有機メモリ素子である場合、ヘテロ原子を含む導電性高分子からなる。
一方、前記メモリ層120は、電気伝導度が10−12S/cm以下である、ヘテロ原子を含む非電気伝導性有機物からなる。上記のようにメモリ層120が構成される場合、メモリ素子に正の電圧が印加されると、イオン化によって第2電極130から遊離した金属イオンがメモリ層120に拡散され、メモリ層120内の金属イオンの分布による電気伝導度の差でメモリ特性を示すことができる。このような有機物の好ましい例として、ポリ(2―ビニルピリジン)、ポリ(4―ビニルピリジン)、ポリビニルピロリドン、ポリアリルアミン、ポリエチレンアミン、ポリアクリルアミド、ポリアミドアミン及びポリイミドが挙げられる。代案として、一部または全ての遊離した金属イオンがメモリ層内に組み込まれ、第2電極からの金属イオンの拡散の必要性を減少または除去することができる。
前記第1電極110及び第2電極120は、金、銀、白金、銅、コバルト、ニッケル、スズ、アルミニウム、インジウムスズ酸化物、チタニウムなどの金属、及びその他の導電性材料からなる。
メイン駆動部200は、一端が前記メモリ素子100に連結され、他端が第2駆動部300に連結される。また、メイン駆動部200は、第2駆動部300を通して前記メモリ素子100にパルス電圧を印加することで前記メモリ素子100を駆動させる。
メモリ素子は、メモリマトリックス形態で具現されるが、このようなメモリマトリックスは、ガラスまたはシリコンなどの適当な基板上に形成される。メモリマトリックスでは、共通ワードラインを形成し、多数の多重セル構造物に対するデータの保存、消去、判読及び記録が可能である。ここで、基板としては、既存の有機または無機系基板、特にフレキシブル基板が用いられる。
次に、本発明のメモリ素子駆動回路の動作について、上述したメモリ層内の金属イオンの分布によって抵抗が変化するメモリ素子の場合を例に挙げて説明する。
第2駆動部300の第1ダイオード310及び第2ダイオード320は、メモリ素子に電圧が印加される場合に互いに反対にバイアスされるように連結され、第1ダイオード310に抵抗330が直列に連結される。また、メモリ素子に正電圧を印加する場合、抵抗330に連結された第1ダイオード310が順方向にバイアスされ、第2ダイオード320が逆方向にバイアスされる。したがって、正電圧の印加時には、抵抗330を経て電源がメモリ素子に提供され、負電圧の印加時には、抵抗330を経ずに電源が供給される。
メモリ素子100の両端に正の電圧を印加する場合、抵抗330が直列に連結された第1ダイオード310が順方向にバイアスされる。その結果、電圧がメモリセルに印加されることで、メモリセルの抵抗が低下する。メモリセルの抵抗値が第2駆動部300の抵抗330の抵抗値と同一になる瞬間、オームの法則にしたがって印加電圧が1/2の値に急激に減少する。一例として、図3に示すように、略10ボルトの電圧を印加する場合、メモリセルの抵抗値が第2駆動部300の抵抗330の抵抗値(10オーム)と同一になる瞬間、印加電圧が5ボルトに急激に半減する。
上記のように印加電圧が減少すると、上述した金属イオンの分布によって抵抗メモリ特性を示すメモリ素子では、セル内部でイオンを移動させる力が低くなり、その状態で抵抗が固定される。例えば、外部から2Vの電圧を1秒間印加して、0.1秒以内にメモリセルの抵抗が第2駆動部300の抵抗330の水準に降下すると、0.1秒の間に2Vが印加され、残りの0.9秒の間には1Vのみが印加される。よって、金属イオンの移動が抑制されることで、メモリセルの抵抗は、変化なしで固定される。
図4は、第2駆動部の抵抗330の抵抗値の大きさの変化によるメモリセルの抵抗値の変化を示したグラフである。図4に示すように、本発明のメモリ素子駆動回路では、第2駆動部300の抵抗330の抵抗値の大きさを調節することで、メモリセルのセット抵抗を調節することができる。セット抵抗が過度に大きい場合、メモリ素子を駆動するための電力消耗が過度に大きくなって問題になるが、この場合、第2駆動部300によってセット抵抗を適正な水準に調節することができる。
上記のように、本発明のメモリ素子100の両端にメイン駆動部200を通して適当な電圧を印加する場合、メモリ層120が高抵抗状態と低抵抗状態との間をスイッチングする。すなわち、第1電極110と第2電極130との間のメモリ層120に金属イオンが均一に拡散されると、低抵抗セット状態になり、金属イオンが電極側に移動すると、高抵抗リセット状態になる。例えば、低抵抗状態である場合をデータ"1"とし、高抵抗状態である場合をデータ"0"とすると、データの二つのロジック状態を保存することができる。
図5A〜図5Cは、本発明のメモリ素子駆動回路によって駆動されるメモリ素子のメモリ特性を示すグラフである。図5Aのグラフにおいて、横軸は、第2電極(正極)と第1電極(負極)との間に印加された電圧を示し、縦軸は、メモリ層を流れる電流を示す。
実施例1で得られた有機メモリ素子の両端に電圧を印加し、電流の変化としてスイッチング特性を評価し、その結果を図5A及び図5Bに示した。図5Aは、実施例で製造された有機メモリ素子の電圧による電流変化を示したグラフで、図5Bは、図5Aの結果を有機メモリ素子の電圧による抵抗変化で示したグラフである。図5A及び図5Bは、二つのダイオードと一つの抵抗からなる回路(図1を参照)を用いた結果である。
図5Aを通して確認されるように、本発明のように電気伝導度が10−12S/cm以下である有機物を用いて製造された有機メモリ素子は、印加電圧によって高抵抗状態と低抵抗状態がスイッチングされた。
図5Aに示すように、本発明の有機メモリ素子の電流電圧特性は、ヒステリシス特性を有する。
有機メモリ素子の製造直後には、電気伝導度の小さいオフ状態にある。すなわち、印加電圧が3.8V以下である範囲ではオフ状態を維持している(図5Aの1)。
3.8Vを越える電圧が印加されると、メモリ層を流れる電流が急激に増加し、電気伝導度の大きいオン状態になる(図5Aの2)。印加電圧を0Vにまで低下させる間、電流が線形的に減少する(図5Aの3)。再び−1Vに減少させると、抵抗がやや減少して電流スロープが増加するが、この理由は、正電圧の印加時と異なって、負電圧の印加時に外部抵抗がなくなるためである(図5Aの4)。印加電圧が−1Vであるときに抵抗のスイッチングが発生し、高い抵抗状態を有するようになり(図5Aの5)、その後も継続して高い抵抗を有する。
このようなメモリ現象は、二つのダイオードと一つの抵抗からなる回路の代わりに、一つのショットキーダイオードによる回路(図2を参照)を用いても具現可能であり、その結果は、図6A〜図6Cに示す通りである。図5Aの結果と類似しているが、用いたショットキーダイオードの逆方向抵抗が10オーム程度であるので、セット抵抗値が10オーム程度にスイッチングされた。図6Bによると、セット状態の抵抗状態がショットキーダイオードの逆方向抵抗と同一であることが分かる。メモリ素子は、−4Vで再び高い抵抗状態であるリセット状態にスイッチングされ、この状態でメモリとして用いられる。このとき、各状態の非揮発性特性は、図6Cに示す通りである。
図6Bは、図6Aの特性を抵抗と電圧との関係で示したグラフで、図6Cは、時間の経過による抵抗の変化を示したグラフである。図6Cに示すように、本発明のメモリ素子駆動回路によると、セット抵抗を一定に維持することができる。
以上、本発明を好適な実施例に基づいて詳細に説明してきたが、本発明は、本発明の保護範囲を逸脱しない範囲内で多様に変形実施することができる。よって、この多様な変形例も、本発明の保護範囲に含まれるものとして解釈されるべきである。
本発明の一実施例に係るメモリ素子駆動回路の概略的な断面図である。 本発明の他の実施例に係るメモリ素子駆動回路の概略的な断面図である。 本発明のメモリ素子駆動回路におけるメモリセルの抵抗と印加電圧との関係を示したグラフである。 メモリ素子駆動回路で第2駆動部によってセット抵抗を変化させた結果を示したグラフである。 実施例で製造された有機メモリ素子の電圧による電流変化を示したグラフである。 図5Aの結果を有機メモリ素子の電圧による抵抗変化で示したグラフである。 本発明のメモリ素子駆動回路によって駆動されるメモリ素子のメモリ特性を示したグラフである。 本発明のメモリ素子駆動回路によって駆動されるメモリ素子のメモリ特性を示したグラフである。 本発明のメモリ素子駆動回路によって駆動されるメモリ素子のメモリ特性を示したグラフである。
符号の説明
100 メモリ素子
200 メイン駆動部
300 第2駆動部
110 第1電極
120 メモリ層
130 第2電極
310 第1ダイオード
320 第2ダイオード
330 抵抗

Claims (9)

  1. 第1電極と第2電極との間にメモリ層を含むメモリ素子と、
    前記メモリ素子に連結され、前記メモリ素子を駆動するメイン駆動部と、
    前記メモリ素子と前記メイン駆動部との間に連結され、前記メモリ素子のセット抵抗を制御する第2駆動部と、を含むことを特徴とするメモリ素子駆動回路。
  2. 前記第2駆動部は、前記メモリ素子の外部に連結されることを特徴とする請求項1に記載のメモリ素子駆動回路。
  3. 前記第2駆動部は、
    前記メモリ素子の一端に連結された第1ダイオードと、
    前記第1ダイオードに対して並列に連結された第2ダイオードと、
    前記第1ダイオードに対して直列に連結されまた前記第2ダイオードに対して並列に連結された抵抗と、を含み、
    前記二つのダイオードは、互いに反対にバイアスされるように連結されることを特徴とする請求項2に記載のメモリ素子駆動回路。
  4. 前記ダイオードは、P―Nダイオードまたはショットキーダイオードであることを特徴とする請求項3に記載のメモリ素子駆動回路。
  5. 前記第2駆動部は、前記メモリ素子の第1電極とメモリ層との間のショットキー接合面であることを特徴とする請求項1に記載のメモリ素子駆動回路。
  6. 前記ショットキー接合面は、第2電極の金属と接触する半導体層であることを特徴とする請求項5に記載のメモリ素子駆動回路。
  7. 前記メモリ素子のメモリ層は、電気伝導度が10−12S/cmである、ヘテロ原子を含む有機物からなることを特徴とする請求項1に記載のメモリ素子駆動回路。
  8. 前記有機物は、ポリ(2―ビニルピリジン)、ポリ(4―ビニルピリジン)、ポリビニルピロリドン、ポリアリルアミン、ポリエチレンアミン、ポリアクリルアミド、ポリアミドアミン及びポリイミドからなる群から選択される高分子であることを特徴とする請求項7に記載の有機メモリ素子駆動回路。
  9. 前記第1電極及び第2電極のうちの何れか一つは、金、銀、白金、銅、コバルト、ニッケル、スズ、アルミニウム、インジウムスズ酸化物及びチタニウムからなる群から選択される少なくとも一つの材料で形成されることを特徴とする請求項1に記載の有機メモリ素子。
JP2007123843A 2006-05-22 2007-05-08 メモリ素子駆動回路 Pending JP2007311014A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060045631A KR101258284B1 (ko) 2006-05-22 2006-05-22 메모리 소자 구동 회로

Publications (1)

Publication Number Publication Date
JP2007311014A true JP2007311014A (ja) 2007-11-29

Family

ID=38711808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007123843A Pending JP2007311014A (ja) 2006-05-22 2007-05-08 メモリ素子駆動回路

Country Status (4)

Country Link
US (1) US7701745B2 (ja)
JP (1) JP2007311014A (ja)
KR (1) KR101258284B1 (ja)
CN (1) CN101079319A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012533192A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー ショットキーダイオードスイッチおよびそれを含むメモリユニット

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8638590B2 (en) 2010-09-28 2014-01-28 Qualcomm Incorporated Resistance based memory having two-diode access device
CN103579237A (zh) * 2012-08-10 2014-02-12 中国科学院微电子研究所 一种存储器器件
US9177642B1 (en) * 2013-03-15 2015-11-03 Crossbar, Inc. Crossbar RRAM array radiation hardened application

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US7417247B2 (en) 2002-09-30 2008-08-26 Infineon Technologies, Ag Pentaarylcyclopentadienyl units as active units in resistive memory elements
US6940744B2 (en) * 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
KR100558548B1 (ko) * 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US7750341B2 (en) * 2004-05-17 2010-07-06 The Regents Of The University Of California Bistable nanoparticle-polymer composite for use in memory devices
KR100682895B1 (ko) * 2004-11-06 2007-02-15 삼성전자주식회사 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012533192A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー ショットキーダイオードスイッチおよびそれを含むメモリユニット

Also Published As

Publication number Publication date
US7701745B2 (en) 2010-04-20
CN101079319A (zh) 2007-11-28
KR20070112570A (ko) 2007-11-27
US20070268730A1 (en) 2007-11-22
KR101258284B1 (ko) 2013-04-25

Similar Documents

Publication Publication Date Title
US11776626B2 (en) Selector device for two-terminal memory
US9397291B1 (en) RRAM with dual mode operation
JP5702725B2 (ja) 調整可能な抵抗を備えたシリコン系ナノスケール抵抗素子
US6838720B2 (en) Memory device with active passive layers
US6858481B2 (en) Memory device with active and passive layers
US7274587B2 (en) Semiconductor memory element and semiconductor memory device
US8054674B2 (en) Variable resistive element, manufacturing method for same, and non-volatile semiconductor memory device
US8058643B2 (en) Electrochemical memory with internal boundary
US7724562B2 (en) Electrochemical memory with heater
US20100092656A1 (en) Printable ionic structure and method of formation
US7579631B2 (en) Variable breakdown characteristic diode
KR20010110433A (ko) 프로그래머블 마이크로일렉트로닉 장치 및 그 형성방법과프로그래밍 방법
US8098521B2 (en) Method of providing an erase activation energy of a memory device
JP2007311790A (ja) 有機メモリ素子及びその製造方法
CN101171643A (zh) 具有改良的数据保持与降低的功率的电阻式存储装置
JPWO2013046643A1 (ja) 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置
JP2007311014A (ja) メモリ素子駆動回路
JP2006253679A (ja) Nor構造のハイブリッドマルチビットの不揮発性メモリ素子及びその動作方法
US9219099B1 (en) Memory structure and preparation method thereof
US8373148B2 (en) Memory device with improved performance
US7646624B2 (en) Method of selecting operating characteristics of a resistive memory device
KR101100422B1 (ko) 저항 디램 소자 및 그 동작 방법