CN103579237A - 一种存储器器件 - Google Patents
一种存储器器件 Download PDFInfo
- Publication number
- CN103579237A CN103579237A CN201210284807.3A CN201210284807A CN103579237A CN 103579237 A CN103579237 A CN 103579237A CN 201210284807 A CN201210284807 A CN 201210284807A CN 103579237 A CN103579237 A CN 103579237A
- Authority
- CN
- China
- Prior art keywords
- diode
- component part
- storage component
- functional layer
- part according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种存储器器件,属于微电子技术以及存储器器件领域。本发明提出的存储器包括两个二极管以及一个具有双极性电阻转变特性的阻变器件。其结构包括:衬底、位于衬底之上的两个并联二极管结构、位于两个并联二极管结构之上的阻变器件结构。本发明提出的存储器器件制备工艺简单、性能稳定,并且能够有效抑制双极性阻变器件在交叉阵列中的读串扰问题,可以实现双极性阻变存储器的高密度集成。
Description
技术领域
本发明涉及微电子技术以及存储器器件技术领域,具体涉及一种由两个反向并联二极管和一个具有双极性电阻转变特性的阻变器件构成的存储器器件。
背景技术
以薄膜材料的电阻在外加电压的作用下能够在高阻态(HRS)和低阻态(LRS)之间实现可逆转换为基本工作原理并作为记忆方式的电阻转变存储器(RRAM),由于其具有结构简单、制备工艺流程少、操作速度快、功耗低、耐受性好、记忆时间长、可缩小性好、易于3D集成等优势,被认为是下一代非挥发性存储器的主流技术之一。RRAM作为一种新型的存储器器件,能否实现高密度存储是其立足的根本。因此,高密度存储成为近年来RRAM研究的重点。RRAM器件由于具有简单的三明治结构,能够做到最理想的4F2(F为每个工艺技术代的特征尺寸)单元面积。因此,基于RRAM器件的交叉阵列被认为是实现高密度存储最简单、最有效的方法。
交叉阵列目前遇到严重的读串扰问题。如图1所示,在一个最简单的2×2交叉阵列结构中,如果有一个存储器单元A处于高阻态而其他三个存储单元B,C,D处于低阻态,在读取存储单元A的状态时电流将沿着三个处于低阻态的存储器单元形成一条漏电通道,如图1中的虚线所示,使得读出来的电阻值不是存储单元A的真实电阻值,即所谓的读串扰问题。当阵列m×n(m,n>2)变得很大时,所述漏电通道将增多,误读现象更加严重。
为了避免RRAM交叉阵列中的误读现象,最理想的选择是在每个RRAM器件上集成一个具有整流特性的二极管形成1D1R存储器单元,主要是因为1D1R结构具有很好的可缩小型、并且能够实现3D集成。目前有关1D1R的研究都集中在具有单极性的RRAM器件上,这主要是因为单极性的RRAM器件实现由高阻态向低阻态转变(Set过程)以及由低阻态向高阻态转变(Reset过程)所需要的电压极性相同,如图2(a)所示。对普通的二极管来说,正向电流很大,反向电流很小。当单极性的RRAM器件和普通的二极管集成时,可以在同一种极性电压下实现重复的Set和Reset操作。而双极性的RRAM器件实现Set和Reset操作所需要的电压极性相反,如图2(b)所示。与单极性的RRAM器件相比,双极性RRAM器件具有更加优越的电阻转变特性,尤其是更低的操作电流、更好的耐受性。然而,由于普通二极管的反向电流很小,使得相反电压极性下的Reset操作无法实现,这阻碍了双极性RRAM器件的高密度集成。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的主要目的在于提供一种由两个并联二极管和一个具有双极性电阻转变特性的阻变器件构成的存储器器件,该存储器器件制备工艺简单、性能稳定,并且能够有效抑制双极性阻变器件在交叉阵列中的读串扰问题,可以实现双极性阻变存储器的高密度集成。
(二)技术方案
为达到上述目的,本发明提供了一种存储器器件,该存储器器件包括:衬底;位于衬底之上的两个并联二极管结构;以及位于两个并联二极管结构之上的阻变器件结构。
上述方案中,所述衬底材料为二氧化硅、氮化硅或玻璃。
上述方案中,所述两个并联二极管结构是由两个单独的二极管反向并联构成。所述两个单独的二极管是第一二极管(D1)和第二二极管(D2),二者结构相同,均包括:下电极、位于下电极之上的第一功能层、位于第一功能层之上的第二功能层和位于第二功能层之上的上电极。所述第一二极管(D1)和第二二极管(D2)共用下电极和上电极。所述第一二极管(D1)的第一功能层由n-型氧化物形成,所述第一二极管(D1)的第二功能层由p-型氧化物形成;所述第二二极管(D2)的第一功能层由p-型氧化物形成,所述第二二极管(D2)的第二功能层由n-型氧化物形成。
上述方案中,所述p-型氧化物和所述n-型氧化物采用的材料是选自NiO、CuO、MoO2、SnO2、TiO2、ZrO2、HfO2、WO3和ZnO中的至少一种,或者是选自上述材料经过掺杂改性后形成的材料中的至少一种。
上述方案中,所述阻变器件结构包括:下电极,位于该下电极之上的阻变存储层,和位于该阻变存储层之上的上电极。所述阻变存储层采用的材料是选自NiO、CuO、MoO2、SnO2、TiO2、ZrO2、HfO2、WO3、ZnO中的至少一种,或者是选自上述材料经过掺杂改性后形成的材料中的至少一种。
上述方案中,该存储器器件具有双极性的电阻转变特性。
(三)有益效果
本发明的有益效果是:本发明提出的存储器器件由两个反向并联二极管和一个具有双极性电阻转变特性的阻变器件构成。因此,存储器的性能更加稳定。其次,该存储器器件能够有效地抑制存储器交叉阵列中的读串扰问题,使得这种新型的存储器结构有利于应用到交叉阵列结构,提高了存储器的存储密度。此外,本发明提出的存储器器件具有制备工艺简单、制造成本低、有利于本发明的广泛推广和应用。
附图说明
图1是阻变存储器交叉阵列中读串扰问题示意图;
图2是阻变存储器的电阻转变特性,其中图2(a)单极,图2(b)双极;
图3是依照本发明实施例的存储器器件的示意图,其中图3(a)基本结构示意图,图3(b)等效电路示意图;
图4(a)是单个二极管的电流-电压特性;
图4(b)是两个反向并联二极管的电流-电压特性;
图4(c)是两个反向并联二极管和一个具有双极性电阻转变特性的阻变器件构成的2D1R存储器的电流-电压特性。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。在此提供的附图及其描述仅用于例示本发明的实施例。在各附图中的形状和尺寸仅用于示意性例示,并不严格反映实际形状和尺寸比例。此外,本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状,图中的表示是示意性的,而不是用于限制本发明的范围。
图3(a)所示为本发明提供的实施例存储器器件的基本结构示意图。如图3(a)所示,本发明提出的存储器器件包括两个并联的二极管和一个具有双极性电阻转变特性的阻变器件。其结构包括:衬底100、并联二极管D1和D2的共用下电极101,二极管D1的第一功能层薄膜102a,二极管D2的第一功能层薄膜102b,二极管D1的第二功能层薄膜103a,二极管D2的第二功能层薄膜103b,并联二极管D1和D2的共用上电极104,阻变器件的下电极105,阻变存储层106,阻变器件的上电极107。
所述构成衬底100的几何形状以及材料不受限制,一般由二氧化硅、氮化硅、玻璃及其他绝缘材料构成。
所述构成二极管D1的第一功能层102a由n-型氧化物形成,所述构成二极管D1的第二功能层103a由p-型氧化物形成,第一功能层102a与第二功能层103a构成p-n结结构。
所述构成二极管D2的第一功能层102b由p-型氧化物形成,所述构成二极管D2的第二功能层103b由n-型氧化物形成,第一功能层102b与第二功能层103b构成n-p结结构,即,反向p-n结结构。
所述构成二极管D1的第一功能层材料n-型氧化物102a,第二功能层材料p-型氧化物103a,构成二极管D2的第一功能层材料p-型氧化物102b,第二功能层材料n-型氧化物103b不受限制,至少由NiO、CuO、MoO2、SnO2、TiO2、ZrO2、HfO2、WO3、ZnO中的一种材料构成,或者由上述任一种材料经过掺杂改性后形成的材料构成。可以理解,所述功能层102a、102b、103a、103b的厚度不受限制。
所述构成阻变器件的阻变存储层106的材料不受限制,至少由NiO、CuO、MoO2、SnO2、TiO2、ZrO2、HfO2、WO3、ZnO中的一种材料构成,或者由上述任一种材料经过掺杂改性后形成的材料构成。可以理解,所述阻变存储层106的厚度不受限制。
所述由下电极105,阻变存储层106,上电极107构成的阻变器件具有双极性的电阻转变特性。
由上可知,本发明的存储器器件是由两个反向并联二极管和一个具有双极性电阻转变特性的阻变器件构成。对单个二极管来说,正向电流很大,反向电流很小,如图4(a)。当将两个二极管反向并联时,能够获得较大的反向电流,如图4(b)。因此,将两个反向并联的二极管与双极性的RRAM器件集成构成2D1R结构,在反向进行Reset操作时,这种并联的2D1R结构能够提供足够大的反向电流使得反向发生Reset操作,如图4(c)。解决了1D1R结构不能与双极性RRAM器件集成的问题。
综上所述,由于本发明提出的存储器器件是由两个反向并联二极管和一个具有双极性电阻转变特性的阻变器件构成。因此,该存储器器件的阻变性能稳定。另外,这种存储器器件能够有效抑制交叉阵列结构集成中的读串扰问题。此外,本发明提出的存储器器件制备工艺简单、有利于存储器高密度集成应用。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种存储器器件,其特征在于,该存储器器件包括:
衬底;
位于衬底之上的两个并联二极管结构;以及
位于两个并联二极管结构之上的阻变器件结构。
2.根据权利要求1所述的存储器器件,其特征在于,所述衬底材料为二氧化硅、氮化硅或玻璃。
3.根据权利要求1所述的存储器器件,其特征在于,所述两个并联二极管结构是由两个单独的二极管反向并联构成。
4.根据权利要求3所述的存储器器件,其特征在于,所述两个单独的二极管是第一二极管(D1)和第二二极管(D2),二者结构相同,均包括:下电极、位于下电极之上的第一功能层、位于第一功能层之上的第二功能层和位于第二功能层之上的上电极。
5.根据权利要求4所述的存储器器件,其特征在于,所述第一二极管(D1)和第二二极管(D2)共用下电极和上电极。
6.根据权利要求4所述的存储器器件,其特征在于,
所述第一二极管(D1)的第一功能层由n-型氧化物形成,所述第一二极管(D1)的第二功能层由p-型氧化物形成;
所述第二二极管(D2)的第一功能层由p-型氧化物形成,所述第二二极管(D2)的第二功能层由n-型氧化物形成。
7.根据权利要求6所述的存储器器件,其特征在于,所述p-型氧化物和所述n-型氧化物采用的材料是选自NiO、CuO、MoO2、SnO2、TiO2、ZrO2、HfO2、WO3和ZnO中的至少一种,或者是选自上述材料经过掺杂改性后形成的材料中的至少一种。
8.根据权利要求1所述的存储器器件,其特征在于,所述阻变器件结构包括:下电极,位于该下电极之上的阻变存储层,和位于该阻变存储层之上的上电极。
9.根据权利要求8所述的存储器器件,其特征在于,所述阻变存储层采用的材料是选自NiO、CuO、MoO2、SnO2、TiO2、ZrO2、HfO2、WO3、ZnO中的至少一种,或者是选自上述材料经过掺杂改性后形成的材料中的至少一种。
10.根据权利要求1所述的存储器器件,其特征在于,该存储器器件具有双极性的电阻转变特性。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210284807.3A CN103579237A (zh) | 2012-08-10 | 2012-08-10 | 一种存储器器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210284807.3A CN103579237A (zh) | 2012-08-10 | 2012-08-10 | 一种存储器器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103579237A true CN103579237A (zh) | 2014-02-12 |
Family
ID=50050646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210284807.3A Pending CN103579237A (zh) | 2012-08-10 | 2012-08-10 | 一种存储器器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103579237A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105932035A (zh) * | 2016-04-28 | 2016-09-07 | 杭州电子科技大学 | 一种用于阻变存储器交叉阵列的选通器件及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050162881A1 (en) * | 2004-01-27 | 2005-07-28 | James Stasiak | Nanometer-scale memory device utilizing self-aligned rectifying elements and method of making |
CN101079319A (zh) * | 2006-05-22 | 2007-11-28 | 三星电子株式会社 | 存储器驱动电路 |
US20080026547A1 (en) * | 2006-07-27 | 2008-01-31 | Samsung Electronics Co. Ltd. | Method of forming poly-si pattern, diode having poly-si pattern, multi-layer cross point resistive memory device having poly-si pattern, and method of manufacturing the diode and the memory device |
US20100227449A1 (en) * | 2009-03-04 | 2010-09-09 | Samsung Electronics Co., Ltd. | Method of forming memory device |
-
2012
- 2012-08-10 CN CN201210284807.3A patent/CN103579237A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050162881A1 (en) * | 2004-01-27 | 2005-07-28 | James Stasiak | Nanometer-scale memory device utilizing self-aligned rectifying elements and method of making |
CN101079319A (zh) * | 2006-05-22 | 2007-11-28 | 三星电子株式会社 | 存储器驱动电路 |
US20080026547A1 (en) * | 2006-07-27 | 2008-01-31 | Samsung Electronics Co. Ltd. | Method of forming poly-si pattern, diode having poly-si pattern, multi-layer cross point resistive memory device having poly-si pattern, and method of manufacturing the diode and the memory device |
US20100227449A1 (en) * | 2009-03-04 | 2010-09-09 | Samsung Electronics Co., Ltd. | Method of forming memory device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105932035A (zh) * | 2016-04-28 | 2016-09-07 | 杭州电子科技大学 | 一种用于阻变存储器交叉阵列的选通器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101030623B (zh) | 采用两个氧化物层的非易失性存储器件 | |
KR101176542B1 (ko) | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 | |
US8665631B2 (en) | Resistive random memory cell and memory | |
CN106206940B (zh) | 电阻式随机存取存储器 | |
CN102270654B (zh) | 阻变随机访问存储器件及其制造和操作方法 | |
US9508776B2 (en) | Gating device cell for cross array of bipolar resistive memory cells | |
Tseng et al. | High density and ultra small cell size of contact ReRAM (CR-RAM) in 90nm CMOS logic technology and circuits | |
CN101667460A (zh) | 一种基于阻变存储器的一次编程存储器及其制备方法 | |
CN102623045A (zh) | 阻变型随机存储单元及存储器 | |
CN103633242B (zh) | 一种具有自整流特性的阻变存储器及其制备方法 | |
CN102044293A (zh) | 交错式存储器阵列装置 | |
CN101577310A (zh) | 一种电阻转变型存储器及其制作方法 | |
CN101783388A (zh) | 带有自整流效应的非易失电阻转变型存储器 | |
CN103730572B (zh) | 一种互补型阻变存储器及其制备方法 | |
CN103579499B (zh) | 具有整流特性的阻变存储器器件及其制作法 | |
CN102074270A (zh) | 一次编程存储器的多值存储方法 | |
US8531861B2 (en) | One time programming memory and method of storage and manufacture of the same | |
CN102142516A (zh) | 具有自选择抗串扰功能的阻变存储器及交叉阵列存储电路 | |
CN102931347A (zh) | 一种阻变存储器及其制备方法 | |
CN103400936B (zh) | 一种n型半导体有机薄膜及肖特基特性自整流阻变存储器 | |
CN101783389A (zh) | 一种具有非对称电学特性的阻变存储器 | |
CN103579237A (zh) | 一种存储器器件 | |
CN103247335A (zh) | 一种存储器器件及其阵列 | |
Lashkare et al. | A bipolar RRAM selector with designable polarity dependent on-voltage asymmetry | |
CN103579238A (zh) | 一种存储器器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140212 |