CN102623045A - 阻变型随机存储单元及存储器 - Google Patents

阻变型随机存储单元及存储器 Download PDF

Info

Publication number
CN102623045A
CN102623045A CN2011100297813A CN201110029781A CN102623045A CN 102623045 A CN102623045 A CN 102623045A CN 2011100297813 A CN2011100297813 A CN 2011100297813A CN 201110029781 A CN201110029781 A CN 201110029781A CN 102623045 A CN102623045 A CN 102623045A
Authority
CN
China
Prior art keywords
resistance
bifurcation
resistive
voltage
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100297813A
Other languages
English (en)
Other versions
CN102623045B (zh
Inventor
刘琦
刘明
龙世兵
吕杭炳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110029781.3A priority Critical patent/CN102623045B/zh
Priority to US13/512,797 priority patent/US8642989B2/en
Priority to PCT/CN2011/080728 priority patent/WO2012100562A1/zh
Publication of CN102623045A publication Critical patent/CN102623045A/zh
Application granted granted Critical
Publication of CN102623045B publication Critical patent/CN102623045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Abstract

本发明公开了一种阻变型随机存储单元及存储器。本发明阻变型随机存储单元由阻变存储器与双态电阻器串联形成，由于双态电阻器在正反两个电压极性都可以提供较大的工作电流，所以可以减小交叉阵列中的漏电通道，从而消除读串扰现象。

Description

阻变型随机存储单元及存储器
技术领域
本发明属于微电子及存储器技术领域，尤其涉及一种适用于交叉阵列集成方式的阻变型随机存储单元及存储器。
背景技术
阻变型随机存储器(Resistive Random Access Memory，简称RRAM)作为一种新兴的非易失性存储技术，在单元面积、器件密度、功耗、编程/擦除速度、三维集成和多值实现等诸多方面相对FLASH都具有极大的优势，受到国内外大公司和科研院所的高度关注。阻变存储技术的不断进步使之成为未来非易失性存储技术市场主流产品的最有力竞争者之一。
阻变型随机存储器具有金属/绝缘层/金属(MIM)的垂直器件结构，因此，阻变型随机存储器可以采用交叉阵列结构来实现高密度存储。在交叉阵列结构中，上下相互垂直的平行交叉点处含有存储单元，每一个存储单元都可以实现器件的选通并进行读写。
图1为本发明现有技术阻变存储器在低阻态下的读操作电流-电压曲线示意图。如图1所示，当阻变存储器分别处于高阻态和低阻态时，采用直流扫描-Vread→Vread时，器件在正反电压极性下，表现出对称的电流-电压曲线。当采取交叉阵列存储架构时，由于存储器单元对称的读电学特性，处于低阻态的器件单元将提供额外的漏电通道，这些漏电通道将影响器件单元的读取信息，在交叉阵列中产生严重的读串扰问题。图2为阻变型存储器交叉阵列结构中读串扰问题的示意图。如图2所示，在相邻的四个存储器件，坐标为(1，1)的器件处于高阻状态，其余三个相邻器件(1，2)、(2，2)和(2，1)都处于低阻状态，这时在(1，1)器件上加读电压时，电流可以沿着低阻通道(2，1)→(2，2)→(1，2)进行传输(黑色箭头所示)，使得(1，1)器件被误读成导通状态(低阻态)。在图2中，问号代表这种情况下无法获得(1，1)器件的真实状态。
通过将整流二极管串联到电阻转变存储器上，可以有效的解决误读的现象。但是，当前报道的整流二极管都只具有单向的整流特性，在反方向上无法提供足够的电流，因此当前能够与整流二极管集成的阻变型随机存储器必须具有单极的电阻转变特性，即阻变型随机存储器的编程和擦除操作必须在相同的电压极性下完成。而对于当前较为普遍的双极性阻变型随机存储器还没有寻找到合适的整流管来作为其选通管。
在实现本发明的过程中，发明人意识到现有技术存在如下缺陷：对于双极性阻变型随机存储器还没有寻找到合适的整流管来作为其选通管，导致无法避免读串扰现象。
发明内容
(一)要解决的技术问题
为解决上述缺陷，本发明提供了一种适用于交叉阵列集成方式的阻变型随机存储单元及存储器，以避免读串扰现象。
(二)技术方案
根据本发明的一个方面，提供了一种阻变型随机存储单元。该存储单元包括：相互串联的阻变存储器和双态电阻器；双态电阻器具有双向整流特性。
优选地，本发明阻变型随机存储单元中，对于双态电阻器：1)当正向扫描电压到达V1时，双态电阻器由高阻态变到低阻态，当扫描电压由V1回扫时，双态电阻器保持低阻状态，当扫描电压小于V2时，双态电阻器由低阻态回到高阻态，其中V1＞V2；2)当反向扫描电压到达V3时，双态电阻器由高阻态变到低阻态，当扫描电压由V3回扫时，双态电阻器保持低阻状态，当扫描电压小于V4时，双态电阻器由低阻态回到高阻态，其中|V3|＞|V4|，|V3|＞|V1|。
优选地，本发明阻变型随机存储单元中，当阻变存储器为双极性阻变存储器时，对于阻变型随机存储单元：其编程电压满足：V编程＞Vset＞V1；其擦除电压满足：|V擦除|＞V3；其读电压满足：V1＜Vread＜Vset和|Vread|＜|V3|；其中，Vset为双极性阻变存储器由高阻态转变到低阻态的阈值电压；V1为双态电阻器的正向导通电压；V3为双态电阻器的负向导通电压。
优选地，本发明阻变型随机存储单元中，当阻变存储器为单极性阻变存储器时，对于阻变型随机存储单元：其编程电压满足：V编程＞Vset＞V1；其擦除电压满足：V1＜Vreset＜V擦除＜Vset；其读电压满足：V1＜Vread＜Vreset和|Vread|＜|V3|；其中，Vset为单极性阻变存储器由高阻态转变到低阻态的阈值电压；V1为双态电阻器的正向导通电压；Vreset为单极性阻变存储器的由低阻态转变到高阻态的阈值电压；|V3|为双态电阻器的负向导通电压。
优选地，本发明阻变型随机存储单元中，双态电阻器包括下导电电极、双态电阻功能层和中间导电电极；阻变存储器包括中间导电电极、阻变存储层和上导电电极；双态电阻器和阻变存储器共用中间导电电极。
优选地，本发明阻变型随机存储单元中，双态电阻功能层的厚度为10nm～500nm；双态电阻功能层为以下材料中的一种或多种经过掺杂改性后，所形成的n-p-n型或p-n-p型结：Si、Ge、GaAs，LnP或SiGe。
优选地，本发明阻变型随机存储单元中，双态电阻器的V1，V3电压值由双态电阻功能层的n-p-n型或p-n-p型结的掺杂浓度或结深来控制。形成n-p-n型结或p-n-p型结的掺杂浓度为1×1012cm-2～1×1022cm-2。
(三)有益效果
本发明的阻变存储器与双态电阻器串联后所形成的阻变型随机存储单元，由于双态电阻器在正反两个电压极性都可以提供较大的工作电流，所以可以减小交叉阵列中的漏电通道，从而消除读串扰现象。
附图说明
图1为本发明现有技术阻变存储器在低阻态下的读操作电流-电压曲线示意图；
图2为本发明现有技术阻变型存储器在读串扰问题的示意图；
图3为本发明阻变型随机存储单元的结构示意图；
图4为本发明实施例阻变型随机存储单元中双态电阻器在直流扫描模式下的电流-电压特性曲线图；
图5为本发明实施例阻变型随机存储单元中单极性阻变存储器在直流扫描模式下的电流-电压特性曲线图。
图6为本发明实施例阻变型随机存储单元在低阻态下的读操作电流-电压特征曲线图；
图7为本发明实施例阻变型随机存储单元中双极性阻变存储器在直流扫描模式下的电流-电压特性曲线图；
图8为本发明实施例由阻变存储器与双态电阻器组成的阻变型随机存储器的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
对于单极和双极性阻变存储器，为了达到防止串扰的目的，在低阻状态下，采用正负读电压下时流过器件的电流值不能相等，也就是单元器件需要具有整流特性。单极性阻变存储器的编程和擦除电压极性相同，采用普通的整流二级管就能实现消除串扰的目的。但是，双极性阻变存储器的编程和擦除电压极性相反，因此在较大(编程或擦除)电压下，正负方向都需要提供较大的电流，因此普通的二极管无法满足这个要求，需要采用具有双向整流特性的二极管，如齐纳二极管和本发明的双态电阻器。
在本发明的一个示例性实施例中，提供了一种阻变型随机存储单元。图3为本发明阻变型随机存储单元的结构示意图。如图3所示，该存储单元包括：相互串联的双态电阻器11和阻变存储器12。其中，双态电阻器11具有双向整流功能，包括下导电电极101、双态电阻功能层和中间导电电极105。阻变存储器12可以为单极性或双极性阻变存储器，包括中间导电电极105、阻变存储层106和上导电电极107。双态电阻器11和阻变存储器12共用中间导电电极105。根据双态电阻器11和阻变存储器12的电压-电流特性设置阻变型随机存储单元的编程电压、擦除电压、读电压。
本实施例中，双态电阻器在正反两个电压极性下都具有整流的特性，同时在电压超过导通电压时，双态电阻器在正反两个电压极性都可以提供较大的工作电流。因此，该双态电阻器既可以作为单极性电阻转变存储器的选通管，也可作为双极性电阻转变存储器的选通管。采用上述双态电阻器的存储单元，可以消除上述阻变存储器交叉阵列的误读与串扰现象。
在本发明进一步的实施例中，对于双态电阻器：当正向扫描电压到达V1时，双态电阻器由高阻态变到低阻态，当扫描电压由V1回扫时，双态电阻器保持低阻状态，当扫描电压小于V2时，双态电阻器由低阻态回到高阻态，其中V1＞V2；当反向扫描电压到达V3时，双态电阻器由高阻态变到低阻态，当扫描电压由V3回扫时，双态电阻器保持低阻状态，当扫描电压小于V4时，双态电阻器由低阻态回到高阻态，其中|V3|＞|V4|，|V3|＞|V1|。
当阻变存储器为双极性阻变存储器时，对于阻变型随机存储单元：其编程电压满足：V编程＞Vset＞V1；其擦除电压满足：|V擦除|＞V3；其读电压满足：V1＜Vread＜Vset和|Vread|＜|V3|；其中，Vset为阻变存储器由高阻态变为低阻态的阈值电压；V1为双态电阻器的正向导通电压；V3为双态电阻器的负向导通电压。当阻变存储器为单极性阻变存储器时，对于阻变型随机存储单元：其编程电压满足：V编程＞Vset＞V1；其擦除电压满足：V1＜Vreset＜V擦除＜Vset；其读电压满足：V1＜Vread＜Vreset和|Vread|＜|V3|；其中，Vset为阻变存储器由高阻态变为低阻态的阈值电压；V1为双态电阻器的正向导通电压；Vreset为阻变存储器由低阻态变为高阻态的阈值电压；V3为双态电阻器的负向导通电压。
本实施例中，双态电阻器在V1-V2和V3-V4区间能够表现出两种电阻状态。因此合理的设计双态电阻器的正反导通电压和单极电阻器的读写电压后，将双态电阻器与单极电阻转变存储器串联以后可以减小交叉阵列的读串扰问题。
在本发明优选的实施例中，双态电阻功能层的厚度为10nm～500nm；双态电阻功能层为以下材料中的一种或多种经过掺杂改性后，所形成的n-p-n型或p-n-p型结：Si、Ge、GaAs，LnP或SiGe。如图3所示，双态电阻功能层由n型半导体102、p型半导体103和n型半导体104构成。最优的，该双态电阻功能层为n-p-n型Si纳米线。
双态电阻器的正、负导通电压由双态电阻功能层的n-p-n型或p-n-p型结的掺杂浓度或结深来控制。形成n-p-n型结或p-n-p型结的掺杂浓度为1×1012cm-2～1×1022cm-2。双态电阻功能层的沉积是采用化学气相沉积、原子层沉积和分子束外延方法中的一种；双态电阻功能层的掺杂是采用热扩散和离子注入方法中的一种。
本实施例中具体阐明了双态电阻功能层的特征和制备方法，有利于本发明的技术人员实现本发明。以下将以具体的实施例来说明本发明，需要说明的是：以下实施例仅用于理解本发明，并不构成对本发明的限制。
实施例1：
本发明实施例一为双态电阻器与单极性阻变存储器串联构成的阻变型随机存储单元的单元结构及其读写方式的设计。
图4为本发明实施例阻变型随机存储单元中双态电阻器在直流扫描模式下的电流-电压特性曲线图。如图4所示，本实施例的双态电阻器开始处于高阻态，当正向扫描电压到达V1时，双态电阻器导通，这时双态电阻器处于低阻态，当扫描电压由V1向V2回扫时，双态电阻器的低阻状态可以保持，但是当器件电压小于V2时，双态电阻器由低阻态回到高阻态。在反向扫描电压下，双态电阻器也有类似的电学特性，即，扫描电压大于V3电压时，双态电阻器由高阻态变到低阻态，而在回扫的过程中，当扫描电压小于V4时，双态电阻器重新回到高阻态。在本发明实例中，双态电阻器的正向导通电压的绝对值小于负向导通电压的绝对值，即|V1|＜|V3|
图5为本发明实施例阻变型随机存储单元中单极性阻变存储器在直流扫描模式下的电流-电压特性曲线图。如图5所示，本实施例中的单极性阻变存储器开始处于高阻态，在一个带有限流的正向扫描电压下，当电压到达Vset时，阻变存储器由高阻态变为低阻态，而当撤掉电压时，阻变存储器仍然可以保持在低阻状态；在擦除操作中，在阻变存储器两端加一个没有限流的正向扫描电压，当电压到达Vreset时，这时阻变存储器回到高阻状态，在撤掉电压的情况下，阻变存储器仍然保持在高阻态。本发明实施例中的单极性阻变存储器的读写电压满足以下关系：Vread＜Vreset＜Vset。
由上述分析可知，双态电阻器在V1-V2和V3-V4区间能够表现出两种电阻状态。因此合理的设计双态电阻器的正反导通电压和单极电阻器的读写电压后，将双态电阻器与单极电阻转变存储器串联以后可以减小交叉阵列的读串扰问题。
单极性阻变电阻器与双态电阻器串联后的读写操作方式如下：初始态单极性阻变电阻器与双态电阻器均处于高阻状态，当在串联结构上加一个编程电压V编程，编程电压满足V编程＞Vset＞V1条件，这时单极性阻变存储器被编程到低阻状态；而当在串联结构上加一个擦除电压V擦除，擦除电压满足V1＜Vreset＜V擦除＜Vset条件，这时单极性阻变存储器从低阻状态被编程回到到高阻状态。当单极性阻变存储器处于低阻状态时，采用读电压Vread来读取器件的状态，读电压满足V1＜Vread＜Vreset和|Vread|＜|V3|，其读电压下的电流电压示意图如图6所示。如图6所示，阻变型随机存储单元在正反读电压扫描下，表现出具有双向整流特性。因此本实例证明了单极性阻变存储器与双态电阻器串联后可以减小交叉阵列中的漏电通道，从而消除读串扰现象。
实施例2：本发明又一实施例为双态电阻器与双极性阻变存储器串联构成的电阻式非易失性存储器的单元结构及其读写方式的设计。
在本实施例中，双态电阻器具有与实例一中相同的电流-电压特性。
图7为本发明实施例阻变型随机存储单元中双极性阻变存储器在直流扫描模式下的电流-电压特性曲线图。如图7所示，本发明实施例中的双极性阻变存储器开始处于高阻态，在正向扫描电压下(采用限流模式)，当电压到达Vset时，阻变存储器由高阻态变为低阻态，而当撤掉电压时，阻变存储器仍然可以保持在低阻状态；与实例一不同，双极性阻变存储器的擦除操作必须在相反的极性下实现，在器件两端加一个负向扫描电压，当扫描电压到达Vreset时，这时器件的电流值突然降低，器件由低阻态重新回到高阻状态，在撤掉电压的情况下，器件仍然能够保持高阻状态。
由于双极性阻变存储器的编程和擦除操作必须在相反的极性下实现，因此普通的单向整流的二级管无法为擦除过程提供足够的操作电流。目前，双极性的阻变存储器大多采用晶体管作为选通管，组成1T1R的单元结构来消除阵列中的读串扰问题。但是1T1R单元结构对应的单元面积要比1D1R或1R单元结构对应的单元面积大，并且也不利于3D的集成，因此不利于器件存储密度的提高。当双极性阻变存储器分别处于低阻态时，采用直流扫描Vread～-Vread时，器件在正反电压极性下，也表现出图1中所示的对称的电流-电压曲线。
由于双态电阻器在正反两个方向上都有整流特性，因此在合理的设计双态电阻器的正反导通电压和双极性阻变存储器的读写电压的前提下，双态电阻器也可以作为双极性阻变存储器的选通管。
双极性阻变存储器与双态电阻器串联后的读写操作方式如下：初始态双极性阻变存储器与双态电阻器均处于高阻状态，当在串联结构上加一个编程电压V编程，编程电压满足V编程＞Vset＞V1条件，这时双极性阻变存储器被编程到低阻状态；而当在串联结构上加一个擦除电压V擦除，擦除电压满足|V擦除|＞V3条件，这时双极性阻变存储器从低阻状态被编程到高阻状态。当双极性阻变存储器处于低阻状态时，采用读电压Vread来读取器件的状态，读电压满足V1＜Vread＜Vset和|Vread|＜|V3|。这时器件在正反读电压扫描下，表现出具有整流特性的电流-电压曲线，如图6所示。因此本实例证明了双极性阻变存储器与双态电阻器串联后也可以减小交叉阵列中的漏电通道，从而消除读串扰现象。
此外，本发明中，阻变存储层的厚度为5nm～500nm。阻变存储层由以下材料中的至少一种或至少一种经掺杂改性后形成的材料组成：CuS、AgS、AgGeSe、CuIxSy，ZrO2、HfO2、TiO2、SiO2、WOx、NiO、CuOx、ZnO、TaOx、CoO、Y2O3、Si、PCMO、SZO、STO、有机材料等，其中有机材料可以Cu-TCNQ(铜的四氰基苯醌对二甲烷)、AlQ3(8-羟基喹啉铝)或PEDOT(聚乙撑二氧噻吩)。阻变存储层的沉积是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法中的一种。
本发明中，对于上导电电极、中间导电电极、下导电电极，导电电极的厚度为1nm～500nm。导电电极的材料由以下材料中的至少一种组成：W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir、Ni、TiN、TaN、IrO2、ITO或IZO。导电电极的淀积是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法中的一种。
根据本发明的另一个方面，还提供了采用双态电阻器作为选通单元的阻变型随机存储器的阵列结构。图8为本发明实施例由阻变存储器与双态电阻器组成的阻变型随机存储器的结构示意图。如图8所示，该储存阵列由n条位线1以及m条字线2组成，每条位线与字线之间包括阻变型随机存储单元3和双态电阻单元4组成。位线和字线与外围译码电路相连，用于选择阻变型随机存储单元，并对其进行编程、擦除和读操作。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种阻变型随机存储单元，其特征在于，该存储单元包括：相互串联的阻变存储器和双态电阻器；所述双态电阻器具有双向整流特性。
2.根据权利要求1所述的阻变型随机存储单元，其特征在于，对于所述双态电阻器：
当正向扫描电压到达V1时，双态电阻器由高阻态变到低阻态，当扫描电压由V1回扫时，双态电阻器保持低阻状态，当扫描电压小于V2时，双态电阻器由低阻态回到高阻态，其中V1＞V2；
当反向扫描电压到达V3时，双态电阻器由高阻态变到低阻态，当扫描电压由V3回扫时，双态电阻器保持低阻状态，当扫描电压小于V4时，双态电阻器由低阻态回到高阻态，其中|V3|＞|V4|，|V3|＞|V1|。
3.根据权利要求2所述的阻变型随机存储单元，其特征在于，当所述阻变存储器为双极性阻变存储器时，对于所述阻变型随机存储单元：
其编程电压满足：V编程＞Vset＞V1；
其擦除电压满足：|V擦除|＞V3；
其读电压满足：V1＜Vread＜Vset和|Vread|＜|V3|；
其中，Vset为双极性阻变存储器由高阻态转变到低阻态的阈值电压；V1为双态电阻器的正向导通电压；V3为双态电阻器的负向导通电压。
4.根据权利要求2所述的阻变型随机存储单元，其特征在于，当所述阻变存储器为单极性阻变存储器时，对于所述阻变型随机存储单元：
其编程电压满足：V编程＞Vset＞V1；
其擦除电压满足：V1＜Vreset＜V擦除＜Vset；
其读电压满足：V1＜Vread＜Vreset和|Vread|＜|V3|；
其中，Vset为单极性阻变存储器由高阻态转变到低阻态的阈值电压；V1为双态电阻器的正向导通电压；Vreset为单极性阻变存储器的由低阻态转变到高阻态的阈值电压；|V3|为双态电阻器的负向导通电压。
5.根据权利要求2所述的阻变型随机存储单元，其特征在于，所述双态电阻器包括下导电电极、双态电阻功能层和中间导电电极；所述阻变存储器包括中间导电电极、阻变存储层和上导电电极；所述双态电阻器和阻变存储器共用中间导电电极。
6.根据权利要求5所述的阻变型随机存储单元，其特征在于，
所述双态电阻功能层的厚度为10nm～500nm；
双态电阻功能层为以下材料中的一种或多种经过掺杂改性后，所形成的n-p-n型或p-n-p型结：Si、Ge、GaAs，LnP或SiGe。
7.根据权利要求6所述的阻变型随机存储单元，其特征在于，所述双态电阻器的V1，V3电压值由所述双态电阻功能层的n-p-n型或p-n-p型结的掺杂浓度或结深来控制。
8.根据权利要求7所述的阻变型随机存储单元，其特征在于：所述双态电阻功能层中，形成n-p-n型结或p-n-p型结的掺杂浓度为1×1012cm-2～1×1022cm-2。
9.根据权利要求8所述的阻变型随机存储单元，其特征在于，所述双态电阻功能层的沉积是采用化学气相沉积、原子层沉积和分子束外延方法中的一种；所述双态电阻功能层的掺杂是采用热扩散和离子注入方法中的一种。
10.根据权利要求5所述的阻变型随机存储单元，其特征在于：
所述阻变存储层的厚度为5nm～500nm；
所述阻变存储层由以下材料中的至少一种或至少一种经掺杂改性后形成的材料组成：CuS、AgS、AgGeSe、CuIxSy，ZrO2、HfO2、TiO2、SiO2、WOx、NiO、CuOx、ZnO、TaOx、CoO、Y2O3、Si、PCMO、SZO、STO、铜的四氰基苯醌对二甲烷Cu-TCNQ、8-羟基喹啉铝AlQ3或聚乙撑二氧噻吩PEDOT；
所述阻变存储层的沉积是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法中的一种。
11.根据权利要求5所述的阻变型随机存储单元，其特征在于：对于所述上导电电极、中间导电电极、下导电电极，
所述导电电极的厚度为1nm～500nm；
导电电极的材料由以下材料中的至少一种组成：W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir、Ni、TiN、TaN、IrO2、ITO或IZO；
导电电极的淀积是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法中的一种。
12.一种阻变型随机存储器，其特征在于，该存储器包括电阻读写单元、地址选择单元和若干个权利要求1-11中任一项所述的阻变型随机存储单元，其中：
所述地址选择单元，与所述若干阻变型随机存储单元相连，用于选择进行操作的阻变型随机存储单元；
所述电阻读写单元，与所述地址选择单元和所述若干阻变型随机存储单元相连，用于对所选择的阻变型随机存储单元进行置位、复位或编程操作。
CN201110029781.3A 2011-01-27 2011-01-27 阻变型随机存储单元及存储器 Active CN102623045B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110029781.3A CN102623045B (zh) 2011-01-27 2011-01-27 阻变型随机存储单元及存储器
US13/512,797 US8642989B2 (en) 2011-01-27 2011-10-13 Resistive random access memory cell and memory
PCT/CN2011/080728 WO2012100562A1 (zh) 2011-01-27 2011-10-13 阻变随机存储单元及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110029781.3A CN102623045B (zh) 2011-01-27 2011-01-27 阻变型随机存储单元及存储器

Publications (2)

Publication Number Publication Date
CN102623045A true CN102623045A (zh) 2012-08-01
CN102623045B CN102623045B (zh) 2014-10-29

Family

ID=46562910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110029781.3A Active CN102623045B (zh) 2011-01-27 2011-01-27 阻变型随机存储单元及存储器

Country Status (3)

Country Link
US (1) US8642989B2 (zh)
CN (1) CN102623045B (zh)
WO (1) WO2012100562A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750979A (zh) * 2011-04-21 2012-10-24 中国科学院微电子研究所 阻变存储器单元
CN103579499A (zh) * 2012-08-10 2014-02-12 中国科学院微电子研究所 具有整流特性的阻变存储器器件及其制作法
WO2014047974A1 (zh) * 2012-09-25 2014-04-03 北京大学 阻变存储器及其制备方法
CN103811052A (zh) * 2012-11-14 2014-05-21 爱思开海力士有限公司 阻变存储器件及其驱动方法
CN105390610A (zh) * 2014-09-03 2016-03-09 株式会社东芝 电阻随机存取存储器装置及其制造方法
CN107134526A (zh) * 2017-06-22 2017-09-05 南京工业大学 一种具有普适性的非易失性一次写入多次读取存储器及其制备方法
CN109742231A (zh) * 2018-12-19 2019-05-10 郑州轻工业学院 电阻存储器件

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9685608B2 (en) * 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
TWI485706B (zh) * 2013-02-07 2015-05-21 Winbond Electronics Corp 電阻式記憶體及其記憶胞
US9754666B2 (en) 2014-01-31 2017-09-05 Hewlett Packard Enterprise Development Lp Resistive ratio-based memory cell
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US10468458B2 (en) 2016-05-10 2019-11-05 Winbond Electronics Corp. Resistive random access memory having selector and current limiter structures
CN107482033B (zh) * 2016-06-08 2021-02-26 华邦电子股份有限公司 电阻式随机存取存储器
US11037986B2 (en) 2019-06-19 2021-06-15 International Business Machines Corporation Stacked resistive memory with individual switch control
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device
CN114024212B (zh) * 2021-10-19 2023-12-05 东南大学 一种基于n-ZnO/PEDOT/HfO2/p-GaN的紫外激光二极管及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101006517A (zh) * 2004-06-16 2007-07-25 皇家飞利浦电子股份有限公司 电气器件及其制造方法
US20080296550A1 (en) * 2007-05-30 2008-12-04 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
CN101577310A (zh) * 2009-06-04 2009-11-11 中国科学院微电子研究所 一种电阻转变型存储器及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080105979A (ko) * 2007-05-30 2008-12-04 삼성전자주식회사 저항성 메모리 소자
US8094485B2 (en) * 2008-05-22 2012-01-10 Panasonic Corporation Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect
CN101667460A (zh) * 2009-10-12 2010-03-10 中国科学院微电子研究所 一种基于阻变存储器的一次编程存储器及其制备方法
US8274130B2 (en) * 2009-10-20 2012-09-25 Sandisk 3D Llc Punch-through diode steering element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101006517A (zh) * 2004-06-16 2007-07-25 皇家飞利浦电子股份有限公司 电气器件及其制造方法
US20080296550A1 (en) * 2007-05-30 2008-12-04 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
CN101577310A (zh) * 2009-06-04 2009-11-11 中国科学院微电子研究所 一种电阻转变型存储器及其制作方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750979A (zh) * 2011-04-21 2012-10-24 中国科学院微电子研究所 阻变存储器单元
CN102750979B (zh) * 2011-04-21 2015-05-13 中国科学院微电子研究所 阻变存储器单元
CN103579499A (zh) * 2012-08-10 2014-02-12 中国科学院微电子研究所 具有整流特性的阻变存储器器件及其制作法
CN103579499B (zh) * 2012-08-10 2016-01-27 中国科学院微电子研究所 具有整流特性的阻变存储器器件及其制作法
WO2014047974A1 (zh) * 2012-09-25 2014-04-03 北京大学 阻变存储器及其制备方法
CN103811052A (zh) * 2012-11-14 2014-05-21 爱思开海力士有限公司 阻变存储器件及其驱动方法
CN103811052B (zh) * 2012-11-14 2018-02-06 爱思开海力士有限公司 阻变存储器件及其驱动方法
CN105390610A (zh) * 2014-09-03 2016-03-09 株式会社东芝 电阻随机存取存储器装置及其制造方法
US11744164B2 (en) 2014-09-03 2023-08-29 Kioxia Corporation Resistive random access memory device and method for manufacturing the same
CN107134526A (zh) * 2017-06-22 2017-09-05 南京工业大学 一种具有普适性的非易失性一次写入多次读取存储器及其制备方法
CN107134526B (zh) * 2017-06-22 2019-10-25 南京工业大学 一种具有普适性的非易失性一次写入多次读取存储器及其制备方法
CN109742231A (zh) * 2018-12-19 2019-05-10 郑州轻工业学院 电阻存储器件

Also Published As

Publication number Publication date
WO2012100562A1 (zh) 2012-08-02
CN102623045B (zh) 2014-10-29
US8642989B2 (en) 2014-02-04
US20130119341A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
CN102623045B (zh) 阻变型随机存储单元及存储器
Aluguri et al. Notice of violation of IEEE publication principles: overview of selector devices for 3-D stackable cross point RRAM arrays
CN101548334B (zh) 非易失性半导体存储装置
JP4583503B2 (ja) クロスポイントに基づくメモリ・アレイ・アーキテクチャのための整流素子
US8351241B2 (en) Rectification element and method for resistive switching for non volatile memory device
US8767441B2 (en) Switching device having a non-linear element
US9047943B2 (en) Non-volatile storage system biasing conditions for standby and first read
US8665631B2 (en) Resistive random memory cell and memory
CN102610748B (zh) 非挥发性存储单元及存储器
US20130170283A1 (en) Low forming voltage non-volatile storage device
KR20090045653A (ko) 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이
US20110084248A1 (en) Cross point memory array devices
US9508776B2 (en) Gating device cell for cross array of bipolar resistive memory cells
CN103680604A (zh) 阻变存储器
CN103633242A (zh) 一种具有自整流特性的阻变存储器及其制备方法
US9627009B2 (en) Interleaved grouped word lines for three dimensional non-volatile storage
US8531861B2 (en) One time programming memory and method of storage and manufacture of the same
KR100902504B1 (ko) 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법
CN102760492A (zh) 非挥发性半导体存储器及其存储操作方法
CN101882628B (zh) 一种用于交叉阵列结构存储器的整流器件
CN103247335A (zh) 一种存储器器件及其阵列
CN102750979B (zh) 阻变存储器单元
CN102694118A (zh) 阻变存储器及其制造方法
Chen Memory select devices
USRE46335E1 (en) Switching device having a non-linear element

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant