CN105390610A - 电阻随机存取存储器装置及其制造方法 - Google Patents

电阻随机存取存储器装置及其制造方法 Download PDF

Info

Publication number
CN105390610A
CN105390610A CN201510553440.4A CN201510553440A CN105390610A CN 105390610 A CN105390610 A CN 105390610A CN 201510553440 A CN201510553440 A CN 201510553440A CN 105390610 A CN105390610 A CN 105390610A
Authority
CN
China
Prior art keywords
electrode
layer
resistance
conductive layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510553440.4A
Other languages
English (en)
Other versions
CN105390610B (zh
Inventor
川嶋智仁
野中隆广
新屋敷悠介
石川贵之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105390610A publication Critical patent/CN105390610A/zh
Application granted granted Critical
Publication of CN105390610B publication Critical patent/CN105390610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Abstract

本申请案一般来说涉及一种电阻随机存取存储器装置及其制造方法。根据一个实施例，电阻随机存取存储器装置包含第一电极及第二电极。所述电阻随机存取存储器装置还包含连接于所述第一电极与所述第二电极之间的电阻改变层。所述电阻随机存取存储器装置还包含在所述第一电极与所述第二电极之间串联地连接至所述电阻改变层的导电层。所述电阻随机存取存储器装置，其中所述导电层包含：包含第一材料的多个第一材料层，及包含不同于所述第一材料的第二材料的多个第二材料层。

Description

电阻随机存取存储器装置及其制造方法
对相关申请案的交叉参考
本申请案是基于且主张先前于2014年9月3日申请的第2014-178787号日本专利申请案的优先权的权利；所述案的整个内容以引用的方式并入本文中。
技术领域
本文所描述的实施例大体上涉及一种电阻随机存取存储器装置及一种用于制造其的方法。
背景技术
最近，已积极地进行以ReRAM(电阻随机存取存储器)为代表的两端子电阻随机存取存储器装置的开发。此电阻随机存取存储器装置允许实现低电压操作、高速度切换及小型化，且因此为替换浮门类型与非(NAND)快闪存储器的下一代大容量存储器装置的强有力候选者。作为使用此电阻随机存取存储器装置作为存储器单元的大容量存储器装置，已提议了具有交叉点结构的存储器。
在具有交叉点结构的存储器中，当过大电流流过存储器单元时，存储器单元被破坏，且因此较佳通过将负载电阻串联连接至存储器单元的方法或其类似者来抑制电流。
此负载电阻的材料相较于待用于互连件或其类似者的材料较佳具有较高电阻率，且具有实质上线性的电流电压特性。举例来说，例如氮化硅(SiN)、氧化硅(SiO2)及氮化铝(AlN)等的每一者皆具有绝缘性质的绝缘材料具有高电阻但并不具有线性的电流电压特性，且因此并不非常合适用作负载电阻的材料。
发明内容
根据一个实施例，一种电阻随机存取存储器装置包含第一电极及第二电极。所述电阻随机存取存储器装置还包含连接于所述第一电极与所述第二电极之间的电阻改变层。所述电阻随机存取存储器装置还包含在所述第一电极与所述第二电极之间串联地连接至所述电阻改变层的导电层。所述电阻随机存取存储器装置，其中所述导电层包含：包含第一材料的多个第一材料层，及包含不同于所述第一材料的第二材料的多个第二材料层。
根据一个实施例，一种电阻随机存取存储器装置包含第一电极及第二电极。所述电阻随机存取存储器装置还包含连接于所述第一电极与所述第二电极之间的电阻改变层。电阻随机存取存储器装置还包含导电层，其在所述第一电极与所述第二电极之间串联连接至所述电阻改变层，具有高于所述第一电极及所述第二电极的电阻率的电阻率，且包含至少第一元素及第二元素。所述导电层中沿着自所述第一电极至所述第二电极的方向的所述第一元素的浓度分布重复高浓度及低浓度。
根据一个实施例，一种用于制造电阻随机存取存储器装置的方法包含在第一电极上形成电阻改变层，及在所述电阻改变层上形成第二电极。用于制造电阻随机存取存储器装置的方法还包含形成具有高于所述第一电极及所述第二电极的电阻率的电阻率的导电层，以便连接至所述第一电极或所述第二电极。用于制造电阻随机存取存储器装置的方法还包含：所述形成导电层包含通过沉积第一材料而形成第一材料层，且形成包含不同于所述第一材料的第二材料的第二材料层。所述形成所述第一材料层及所述形成所述第二材料层被重复多次。
根据所述实施例，分散施加至存储器单元的电压，且可防止归因于流过电阻改变层的过大电流的电阻随机存取存储器装置的损坏。
附图说明
图1为说明根据第一实施例的电阻随机存取存储器装置的透视图。
图2为说明图1中所展示的部分a的横截面图。
图3为说明根据第一实施例的电阻随机存取存储器装置的导电层的横截面图。
图4A为说明根据实施例的电阻随机存取存储器装置的导电层中钽、硅及氮的浓度分布的曲线图，其中横坐标表示垂直方向上的位置，且纵坐标表示浓度。
图4B为说明根据实施例的电阻随机存取存储器装置的导电层中钽、硅及氮的浓度分布的曲线图，其中横坐标表示垂直方向上的位置，且纵坐标表示浓度。
图5为说明使用溅射法制造根据第一实施例的电阻随机存取存储器装置的方法的视图。
图6A及6B为说明根据第一实施例的电阻随机存取存储器装置的操作的横截面图。
图7为说明根据第一实施例的电阻随机存取存储器装置的电流-电压特性的曲线图。
图8为说明根据第一实施例的变化的电阻随机存取存储器装置的横截面图。
图9为说明根据第二实施例的电阻随机存取存储器装置的导电层的横截面图。
图10A至10C为说明制造根据第二实施例的导电层34的方法的横截面图。
图11为说明根据第三实施例的电阻随机存取存储器装置的支柱的横截面图。
图12为说明根据第四实施例的电阻随机存取存储器装置的支柱的横截面图。
具体实施方式
在下文中，将参考图式描述本发明的实施例。
首先，将描述第一实施例。
图1为说明根据实施例的电阻随机存取存储器装置的透视图。
图2为说明图1中所展示的部分A的横截面图。
图3为说明根据实施例的电阻随机存取存储器装置的导电层的横截面图。
图4A为说明根据实施例的电阻随机存取存储器装置的导电层中钽、硅及氮的浓度分布的曲线图，其中横坐标表示垂直方向上的位置，且纵坐标表示浓度。
图4B为说明根据实施例的电阻随机存取存储器装置的导电层中钽、硅及氮的浓度分布的曲线图，其中横坐标表示垂直方向上的位置，且纵坐标表示浓度。
根据实施例的电阻随机存取存储器装置为CBRAM(导电桥RAM)。
如图1中所示，根据实施例的电阻随机存取存储器装置1具备硅衬底11，且电阻随机存取存储器装置1的驱动电路(图中未示)形成于上部层部分中及硅衬底11的上表面上。在硅衬底11上，设有由例如氧化硅构成的层间绝缘薄膜12以便将驱动电路内埋于其中，且在层间绝缘薄膜12上，设有存储器单元区段13。
在存储器单元区段13中，包含在平行于硅衬底11的上表面的方向(下文中被称作“字线方向”)上延伸的多个字线WL的字线配线层14与包含在平行于硅衬底11的上表面且与字线方向交叉(例如，正交于字线方向)的方向(下文被称作“位线方向”)上延伸的多个位线BL的位线配线层15交替地堆叠于彼此上。相邻字线WL、相邻位线BL以及相邻字线WL及位线BL并不彼此接触。字线WL及位线BL由例如硅(Si)、钨(W)、碳(C)等形成。
在字线WL中的每一者与位线BL中的每一者的最近相邻点处，提供在垂直于硅衬底11的上表面的方向(下文被称作“垂直方向”)上延伸的支柱16。支柱16的形状为例如圆柱体、四角棱柱或具有修圆边缘的实质上四角棱柱。支柱16形成于字线WL与位线BL之间，且一个存储器单元MC由一个支柱16构成。电阻随机存取存储器装置1为交叉点类型装置，其中支柱16安置于每一字线WL与每一位线BL的每个最近相邻点处。字线WL、位线BL及支柱16之间的空间填充有层间绝缘薄膜17(参见图2)。
接着，将描述支柱16。
如图2中所展示，在根据实施例的电阻随机存取存储器装置的支柱16中，自字线WL侧至位线BL侧，下部障壁金属层21、导电层22、上部障壁金属层23、下部电极24、可变电阻层25、金属层26及上部电极27以此次序堆叠。
可变电阻层25及金属层26被统称为电阻改变层31。
下部障壁金属层21为防止字线WL的材料扩散于支柱16中的层。上部障壁金属层23为防止下部电极24的材料扩散于导电层22中的层。下部障壁金属层21及上部障壁金属层23由例如氮化钨(WN)或氮化钽(TaN)形成。
如图3中所展示，通过交替地堆叠由氮化钽(TaN)构成的氮化钽层28及由硅(Si)构成的硅层29来形成导电层22。每一氮化钽层28及每一硅层29具有例如大约1nm(纳米)的厚度，且导电层22的厚度总体为例如20nm。氮化钽层28及硅层29之间的边界表面并非总是能够被清楚地观测到。例如，当测量导电层22中钽、硅及氮沿着垂直方向的浓度分布时，获得如图4A中所展示的曲线图。如图4A中所展示，导电层22中钽、硅及氮的浓度分布周期性地波动且重复高浓度及低浓度。话句话说，当集中于一原子时，粗糙部分及致密部分正在重复。在图4A中，具有高的钽及硅浓度的层对应于氮化钽层28，且具有高的硅浓度的层对应于硅层29。可视导电层22所要求的电阻值设计氮化钽层28及硅层29的厚度。当要求较低电阻值时，氮化钽层28的厚度变厚，且硅层29的厚度变薄。图4B中展示了针对比率(氮化钽层28的厚度:硅层29的厚度)等于比率(3:2)的状况的浓度分布。另一方式为当要求较高电阻值时，氮化钽层28的厚度变薄，且硅层29的厚度变厚。举例来说，比率(氮化钽层28的厚度:硅层29的厚度)范围大致为自比率(1:5)至比率(5:1)为有利的。氮化钽层28的厚度及硅层29的厚度中的每一者例如大致等于或大于0.2纳米并等于或低于2.0纳米为有利的。
展示于图4A中的钽、硅及氮的浓度分布并不展示绝对浓度。展示于图4A中的浓度分布展示每一元素的高浓度及低浓度。举例来说，硅层29中钽及氮的浓度低于氮化钽层28中钽及氮的浓度。硅层29中硅的浓度高于氮化钽层28中硅的浓度。
导电层22的电阻率整体上高于待用于字线WL或位线BL的材料，且电流-电压特性实质上为线性的。
下部电极24由例如钨(W)形成，且连接至上部障壁金属层23及可变电阻层25。
可变电阻层25连接至下部电极24及金属层26。对于可变电阻层25，例如可使用选自由以下各者组成的群的一或多种材料：硅、氧化硅、氮化硅、氮氧化硅及金属氧化物。作为金属氧化物，例如可使用选自由以下各者组成的群的一或多种材料：氧化铪、氧化锆、氧化铝、氧化钛、氧化钽、氧化镍、氧化钨及氧化钒。除这些材料之外，对于可变电阻层25，可使用离子导电材料。离子导电材料的实例包含氧化银(例如，Ag2O)，硫化银(例如，Ag2S)、硒化银(例如，Ag2Se)、碲化银(例如，Ag2Te)、碘化银(例如，AgI)、碘化铜(例如，CuI2)、氧化铜(例如，CuO)、硫化铜(例如，CuS)、硒化铜(例如，CuSe)、碲化铜(例如，CuTe)及氧化锗(例如，GeO2)。另外，可变电阻层25可具有包含这些材料中的任一者的多个层经堆叠的结构。可使用这些材料而不限于本文中所描述的特定成份比率。
金属层26连接至可变电阻层25及上部电极27。金属层26的材料可为例如选自由银(Ag)、铜(Cu)、锌(Zn)、金(Au)、钛(Ti)、镍(Ni)、钴(Co)、钽(Ta)、铝(Al)、及铋(Bi)组成的群中的一或多种金属，或包含选自其中的一或多种金属的合金、氮化物或硅化物。作为合金，例如在铜合金的状况下，其实例包含CuTe及Cu-GST(Ge2Sb2Te5)。另外，金属层26可具有包含这些材料的多个层经堆叠的结构。可使用这些材料而不限于本文中所描述的特定成份比率。
上部电极27由例如钨(W)形成，且连接至金属层26及位线BL。
接着，将描述根据实施例的制造电阻随机存取存储器装置的方法。
图5为说明使用溅射法制造根据实施例的电阻随机存取存储器装置的方法的视图。
首先，如图1中所示，将层间绝缘薄膜12形成于硅衬底11上。
随后，字线WL由例如镶嵌方法形成。
随后，在字线WL上，形成下部障壁金属层21。
随后，在下部障壁金属层21上，形成导电层22。通过例如使用溅射法交替地沉积硅(Si)及氮化钽(TaN)来形成导电层22。
具体言之，如图5中所展示，在溅射沉积设备的腔室40中，放置中间结构41，其中直至下部障壁金属层21的部件形成于硅衬底11上，且在面向中间结构41的位置处，放置由氮化钽构成的靶材51及由硅构成的靶材42。接着，将腔室抽空至真空。在将挡板49安置于一位置处以便覆盖靶材42的同时，例如将氩引入至腔室中并进行电离。因此，氩离子47命中靶材51，且自靶材51溅射的钽原子52及氮原子53沉积于中间结构41上，借此形成氮化钽层28。随后，挡板49被传送至一位置以便覆盖靶材51。通过进行此操作，氩离子47命中靶材42，且自靶材42溅射的硅原子48沉积于中间结构41上，借此形成硅层29。其后，通过重复传送挡板49，交替地形成氮化钽层28及硅层29。
随后，上部障壁金属层23形成于导电层22上。接着，在上部障壁金属层23上，形成下部电极24。接着，在下部电极24上，形成可变电阻层25。接着，在可变电阻层25上，形成金属层26。接着，在金属层26上，形成上部电极27。
随后，在上部电极27上，形成遮罩(图中未示)，并执行蚀刻，借此在自下部障壁金属层21至上部电极27的部件经堆叠于的堆叠体中，并未由遮罩覆盖的部分被移除，且因此，形成支柱16。其后，支柱16之间的空间被填充有层间绝缘薄膜17。
随后，在上部电极27与层间绝缘薄膜17上，以与形成字线WL的状况下相同的方式形成位线BL。
其后，支柱16、字线WL、支柱16及位线BL以如上文所描述的相同方式重复地形成，借此制造电阻随机存取存储器装置1。
接着，将描述根据实施例的电阻随机存取存储器装置的操作。
图6A及6B为说明根据实施例的电阻随机存取存储器装置的操作的横截面图。图6A展示可变电阻层25呈高电阻状态的状况，且图6B展示可变电阻层25呈低电阻状态的状况。
图7为说明根据实施例的电阻随机存取存储器装置的电流-电压特性的曲线图。曲线图的横坐标表示施加于下部电极24与上部电极27之间的电压，且纵坐标表示在上部电极27与下部电极24之间流动的电流的绝对值。
首先，当电压(正电压)以展示于图6A中的状态施加至支柱16使得下部电极24用作负电极且上部电极27用作正电极时，如图7中所示的部分iv及i，电流随着电压增加而增加。接着，当电压达到设定电压Vset时，如图7中所示的部分ii，电流快速增加。
此是因为在施加设定电压Vset之前，可变电阻层25是处于如图6A中所展示的高电阻状态，然而，通过施加设定电压Vset，可变电阻层25改变至如图6B中所示的低电阻状态。即，当施加设定电压Vset时，例如包含于由银(Ag)形成的金属层26中的一部分银原子(Ag)经电离以转化成银离子(Ag+)并朝向下部电极24移动且渗透可变电阻层25。接着，这些银离子与供应自下部电极24的电子(e-)耦合，借此沉积银原子。因此，主要由银构成的细丝30形成于可变电阻层25中，使得可变电阻层25自高电阻状态改变至低电阻状态，且因此电流快速增加。此操作被称为“设定”。
其后，即使施加了最大电压Vmax，电流仍由导电层22约束，且超出最大电流Imax(如图7中所展示的部分iii)的过滤电流从不流动。此是因为通过提供导电层22，足够电阻插入于上部电极27与下部电极24之间。
在形成细丝30之后，电流自低于形成细丝30之前的电压的阈值电压Vth起开始快速增加，且电流沿着图7中的部分iv-v-iii改变。
另一方面，当电压(反向电压)施加至呈图6B中所示的状态的支柱16，使得下部电极24用作正电极且上部电极27用作负电极，且使其绝对值大于复位电压Vreset的绝对值时，可变电阻层25自低电阻状态改变至高电阻状态。
此是因为通过施加绝对值大于复位电压Vreset的绝对值的反向电压，形成细丝30的银原子再次电离以被转换成银离子并朝向上部电极27移动。接着，在金属层26中，银离子与供应自上部电极27的电子耦合，且再次变回至银原子，且因此失去可变电阻层25中的细丝30的至少一部分。此操作被称为“重设”。当可变电阻层25处于高电阻状态时，电流沿着图7中的部分iv-i-ii-iii改变。
当一旦将可变电阻层25置于高电阻状态时，高电阻状态便维持，除非使得电压高于设定电压Vset。另外，当一旦将可变电阻层25置于低电阻状态时，低电阻状态便维持，除非施加绝对值大于复位电压Vreset的绝对值的反向电压。
如图7A中所展示，当施加正电压的电流高于施加负电压的电流时，有利地抑制具有交叉点结构的存储器中的潜行电流。
接着，将描述实施例的效应。
在实施例中，通过在彼此上交替地堆叠氮化钽层28及硅层29来形成导电层22。
通过使用具有高导电性质的硅及具有高绝缘性质的氮化钽作为导电层22的材料，可实现具有有利电阻率且还具有实质上线性的电流-电压特性的导电层22。因此，分散了施加至存储器单元的电压，且可防止归因于过大电流流过电阻改变层31的电阻随机存取存储器装置的损坏。
在实施例中，当形成导电层22时，通过使用由硅构成的靶材42及由氮化钽构成的靶材51交替地执行溅射，氮化钽层28及硅层29交替地堆叠于彼此上。归因于此情形，相对软的靶材可用作溅射靶材，且因此伴随溅射产生极少灰尘。
另一方面，亦预期到，作为导电层22，可使用由氮化钽硅(TaSiN)构成的单层膜。又在此状况下，可获得具有高电阻率且还具有有利的线性电流-电压特性的导电层。然而，在此状况下，当导电层由溅射法形成时，使用由为硬的金属间化合物的氮化钽硅(TaSiN)构成的靶材，且因此伴随溅射产生大量灰尘。
此外，根据实施例，通过选择氮化钽层28与硅层29的堆叠层的数目，可任意设定导电层22的电阻值，且因此可增加装置的设计的自由度。
根据实施例，导电层22设置于字线WL与电阻改变层31之间，且因此可防止来自字线WL的杂质扩散。
接着，将描述第一实施例的变化。
图8为说明根据变化的电阻随机存取存储器装置的横截面图。
如图8中所展示，下部障壁金属层21、导电层22及上部障壁金属层23以此次序设置于字线WL的整个上表面上，且下部电极24、可变电阻层25、金属层26及上部电极27以此次序设置于上部障壁金属层23与位线BL的交叉部分上。
不同于以上实施例的变化的结构、制造方法及效应与上述第一实施例的那些相同。
接着，将描述第二实施例。
根据实施例的电阻随机存取存储器装置为CBRAM(导电桥RAM)。
图9为说明根据实施例的电阻随机存取存储器装置的导电层的横截面图。
如图9中所展示，根据实施例的电阻随机存取存储器装置的导电层34不同于根据上述第一实施例的电阻随机存取存储器装置的导电层22(参见图3)之处在于，由铝(Al)构成的铝层32及由氮化铝(AlN)构成的氮化铝层33交替地堆叠于彼此上。
以与第一实施例中的方式相同的方式，也并非总是能够清楚地观测到根据实施例的铝层32与氮化铝层33之间的边界表面。导电层34中氮(N)沿着垂直方向的浓度分布以与第一实施例中的方式相同的方式周期性地波动。
不同于以上实施例的实施例的组态与上述第一实施例的组态相同。
接着，将描述根据实施例的制造电阻随机存取存储器装置的方法。
图10A至10C为说明制造根据实施例的导电层34的方法的横截面图。
首先，在硅衬底11上形成自层间绝缘薄膜12至下部障壁金属层21的部件的方法与第一实施例的方法相同。
随后，将导电层34形成于下部障壁金属层21上。下文将描述形成导电层34的方法。
首先，如图10A中所展示，在下部障壁金属层21上，形成铝层32。随后，如图10B中所展示，使铝层32的表面氮化。举例来说，其中直至铝层32的部件形成于硅衬底11上的中间结构44被在氮气氛中加热以允许氮渗透铝层32的表面附近，借此使铝层32的表面氮化。由于氮化处理，氮化自铝层32的表面向内进行，且接着如图10C中所展示，使铝层32的一部分氮化，借此形成氮化铝层33。其后，通过交替地重复铝层32的沉积及氮化处理，形成导电层34。
不同于以上实施例的实施例的制造方法、操作及效应与上述第一实施例的那些相同。
接着，将描述第三实施例。
根据实施例的电阻随机存取存储器装置为ReRAM。
图11为说明根据实施例的电阻随机存取存储器装置的支柱的横截面图。
如图11中所展示，根据实施例的电阻随机存取存储器装置的支柱16不同于根据上述第一实施例的电阻随机存取存储器装置的支柱16(参见图2)之处在于，替代可变电阻层25与金属层26设有电阻改变层35。电阻改变层35由(例如)诸如氧化铪、氧化钛或氧化锌的金属氧化物或者碳或硫族化合物材料形成。
接着，将描述根据实施例的制造电阻随机存取存储器装置的方法。
根据实施例的制造电阻随机存取存储器装置的方法不同于根据上述第一实施例的制造电阻随机存取存储器装置的方法之处在于，替代形成可变电阻层25及金属层26，将电阻改变层35形成于下部电极24上。
接着，将描述根据实施例的电阻随机存取存储器装置的操作。
当设定电压Vset施加至展示于图11中的电阻随机存取存储器装置的支柱16时，例如在由金属氧化物形成的电阻改变层35中产生氧空位。归因于氧空位的产生，形成细丝，且电阻改变层35自高电阻状态改变至低电阻状态。
不同于以上实施例的实施例的组态、制造方法、操作及效应与上述第一实施例的那些相同。
接着，将描述第四实施例。
图12为说明根据实施例的电阻随机存取存储器装置的支柱的横截面图。
在根据实施例的电阻随机存取存储器装置中，对于描述于以上第三实施例中的ReRAM，设有描述于以上第二实施例中的由经堆叠膜(Al/AlN)构成的导电层。
更确切来说，根据实施例的电阻随机存取存储器装置的总体结构为如图1中所展示的交叉点结构，且每一支柱16的组态是使得提供由金属氧化物、导电层34等构成的电阻改变层35，如图12中所展示。另外，如图9中所展示，通过在彼此上交替地堆叠铝层32及氮化铝层33来形成导电层34。
不同于以上实施例的实施例的组态、制造方法、操作及效应与上述第三实施例的那些相同。
在上述第一实施例中，展示使用氮化钽及硅作为待在导电层22中交替地彼此堆叠的材料的状况，然而，材料不限于此。替代氮化钽，可使用包含金属元素及氮中的任一者的材料，或可使用包含金属元素及氮两者的材料。
所述形成可通过使用(例如)包含代替硅的选自由钛、钽、锆、铝、铪、钼、钨及钒组成的群的一或多种金属的材料来执行，或所述形成可通过使用(例如)包含代替氮化钽的选自由硅、钛、钽、锆、铝、铪、钼、钨、及钒组成的群的一或多个金属的氮化物或氧化物的材料来执行。
在上述各别实施例中，展示导电层22中钨沿着垂直方向的浓度分布周期性地波动的状况，然而，浓度分布不限于此，且浓度分布的一部分可周期性地波动，或整个浓度分布可随机地波动。
在上述各别实施例中，描述字线WL及位线BL平行于硅衬底11的平面的状况，然而，字线WL及位线BL不限于此，且字线WL及位线BL可例如垂直于硅衬底11的平面。
在上述各别实施例中，以举例方式描述CBRAM及ReRAM，然而，装置当然可为具有不同于这些原理的操作原理的元件，且装置可为例如PCRAM(相变存储器)、分子存储器或类似者。
根据上述实施例，可提供具备具有高电阻率且还具有实质上线性的电流-电压特性的导电层的电阻随机存取存储器装置，以及可提供制造所述电阻随机存取存储器装置的方法。
虽然已描述了某些实施例，但这些实施例仅以举例方式来呈现且不意欲限制本发明的范畴。实际上，本文中描述的新颖实施例可体现为各种其他形式；此外，在不脱离本发明的精神的情况下，可作出对本文中描述的实施例的各种省略、替换及形式的改变。附加权利要求书及其均等物意欲涵盖将属于本发明的范畴及精神内的这些形式或修改。

Claims (22)

1.一种电阻随机存取存储器装置，其特征在于包括：
第一电极；
第二电极；
连接于所述第一电极与所述第二电极之间的电阻改变层；及
在所述第一电极与所述第二电极之间串联连接至所述电阻改变层的导电层，
所述导电层包含
包含第一材料的多个第一材料层；及
包含不同于所述第一材料的第二材料的多个第二材料层。
2.根据权利要求1所述的装置，其特征在于：所述第二材料层设置于至少两个第一材料层之间。
3.根据权利要求1所述的装置，其特征在于进一步包含：连接至所述第一电极的第一互连件，其中所述导电层具有高于所述第一互连件的电阻率的电阻率。
4.根据权利要求1所述的装置，其特征在于：所述第一材料层及所述第二材料层经交替地堆叠。
5.根据权利要求1所述的装置，其特征在于：所述第一材料包含金属元素。
6.根据权利要求1所述的装置，其特征在于：所述第一材料包含氮。
7.根据权利要求1所述的装置，其特征在于：
所述第一材料包含选自由以下各者组成的群的一或多种金属：硅、钛、钽、锆、铝、铪、钼、钨及钒；且
所述第二材料包含选自由以下各者组成的群的一或多种金属的氮化物或氧化物：硅、钛、钽、锆、铝、铪、钼、钨及钒。
8.根据权利要求1所述的装置，其特征在于：
所述第一材料包含硅；且
所述第二材料包含氮化钽。
9.根据权利要求1所述的装置，其特征在于：
所述第一材料包含铝；且
所述第二材料包含氮化铝。
10.根据权利要求1所述的装置，其特征在于：所述电阻改变层包含：
包含金属元素的金属层；及
可变电阻层，其具有高于所述金属层的电阻率的电阻率，且其中包含于所述金属层中的所述金属元素可移动。
11.根据权利要求1所述的装置，其特征在于进一步包括：
在第一方向上延伸的多个第一互连件；及
在与所述第一方向交叉的第二方向上延伸的多个第二互连件；且
所述第一电极、所述电阻改变层、所述第二电极及所述导电层在所述第一互连件中的一者与所述第二互连件中的一者之间串联地连接。
12.一种电阻随机存取存储器装置，其特征在于包括：
第一电极；
第二电极；
连接于所述第一电极与所述第二电极之间的电阻改变层；及
导电层，其在所述第一电极与所述第二电极之间串联连接至所述电阻改变层，具有高于所述第一电极及所述第二电极的电阻率的电阻率，且包含至少第一元素及第二元素；
所述导电层中沿着自所述第一电极至所述第二电极的方向的所述第一元素的浓度分布重复高浓度及低浓度。
13.根据权利要求12所述的装置，其特征在于：所述浓度分布周期性地重复所述高浓度及所述低浓度。
14.根据权利要求12所述的装置，其特征在于：所述第一元素为金属。
15.根据权利要求12所述的装置，其特征在于：所述第二元素为硅或氮，且所述导电层中沿着自所述第一电极至所述第二电极的方向的所述第二元素的浓度分布重复所述高浓度及所述低浓度。
16.根据权利要求12所述的装置，其特征在于：
所述第一元素为选自由以下各者组成的群的一或多种金属：硅、钛、钽、锆、铝、铪、钼、钨、及钒；且
所述第二元素为氮或氧。
17.根据权利要求12所述的装置，其特征在于：
所述导电层进一步包含第三元素；
所述第一元素为钽；
所述第二元素为硅；且
所述第三元素为氮。
18.根据权利要求12所述的装置，其特征在于：
所述第一元素为铝；且
所述第二元素为氮。
19.一种用于制造电阻随机存取存储器装置的方法，其特征在于包括：
在第一电极上形成电阻改变层；
在所述电阻改变层上形成第二电极；及
形成具有高于所述第一电极及所述第二电极的电阻率的电阻率的导电层，以便连接至所述第一电极或所述第二电极；
形成导电层的步骤包含：
通过沉积第一材料而形成第一材料层；且
形成包含不同于所述第一材料的第二材料的第二材料层；
形成所述第一材料层及所述形成所述第二材料层的步骤被重复多次。
20.根据权利要求19所述的方法，其特征在于：形成所述第二材料层的步骤包含沉积所述第二材料。
21.根据权利要求19所述的方法，其特征在于：形成所述第二材料层的步骤包含氮化或氧化所述第一材料层的一部分。
22.根据权利要求19所述的方法，其特征在于：
所述第一材料包含选自由以下各者组成的群的一或多种金属：硅、钛、钽、锆、铝、铪、钼、钨及钒；且
所述第二材料包含选自由以下各者组成的群的一或多种金属的氮化物或氧化物：硅、钛、钽、锆、铝、铪、钼、钨及钒。
CN201510553440.4A 2014-09-03 2015-09-02 电阻随机存取存储器装置及其制造方法 Active CN105390610B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-178787 2014-09-03
JP2014178787A JP6273184B2 (ja) 2014-09-03 2014-09-03 抵抗変化型記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN105390610A true CN105390610A (zh) 2016-03-09
CN105390610B CN105390610B (zh) 2021-02-26

Family

ID=55403536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510553440.4A Active CN105390610B (zh) 2014-09-03 2015-09-02 电阻随机存取存储器装置及其制造方法

Country Status (4)

Country Link
US (2) US11744164B2 (zh)
JP (1) JP6273184B2 (zh)
CN (1) CN105390610B (zh)
TW (1) TW201622195A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665947A (zh) * 2016-07-28 2018-02-06 三星电子株式会社 可变电阻存储器件
CN112840459A (zh) * 2021-01-14 2021-05-25 长江先进存储产业创新中心有限责任公司 相变存储器单元结构及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410717B2 (en) * 2016-03-07 2019-09-10 Toshiba Memory Corporation Resistive random access memory device with three-dimensional cross-point structure and method of operating the same
JP2020150082A (ja) 2019-03-12 2020-09-17 キオクシア株式会社 記憶装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848446A (zh) * 2005-04-13 2006-10-18 三星电子株式会社 具有串联的电阻节点的存储器件
US20080316794A1 (en) * 2007-06-22 2008-12-25 Jan Boris Philipp Integrated circuit having multilayer electrode
CN101636841A (zh) * 2007-03-22 2010-01-27 松下电器产业株式会社 存储元件和存储装置
CN101971264A (zh) * 2008-03-11 2011-02-09 美光科技公司 具有电阻性存取组件的非易失性存储器
CN102623045A (zh) * 2011-01-27 2012-08-01 中国科学院微电子研究所 阻变型随机存储单元及存储器
JP2014053522A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 記憶装置
US20140103284A1 (en) * 2012-02-07 2014-04-17 Intermolecular Inc. ReRAM Cells Including TaXSiYN Embedded Resistors
CN103988264A (zh) * 2011-10-17 2014-08-13 桑迪士克3D有限责任公司 包含金属氧化物电阻式存储器元件和反熔丝层的非易失性存储器单元

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US6954392B2 (en) * 2003-03-28 2005-10-11 Micron Technology, Inc. Method for reducing power consumption when sensing a resistive memory
KR100962623B1 (ko) * 2005-09-03 2010-06-11 삼성전자주식회사 상변화 물질층 형성 방법, 이를 이용한 상변화 메모리 유닛및 상변화 메모리 장치의 제조 방법
JP2007214419A (ja) * 2006-02-10 2007-08-23 Toshiba Corp 半導体装置
JP5422552B2 (ja) * 2007-05-09 2014-02-19 インターモレキュラー， インコーポレイテッド 抵抗性スイッチング不揮発性メモリ要素
US8441835B2 (en) * 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8315079B2 (en) * 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
JP2012227275A (ja) 2011-04-18 2012-11-15 Panasonic Corp 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置
JP2013026459A (ja) 2011-07-21 2013-02-04 Toshiba Corp 不揮発性抵抗変化素子
US8546275B2 (en) * 2011-09-19 2013-10-01 Intermolecular, Inc. Atomic layer deposition of hafnium and zirconium oxides for memory applications
KR20130043533A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
US8563366B2 (en) 2012-02-28 2013-10-22 Intermolecular Inc. Memory device having an integrated two-terminal current limiting resistor
TWI543337B (zh) * 2013-03-19 2016-07-21 東芝股份有限公司 電阻式隨機存取記憶裝置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848446A (zh) * 2005-04-13 2006-10-18 三星电子株式会社 具有串联的电阻节点的存储器件
CN101636841A (zh) * 2007-03-22 2010-01-27 松下电器产业株式会社 存储元件和存储装置
US20080316794A1 (en) * 2007-06-22 2008-12-25 Jan Boris Philipp Integrated circuit having multilayer electrode
CN101971264A (zh) * 2008-03-11 2011-02-09 美光科技公司 具有电阻性存取组件的非易失性存储器
CN102623045A (zh) * 2011-01-27 2012-08-01 中国科学院微电子研究所 阻变型随机存储单元及存储器
CN103988264A (zh) * 2011-10-17 2014-08-13 桑迪士克3D有限责任公司 包含金属氧化物电阻式存储器元件和反熔丝层的非易失性存储器单元
US20140103284A1 (en) * 2012-02-07 2014-04-17 Intermolecular Inc. ReRAM Cells Including TaXSiYN Embedded Resistors
JP2014053522A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665947A (zh) * 2016-07-28 2018-02-06 三星电子株式会社 可变电阻存储器件
CN107665947B (zh) * 2016-07-28 2022-06-21 三星电子株式会社 可变电阻存储器件
CN112840459A (zh) * 2021-01-14 2021-05-25 长江先进存储产业创新中心有限责任公司 相变存储器单元结构及其制造方法

Also Published As

Publication number Publication date
US20160064661A1 (en) 2016-03-03
CN105390610B (zh) 2021-02-26
TW201622195A (zh) 2016-06-16
JP6273184B2 (ja) 2018-01-31
US20230371406A1 (en) 2023-11-16
JP2016054177A (ja) 2016-04-14
US11744164B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
KR102514350B1 (ko) 스위치 소자 및 기억 장치
KR102297252B1 (ko) 스위치 소자 및 기억 장치
US9472756B2 (en) Nonvolatile memory device
US20230371406A1 (en) Resistive random access memory device and method for manufacturing the same
TWI625875B (zh) 具有高耐久性之相變化記憶體的積體電路及其製造方法
KR102015135B1 (ko) 기억 소자 및 그 제조 방법 및 기억 장치
KR102166506B1 (ko) 기억 장치 및 그 제조 방법
CN103165607B (zh) 半导体存储器件及其制造方法
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
US10658588B2 (en) Memory cell switch device
KR101997924B1 (ko) 기억 소자 및 기억 장치
TWI607437B (zh) 記憶裝置
CN111052376A (zh) 三维存储器阵列
JP2015015309A (ja) 記憶装置
US20140070161A1 (en) Memory device
US9735201B2 (en) Memory device
US20200066794A1 (en) Memory cell switch device
US11963368B2 (en) Resistive random access memory device
WO2020166073A1 (ja) 不揮発性半導体記憶装置及びその製造方法
CN116096221A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170814

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211027

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.