CN1848446A - 具有串联的电阻节点的存储器件 - Google Patents
具有串联的电阻节点的存储器件 Download PDFInfo
- Publication number
- CN1848446A CN1848446A CNA2006100093938A CN200610009393A CN1848446A CN 1848446 A CN1848446 A CN 1848446A CN A2006100093938 A CNA2006100093938 A CN A2006100093938A CN 200610009393 A CN200610009393 A CN 200610009393A CN 1848446 A CN1848446 A CN 1848446A
- Authority
- CN
- China
- Prior art keywords
- memory device
- resistance
- resistance nodes
- terminal
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 10
- 229910005872 GeSb Inorganic materials 0.000 claims description 5
- 229910002367 SrTiO Inorganic materials 0.000 claims description 5
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
- H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种具有串联的电阻节点的存储器件。所述电阻节点通过具有低电阻的多个金属插塞在NAND或AND结构中串联。对应于串联的电阻节点的控制器件能够控制电阻器件。所述控制器件连接到位线和字线。所述位线经由开关器件连接到金属插塞。该存储器件能够以比常规电阻节点的电压更低的电压擦除电阻节点的块。
Description
技术领域
本发明涉及一种半导体存储器件，更具体而言，涉及一种具有电阻节点的非易失性存储器件(NVM)，其中电阻存储器件连接到该电阻存储器件之外的存储器件。
背景技术
非易失性存储器件(NVM)分为阈值电压转变器件、电荷位移器件以及电阻变化器件。依据存储节点的类型，阈值电压转变器件分为具有浮置栅极的闪速存储器件和具有电荷俘获层的SONOS器件。电荷位移器件分为纳米晶体铁电RAM(FRAM)器件和聚合物器件。电阻变化器件分为磁性RAM(MRAM)器件、相变RAM(PRAM)器件、利用化合物氧化物的电阻RAM(RRAM)器件以及聚合物存储器件。
例如，在C.Rossel的“electrical current distribution across ametal-insulator-metal structure during bistable switching”，J.Appl.Phys.，Vol.90/6，2892(2001)中公开了用于电阻存储器的电阻节点的特性，其中电阻节点是其上掺杂了0.2at.％的铬(Cr)的SrZrO3层。
图1A和1B是常规电阻存储器件的电子束感应电流(EBIC)的照片图像以及示出与EBIC相关的电流特征和电压特性之间关系的图线。参照图lA和lB，随着扫描电压施加到电阻节点的两端，电阻节点的电阻变化。电阻节点从图1A中所示的初始状态下的高电阻状态(R＝606kΩ)变为图1B中所示的在电压下降到小于-8V时的低电阻状态(R＝l0.5kΩ)。EBIC照片中的白点表示导电路径。参照EBIC照片，由于电阻节点从高电阻状态变化到低电阻状态，所以作为导电路径的白点变大并且新增加了(参照箭头所标明的白点)。正如在C.Rossel所进行的实验中示出的那样，当流过电阻节点的电流变化时、即电阻节点的电阻变化时，导电路径并非完全地而是局部地形成于电阻节点上。
图2是示出图l的电阻存储器件的丝(filament)的形状的截面图。参照图2，经由电阻节点70在两个电极50和60之间设置导电路径80。正如从C.Rossel进行的实验中所看到的那样，导电路径80局部地呈丝的形状。然而，参照图3，其是示出在块擦除操作中常规NAND型电阻存储器件的丝的形状的截面图，当具有NAND结构的电阻节点70串联时，呈丝的形状的导电路径80并未连接到电阻节点70的长度方向。在这种情况下，导电路径80断开的电阻节点区域H具有高电阻，使得电阻节点70不能容易地变成低电阻状态。因此，具有串联的电阻节点70的NAND或AND型存储器件不能在单元块中同时工作。
发明内容
本发明提供了一种具有串联的电阻节点的存储器件，其能够以单元块操作并且与电荷存储节点选择性地混合结合。
根据本发明的一个方面，提供了一种具有多个串联的电阻节点的存储器件，该存储器件包括：多个电阻节点，所述多个电阻节点中的每一个都包括第一端子和第二端子并且具有根据施加到所述第一和第二端子上的电压的可变电阻特性；多个金属插塞，所述多个金属插塞中的每一个设置在一个电阻节点的第一端子和另一电阻节点的第二端子之间、将所述电阻节点串联，并且具有比所述电阻节点更低的电阻；对应于所述电阻节点的多个控制器件，所述多个控制器件中的每一个都包括第一、第二和第三端子，其中所述第三端子控制在所述第一和第二端子之间流过的电流；位线，所述位线将一个控制器件的第一端子和另一控制器件的第二端子相连，串联所述控制器件；多个开关器件，所述开关器件设置在所述位线和所述金属插塞之间并控制在所述位线和所述金属插塞之间流过的电流；以及，多条字线，所述字线连接到所述控制器件的第三端子。
根据本发明的另一方面，提供了一种具有多个串联的电阻节点的存储器件，该存储器件包括：多个电阻节点，所述电阻节点包括第一端子和第二端子并具有根据施加到所述第一和第二端子上的电压的可变电阻特性；多个金属插塞，所述多个金属插塞中的每一个设置在一个电阻节点的第一端子和另一电阻节点的第二端子之间、将所述电阻节点串联，并具有比所述电阻节点更低的电阻；对应于所述电阻节点并存储电荷的多个电荷存储节点；对应于所述电荷存储节点的多个源极、漏极和控制栅极；位线，所述位线将对应于一个电荷存储节点的源极和对应于另一电荷存储节点的漏极顺序连接；多个开关器件，所述开关器件设置在所述位线和所述金属插塞之间并控制在所述位线和所述金属插塞之间流过的电流；以及，多条字线，所述字线连接到所述控制栅极。
根据本发明的又一方面，提供了一种具有多个串联的电阻节点的存储器件，该存储器件包括：多个电阻节点，所述多个电阻节点中的每一个都包括第一端子和第二端子，并具有根据施加到所述第一和第二端子上的电压的可变电阻特性；多个金属插塞，所述多个金属插塞中的每一个设置在一个电阻节点的第一端子和另一电阻节点的第二端子之间、将所述电阻节点串联，并且具有比所述电阻节点更低的电阻；对应于所述电阻节点的多个双极晶体管，所述多个双极晶体管中的每一个都包括发射极、集电极和基极；位线，所述位线将一个双极晶体管的发射极与另一双极晶体管的集电极相连；多个开关器件，所述开关器件设置在所述位线和所述金属插塞之间并控制在所述位线和所述金属插塞之间流过的电流；以及，多条字线，所述字线连接到所述双极晶体管的基极。
所述电阻节点可以由Nb2O5、掺杂Cr的SrTiO3、ZrOx、GST(GeSbxTey)、NiO、TiO2或HfO膜构成。
所述开关器件可以由TMO构成，其仅在大于临界电压的电压施加到其上时电导通。
所述TMO由V2O5和TiO组成。
所述电阻节点可以连接在NAND结构和AND结构之一中。
附图说明
通过参考附图详细描述本发明的示例性实施例，本发明的以上和其他特征及优点将变得更加明了，其中：
图1A和1B是常规电阻存储器件的电子束感应电流(EBIC)的照片图像以及示出与EBIC相关的电流特征和电压特性之间关系的图线；
图2是示出图1的电阻存储器件的丝的形状的横截面图；
图3是示出在块擦除操作中常规NAND型电阻存储器件的丝的形状的横截面图；
图4是示出根据本发明一实施例的存储器件的电路图；
图5是示出根据本发明另一实施例的存储器件的电路图；
图6是示出图4的存储器件的结构的横截面图；
图7是示出图4的存储器件的电流特性与电压特性之间关系的曲线图；
图8是示出图4的存储器件的电阻节点的电流与电压特性之间关系的曲线图；
图9是示出图4的存储器件的操作的横截面图；以及
图10是示出图4的存储器件的电阻节点的擦除块的操作的横截面图。
具体实施方式
现将参照附图更充分地描述本发明，附图中示出了本发明的示例性实施例。然而，本发明可以以多种不同形式实施，而不应解释为仅限于在此阐述的实施例；而且，提供这些实施例是为了使本公开彻底而全面，并将本发明的构思充分告知本领域技术人员。在附图中，为清楚起见，夸大了层和区域的厚度。
图4是根据本发明一实施例的存储器件100的电路图。参照图4，存储器件100包括串联的电阻节点110、连接到位线BL和字线WL的控制器件140、以及将位线BL与电阻节点110连接的开关节点130和金属插塞120。
每个电阻节点110包括在其两侧的第一端子N1和第二端子N2，并且金属插塞120设置在电阻节点110之间从而将一个电阻节点110的第一端子N1连接到另一电阻节点110的第二端子N2，使得电阻节点110能够被串联。金属插塞120分别连接到开关器件130，并且控制器件140的源极S和漏极D分别连接到开关器件130。位线BL连接到开关器件130、源极S和漏极D。位线BL将一个控制器件140的一个源极S与另一相邻控制器件140的一个漏极D相连。字线WL分别连接到控制器件140的栅极G。
因此，形成了第一电路，该第一电路依次连接位线BL、一个开关器件130、一个金属插塞120、一个电阻节点110、另一开关器件130和位线BL。形成了第二电路，该第二电路依次连接位线BL、源极S、漏极D和位线BL。开关器件130和栅极G选择或控制第一和第二电路，这将在以下详细描述。
在存储器件100中，单位单元(unit cell)包括一个电阻节点110、对应于电阻节点110的一个控制器件140、开关器件130以及连接电阻节点110和控制器件140的金属插塞120。也就是说，该存储器件100具有串联的单位单元，例如NAND结构或AND结构。虽然图4中示出的位线BL是单一的，但位线BL也可以是多条。
控制器件140可以是具有源极S、漏极D和栅极G的MOS晶体管。该MOS晶体管控制施加到栅极G上的电压，并在源极S和漏极D之间形成沟道(未示出)。该沟道是导电路径。在形成沟道之后，MOS晶体管的源极S和漏极D可以被电连接。MOS晶体管是具有n型沟道的NMOS晶体管或具有p型沟道的PMOS晶体管。
控制器件140可以是具有电荷存储节点(参照图6的附图标记155)的闪速存储器或SONOS存储器的单位单元。闪速存储器利用浮置栅、例如多晶硅层作为电荷存储节点，而SONOS存储器利用电荷俘获层、例如氮化硅层作为电荷存储节点。在这种情况下，存储器件100具有其中两种类型的存储节点，电阻节点110和电荷存储节点(参照图6的附图标记155)相结合的混合结构，并将在以下参照图9进行描述。
图6是示出图4的存储器件100的结构100a的横截面图。参照图6，图4的控制器件140示例性地示出了包括电荷存储节点155的闪速存储器或SONOS存储器的单位单元。图4的控制器件140包括在半导体衬底105中的源极S和漏极D、在半导体衬底105上的第一绝缘层150、电荷存储节点155、第二绝缘层160以及控制栅电极165。由于本领域普通技术人员能够容易地理解控制器件140，所以省略对其的详细描述。
开关器件130形成在源极S和漏极D上，并且通过间隙壁绝缘层175与电荷存储节点155和控制栅电极165绝缘。电阻节点110形成在形成于控制栅电极165上的第三绝缘层170上，并且金属插塞120形成在开关器件130上。金属插塞120将电阻节点110与开关器件130相连，并连接电阻节点110，使得电阻节点110被串联。金属插塞120由电阻比电阻节点110更低的金属膜构成，例如钨(W)、铝(Al)、钛(Ti)、铂(Pt)、钌(Ru)、铜(Cu)或钴(Co)。存储器件100的结构100a可以是其中电阻节点110和控制器件140结合的NAND结构或AND结构。
图7是示出图4的存储器件100的开关器件130的电流特性与电压特性之间关系的曲线图。现将参照图7详细描述开关器件130。如果施加到开关器件130的两个节点上的电压的绝对值小于临界电压(即，-Vth至Vth)，则电流不流过开关器件130。然而，如果施加到开关器件130的两个节点上的电压的绝对值大于临界电压(即，小于-Vth或大于Vth)，则电流逐渐增加地流过开关器件130。也就是说，开关器件130可以用作整流二极管。因此，开关器件130能够控制从位线BL到电阻节点110的电流。开关器件130可以由过渡金属氧化物(TMO)构成，例如V2O5或TiO。
现将详细描述电阻节点110。电阻节点110可以是根据施加到其上的电压的可变电阻存储材料。例如，电阻节点110可以由Nb2O5、掺杂Cr的SrTiO3、ZrOx、GST(GeSbxTey)、NiO、TiO2或HfO膜构成。
图8是示出图4的存储器件100的电阻节点110的电流特性与电压特性之间关系的曲线图。参照图8，如果起始电压施加到电阻节点110上(路径10)，电流不流过由NiO构成的电阻节点110，直至临界电压增大到4.5V。也就是说，电阻节点110具有高电阻值(复位状态)。然而，如果施加到电阻节点110上的电压大于临界电压，则电流不断增大地流过电阻节点110。在向电阻节点110施加大于临界电压的电压之后，如果电压再次从零施加(路径20)，则大电流流过电阻节点110(置位状态(set state))。然而，如果施加到电阻节点110的电压大于复位状态的电压，则电流不断减小地流过电阻节点110(路径30)。也就是说，电阻节点110像在复位状态中那样重新获得了高电阻值。之后，如果电压不断增大地施加到电阻节点110(路径40)，则路径与复位状态的路径相同。
当临界电压或复位电压施加到电阻节点110时，即使在去除所施加的电压之后，电阻节点110也具有在某些电压范围内不同的电阻率。因此，电阻节点110可以用作NVM器件的存储介质。
图9是示出具有电荷存储节点155和电阻节点110的图6的存储器件100的操作的横截面图。在串联结构、即NAND结构中，连接到电阻节点110之一、即第三电阻节点110的开关器件130必须开启，从而选定第三电阻节点110。因此，对应于第三电阻节点110的第三控制器件140关断并且另一控制器件、例如第一、第二和第四控制器件140导通。流过位线BL的电子或电流能够流过电路C2，该电路连接源极S、第三电阻节点110和漏极D。
通过控制施加到电阻节点110的电压，电阻节点110处于参照图8所描述的置位状态或复位状态。也就是说，利用电阻节点110可以在存储器件100中存储0和1的数据位值。同时，由于电阻节点110和开关器件130连接到具有低电阻的金属插塞120，所以能够降低电阻节点110的置位状态或复位状态所需的工作电压。并且，由于电阻节点110的长度通过金属插塞120的长度而减小，所以其能够防止丝(参照图10的附图标记180)的断开。所述丝形成为电阻节点110中的导电路径。
为了利用电荷存储节点155在存储器件100中存储数据位，流过位线BL的电子或电流必须被引导通过连接源极S和漏极D的电路C1。为此，将工作电压、例如编程电压施加到第三控制器件140的控制栅电极165。由于该编程电压大于控制器件140的阈值电压，所以第三控制器件140导通。
以串联的块、例如NAND结构或AND结构为单位执行电阻节点110的擦除操作。控制器件140关闭，并且将用于电阻节点110的块擦除的电压施加到位线BL。如果需要0.5电压来擦除一个电阻节点110，则需要16电压来擦除其中三十二个电阻节点110连接的NAND结构。
图10是示出图9的存储器件100的串联的电阻节点110的块擦除操作的截面图。正如在C.Rossel进行的实验中所表明的那样，流过电阻节点110的电流经由局部的丝180流动。设置在电阻节点110之间的金属插塞120将电阻节点110之间的丝180连接。金属插塞120提供了为更容易地形成丝180所需的成核点。
其电阻比电阻节点110更低的金属插塞120设置在电阻节点110之间，由此以比常规电阻节点110的电压更低的电压来擦除电阻节点110的块。例如，擦除电阻节点110的块所需的电压能够降低一半以上。首先通过用具有低电阻的金属插塞120来取代大约一半的电阻节点110并且其次通过防止丝180断开来降低所述电压。
图5是示出根据本发明另一实施例的存储器件200的电路图。参照图5，存储器件200包括串联的电阻节点210、连接到位线BL和字线WL的双极晶体管240、以及将位线BL与电阻节点110连接的开关节点230和金属插塞220。
更具体而言，每个电阻节点210包括在其两侧的第一端子N1和第二端子N2，并且金属插塞220设置在电阻节点210之间从而将一个电阻节点210的第一端子N1连接到另一电阻节点210的第二端子N2，使得电阻节点210能够被串联。金属插塞220分别连接到开关器件230，并且双极晶体管240的发射极E和集电极C分别连接到开关器件230。位线BL连接到开关器件230、发射极E和集电极C以及开关器件230。位线BL将一个双极晶体管240的一个发射极E与另一相邻双极晶体管240的一个集电极C相连。字线WL分别连接到双极晶体管240的基极B。
因此，形成了第一电路，该第一电路依次连接位线BL、一个开关器件230、一个金属插塞220、一个电阻节点210、另一开关器件230和位线BL形成了第二电路，该第二电路依次连接位线BL、发射极E、基极B、集电极C和位线BL。
在存储器件200中，形成了单位单元，所述单位单元包括一个电阻节点210、对应于电阻节点210的一个双极晶体管240、开关器件230以及连接电阻节点210和双极晶体管240的金属插塞220。也就是说，该存储器件200具有串联的单位单元，例如NAND结构或AND结构。虽然图5中示出的位线BL是单一的，但位线BL也可以是多条。
参照对于存储器件100的描述能够理解存储器件200的电阻节点210、开关器件230以及金属插塞220。参照对于存储器件100的描述，本领域普通技术人员能够容易地推知存储节点210的存储操作。然而，存储器件100与存储器件200的不同之处在于，存储器件100经由栅极G控制在源极S和漏极D之间流过的电流，而存储器件200经由基极B控制在发射极E和集电极C之间流过的电流。
因此，存储器件200能够通过选取一个电阻节点210而将存储节点210变成置位状态或复位状态。也就是说，存储器件200能够利用电阻节点210存储数据位值0和1。正如参照图10所描述的，在电阻节点210之间设置其电阻比电阻节点210更低的金属插塞220，由此以比常规电阻节点的电压更低的电压来擦除电阻节点210的块。
虽然已经参照其示例性实施例具体表示并描述了本发明，但本领域普通技术人员应理解的是，在不偏离由权利要求所限定的本发明的主旨和范围的前提下，可以对本发明进行形式和细节上的各种变化。
Claims (20)
1.一种存储器件，所述存储器件具有多个串联的电阻节点，所述存储器件包括：
多个电阻节点，所述多个电阻节点中的每一个都包括第一端子和第二端子，并具有根据施加到所述第一和第二端子上的电压的可变电阻特性；
多个金属插塞，所述多个金属插塞中的每一个设置在一个电阻节点的第一端子和另一电阻节点的第二端子之间、将所述电阻节点串联，并具有比所述电阻节点更低的电阻；
对应于所述电阻节点的多个控制器件，所述多个控制器件中的每一个都包括第一、第二和第三端子，其中所述第三端子控制在所述第一和第二端子之间流过的电流；
位线，所述位线将一个控制器件的第一端子和另一控制器件的第二端子相连，串联所述控制器件；
多个开关器件，所述开关器件设置在所述位线和所述金属插塞之间并控制在所述位线和所述金属插塞之间流过的电流；以及
多条字线，所述字线连接到所述控制器件的第三端子。
2.根据权利要求1所述的存储器件，其中所述电阻节点由Nb2O5、掺杂Cr的SrTiO3、ZrOx、GST(GeSbxTey)、NiO、TiO2或HfO膜构成。
3.根据权利要求1所述的存储器件，其中所述开关器件由过渡金属氧化物构成，其仅在大于临界电压的电压施加到其上时电导通。
4.根据权利要求3所述的存储器件，其中所述过渡金属氧化物是V2O5和TiO之一。
5.根据权利要求1所述的存储器件，其中所述控制器件是MOS晶体管。
6.根据权利要求5所述的存储器件，其中所述第一端子是源极，所述第二端子是漏极，所述第三端子是栅极。
7.根据权利要求1所述的存储器件，其中所述控制器件还包括：对应于所述电阻节点并存储电荷的多个电荷存储节点。
8.根据权利要求1所述的存储器件，其中所述控制器件是双极晶体管。
9.根据权利要求8所述的存储器件，其中所述第一端子是发射极，所述第二端子是集电极，并且所述第三端子是基极。
10.根据权利要求1所述的存储器件，其中所述电阻节点连接在NAND结构和AND结构之一中。
11.一种存储器件，所述存储器件具有多个串联的电阻节点，所述存储器件包括：
多个电阻节点，所述电阻节点包括第一端子和第二端子并具有根据施加到所述第一和第二端子上的电压的可变电阻特性；
多个金属插塞，所述多个金属插塞中的每一个设置在一个电阻节点的第一端子和另一电阻节点的第二端子之间、将所述电阻节点串联，并具有比所述电阻节点更低的电阻；
对应于所述电阻节点并存储电荷的多个电荷存储节点；
对应于所述电荷存储节点的多个源极、漏极和控制栅极；
位线，所述位线将对应于一个电荷存储节点的源极与对应于另一电荷存储节点的漏极顺序连接；
多个开关器件，所述开关器件设置在所述位线和所述金属插塞之间并控制在所述位线和所述金属插塞之间流过的电流；以及
多条字线，所述字线连接到所述控制栅极。
12.根据权利要求11所述的存储器件，其中所述电阻节点由Nb2O5、掺杂Cr的SrTiO3、ZrOx、GST(GeSbxTey)、NiO、TiO2或HfO膜构成。
13.根据权利要求11所述的存储器件，其中所述开关器件由过渡金属氧化物构成，其仅在大于临界电压的电压施加到其上时电导通。
14.根据权利要求13所述的存储器件，其中所述过渡金属氧化物由V2O5和TiO构成。
15.根据权利要求11所述的存储器件，其中所述电阻节点连接在NAND结构和AND结构之一中。
16.一种存储器件，所述存储器件具有多个串联的电阻节点，所述存储器件包括：
多个电阻节点，所述多个电阻节点中的每一个都包括第一端子和第二端子，并具有根据施加到所述第一和第二端子上的电压的可变电阻特性；
多个金属插塞，所述多个金属插塞中的每一个设置在一个电阻节点的第一端子和另一电阻节点的第二端子之间、将所述电阻节点串联，并具有比所述电阻节点更低的电阻；
对应于所述电阻节点的多个双极晶体管，所述多个双极晶体管中的每一个都包括发射极、集电极和基极；
位线，所述位线将一个双极晶体管的发射极与另一双极晶体管的集电极相连；
多个开关器件，所述开关器件设置在所述位线和所述金属插塞之间并控制在所述位线和所述金属插塞之间流过的电流；以及
多条字线，所述字线连接到所述双极晶体管的基极。
17.根据权利要求16所述的存储器件，其中所述电阻节点由Nb2O5、掺杂Cr的SrTiO3、ZrOx、GST(GeSbxTey)、NiO、TiO2或HfO膜构成。
18.根据权利要求16所述的存储器件，其中所述开关器件由过渡金属氧化物构成，其仅在大于临界电压的电压施加到其上时电导通。
19.根据权利要求18所述的存储器件，其中所述过渡金属氧化物由V2O5和TiO构成。
20.根据权利要求16所述的存储器件，其中所述电阻节点连接在NAND结构和AND结构之一中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR30743/05 | 2005-04-13 | ||
| KR1020050030743A KR100657958B1 (ko) | 2005-04-13 | 2005-04-13 | 직렬 연결 구조의 저항 노드들을 갖는 메모리 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1848446A true CN1848446A (zh) | 2006-10-18 |
| CN100573896C CN100573896C (zh) | 2009-12-23 |
Family
ID=37077926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100093938A Expired - Fee Related CN100573896C (zh) | 2005-04-13 | 2006-03-07 | 具有串联的电阻节点的存储器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7282759B2 (zh) |
| JP (1) | JP5123488B2 (zh) |
| KR (1) | KR100657958B1 (zh) |
| CN (1) | CN100573896C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104269186A (zh) * | 2009-06-15 | 2015-01-07 | 爱思开海力士有限公司 | 具有多电平的相变存储器设备及其驱动方法 |
| CN105390610A (zh) * | 2014-09-03 | 2016-03-09 | 株式会社东芝 | 电阻随机存取存储器装置及其制造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8179711B2 (en) * | 2004-10-26 | 2012-05-15 | Samsung Electronics Co., Ltd. | Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell |
| KR100816759B1 (ko) * | 2006-11-09 | 2008-03-25 | 삼성전자주식회사 | 가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법 |
| KR100847309B1 (ko) | 2007-02-27 | 2008-07-21 | 삼성전자주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| US9129845B2 (en) | 2007-09-19 | 2015-09-08 | Micron Technology, Inc. | Buried low-resistance metal word lines for cross-point variable-resistance material memories |
| US7876597B2 (en) | 2007-09-19 | 2011-01-25 | Micron Technology, Inc. | NAND-structured series variable-resistance material memories, processes of forming same, and methods of using same |
| KR101237005B1 (ko) | 2007-11-09 | 2013-02-26 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법 |
| US8189365B2 (en) | 2007-11-21 | 2012-05-29 | Nec Corporation | Semiconductor device configuration method |
| KR101291721B1 (ko) * | 2007-12-03 | 2013-07-31 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템 |
| KR101365683B1 (ko) * | 2007-12-27 | 2014-02-20 | 삼성전자주식회사 | 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템 |
| KR101424176B1 (ko) * | 2008-03-21 | 2014-07-31 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템 |
| KR20090109345A (ko) * | 2008-04-15 | 2009-10-20 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템 |
| US7906805B2 (en) * | 2008-08-22 | 2011-03-15 | Actel Corporation | Reduced-edge radiation-tolerant non-volatile transistor memory cells |
| KR20100058825A (ko) * | 2008-11-25 | 2010-06-04 | 삼성전자주식회사 | 저항체를 이용한 반도체 장치, 이를 이용한 카드 또는 시스템 및 상기 반도체 장치의 구동 방법 |
| US8050074B2 (en) * | 2009-02-17 | 2011-11-01 | Samsung Electronics Co., Ltd. | Magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices |
| US8406029B2 (en) | 2009-02-17 | 2013-03-26 | Samsung Electronics Co., Ltd. | Identification of data positions in magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices |
| KR20100097407A (ko) * | 2009-02-26 | 2010-09-03 | 삼성전자주식회사 | 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법 |
| KR20100107609A (ko) * | 2009-03-26 | 2010-10-06 | 삼성전자주식회사 | 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 기입 방법 |
| KR101055748B1 (ko) * | 2009-10-23 | 2011-08-11 | 주식회사 하이닉스반도체 | 저항 변화 장치 및 그 제조방법 |
| US8471328B2 (en) | 2010-07-26 | 2013-06-25 | United Microelectronics Corp. | Non-volatile memory and manufacturing method thereof |
| US9059168B2 (en) | 2012-02-02 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adjustable meander line resistor |
| US8890222B2 (en) | 2012-02-03 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Meander line resistor structure |
| CN103066207A (zh) * | 2012-12-26 | 2013-04-24 | 北京大学 | 阻变存储器及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2910088B2 (ja) * | 1989-09-25 | 1999-06-23 | ソニー株式会社 | 半導体装置 |
| US6653733B1 (en) * | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
| JP4217213B2 (ja) * | 2002-09-13 | 2009-01-28 | パナソニック株式会社 | 情報記録媒体とその製造方法 |
| US6583003B1 (en) * | 2002-09-26 | 2003-06-24 | Sharp Laboratories Of America, Inc. | Method of fabricating 1T1R resistive memory array |
| KR100493161B1 (ko) * | 2002-11-07 | 2005-06-02 | 삼성전자주식회사 | Ｍｒａｍ과 그 제조 및 구동방법 |
| JP2004172165A (ja) * | 2002-11-15 | 2004-06-17 | Zenji Hiroi | ヘテロ接合型遷移金属酸化物デバイス |
| JP4167513B2 (ja) * | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| JP4783070B2 (ja) * | 2005-06-24 | 2011-09-28 | シャープ株式会社 | 半導体記憶装置及びその製造方法 |
-
2005
- 2005-04-13 KR KR1020050030743A patent/KR100657958B1/ko not_active IP Right Cessation
-
2006
- 2006-03-07 CN CNB2006100093938A patent/CN100573896C/zh not_active Expired - Fee Related
- 2006-03-16 US US11/376,423 patent/US7282759B2/en not_active Expired - Fee Related
- 2006-03-28 JP JP2006087768A patent/JP5123488B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104269186A (zh) * | 2009-06-15 | 2015-01-07 | 爱思开海力士有限公司 | 具有多电平的相变存储器设备及其驱动方法 |
| CN105390610A (zh) * | 2014-09-03 | 2016-03-09 | 株式会社东芝 | 电阻随机存取存储器装置及其制造方法 |
| US11744164B2 (en) | 2014-09-03 | 2023-08-29 | Kioxia Corporation | Resistive random access memory device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060108960A (ko) | 2006-10-19 |
| JP5123488B2 (ja) | 2013-01-23 |
| JP2006295157A (ja) | 2006-10-26 |
| US20060231887A1 (en) | 2006-10-19 |
| US7282759B2 (en) | 2007-10-16 |
| KR100657958B1 (ko) | 2006-12-14 |
| CN100573896C (zh) | 2009-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1848446A (zh) | 具有串联的电阻节点的存储器件 | |
| US9887240B2 (en) | Method of fabricating memory array having divided apart bit lines and partially divided bit line selector switches | |
| Walker | Sub-50-nm dual-gate thin-film transistors for monolithic 3-D flash | |
| US9269425B2 (en) | Low forming voltage non-volatile storage device | |
| US8279656B2 (en) | Nonvolatile stacked nand memory | |
| US9047943B2 (en) | Non-volatile storage system biasing conditions for standby and first read | |
| CN100340010C (zh) | 非对称区域存储单元及其形成和使用方法 | |
| US7492635B2 (en) | NOR-type hybrid multi-bit non-volatile memory device and method of operating the same | |
| US20070015348A1 (en) | Crosspoint resistor memory device with back-to-back Schottky diodes | |
| JP6577954B2 (ja) | 切り替えコンポーネントおよびメモリユニット | |
| CN102185101B (zh) | 存储元件和存储装置 | |
| CN101030622A (zh) | 非易失存储器件和非易失存储器阵列 | |
| JP2013534723A (ja) | 抵抗スイッチング層を備えるメモリセルの組成 | |
| CN104040746A (zh) | 存储器单元与电阻切换层的合成 | |
| CN1815741A (zh) | 混合多位型非易失性存储器件及其操作方法 | |
| US9865809B2 (en) | Nonvolatile resistance change element | |
| US9627009B2 (en) | Interleaved grouped word lines for three dimensional non-volatile storage | |
| US20150137062A1 (en) | Mimcaps with quantum wells as selector elements for crossbar memory arrays | |
| CN1841754B (zh) | Nor型混合多位非易失性存储器件及其操作方法 | |
| Lee et al. | Memory window engineering of Ta2O5− x oxide-based resistive switches via incorporation of various insulating frames | |
| US9112147B2 (en) | Semiconductor memory device | |
| WO2017039611A1 (en) | Material stacks for low current unipolar memristors | |
| WO2017189083A1 (en) | Nonvolatile schottky barrier memory transistor | |
| JP7145495B2 (ja) | 不揮発性記憶素子 | |
| US20230301095A1 (en) | Semiconductor device including selector layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091223 Termination date: 20150307 |
|
| EXPY | Termination of patent right or utility model |