JP2016054177A - 抵抗変化型記憶装置及びその製造方法 - Google Patents

抵抗変化型記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2016054177A
JP2016054177A JP2014178787A JP2014178787A JP2016054177A JP 2016054177 A JP2016054177 A JP 2016054177A JP 2014178787 A JP2014178787 A JP 2014178787A JP 2014178787 A JP2014178787 A JP 2014178787A JP 2016054177 A JP2016054177 A JP 2016054177A
Authority
JP
Japan
Prior art keywords
layer
electrode
resistance change
memory device
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014178787A
Other languages
English (en)
Other versions
JP6273184B2 (ja
Inventor
智仁 川嶋
Tomohito Kawashima
智仁 川嶋
野中 隆広
Takahiro Nonaka
隆広 野中
悠介 新屋敷
Yusuke Arayashiki
悠介 新屋敷
石川 貴之
Takayuki Ishikawa
貴之 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014178787A priority Critical patent/JP6273184B2/ja
Priority to US14/631,242 priority patent/US11744164B2/en
Priority to CN201510553440.4A priority patent/CN105390610B/zh
Priority to TW104128910A priority patent/TW201622195A/zh
Publication of JP2016054177A publication Critical patent/JP2016054177A/ja
Application granted granted Critical
Publication of JP6273184B2 publication Critical patent/JP6273184B2/ja
Priority to US18/353,908 priority patent/US20230371406A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】電流―電圧特性が略線形である高抵抗層を備えた抵抗変化型記憶装置及びその製造方法を提供すること。
【解決手段】実施形態によれば、第1電極と、第2電極と、抵抗変化層と、高抵抗層とを備えた抵抗変化型記憶装置が提供される。前記抵抗変化層は、前記第1電極と前記第2電極との間に接続される。前記高抵抗層は、前記第1電極又は前記第2電極に接続され、抵抗率が前記第1電極の抵抗率及び前記第2電極の抵抗率よりも高い。前記高抵抗層は、第1材料からなる複数の第1材料層と、前記第1材料とは異なる第2材料からなる複数の第2材料層とを有する。前記第1材料層及び前記第2材料層は交互に積層されている。
【選択図】図1

Description

本発明の実施形態は、抵抗変化型記憶装置及びその製造方法に関する。
近年、ReRAM(Resistive Random Access Memory)に代表される二端子の抵抗変化型記憶装置の開発が盛んに行われている。この抵抗変化型記憶装置は、低電圧動作、高速スイッチング及び微細化が可能であるため、フローティングゲート型NANDフラッシュメモリを置き換える次世代の大容量記憶装置として有力な候補である。この抵抗変化型記憶装置をメモリセルとして用いた大容量記憶装置として、クロスポイント型構造のメモリが提案されている。
クロスポイント型構造のメモリにおいては、過剰な電流がメモリセルに流れた場合に、メモリセルを破壊してしまうことから、負荷抵抗をメモリセルに直列に接続する等の方法で電流を抑制することが好ましい。
このような負荷抵抗の材料は、配線等に用いられる材料に比して比抵抗が高いこと及び電流−電圧特性が略線形であることが好ましい。例えば、絶縁性のシリコン窒化物(SiN)、シリコン酸化物(SiO)及びアルミニウム窒化物(AlN)等の絶縁材料は高抵抗であるが、電流−電圧特性は線形でないため、負荷抵抗の材料にはあまり適していない。
特開2012−227275号公報
本発明の実施形態の目的は、電流―電圧特性が略線形である高抵抗層を備えた抵抗変化型記憶装置及びその製造方法を提供することである。
実施形態によれば、第1電極と、第2電極と、抵抗変化層と、高抵抗層とを備えた抵抗変化型記憶装置が提供される。前記抵抗変化層は、前記第1電極と前記第2電極との間に接続される。前記高抵抗層は、前記第1電極又は前記第2電極に接続され、抵抗率が前記第1電極の抵抗率及び前記第2電極の抵抗率よりも高い。前記高抵抗層は、第1材料からなる複数の第1材料層と、前記第1材料とは異なる第2材料からなる複数の第2材料層とを有する。前記第1材料層及び前記第2材料層は交互に積層されている。
実施形態によれば、第1電極と、第2電極と、抵抗変化層と、高抵抗層とを備えた抵抗変化型記憶装置が提供される。前記抵抗変化層は、前記第1電極と前記第2電極との間に接続される。前記高抵抗層は、前記第1電極又は前記第2電極に接続され、抵抗率が前記第1電極の抵抗率及び前記第2電極の抵抗率よりも高い。前記高抵抗層は、少なくとも第1成分及び第2成分を含む。前記高抵抗層における前記第1電極から前記第2電極に向かう方向に沿った前記第1成分の濃度プロファイルは、振動している。
実施形態によれば、第1電極上に抵抗変化層を形成する工程と、前記抵抗変化層上に第2電極を形成する工程と、前記第1電極又は前記第2電極に接続されるように、抵抗率が前記第1電極の抵抗率及び前記第2電極の抵抗率よりも高い高抵抗層を形成する工程とを備えた抵抗変化型記憶装置の製造方法が提供される。前記高抵抗層を形成する工程は、第1材料を堆積させることにより、第1材料層を形成する工程と、前記第1材料とは異なる第2材料からなる第2材料層を形成する工程とを有する。前記高抵抗層を形成する工程は、前記第1材料層を形成する工程と前記第2材料層を形成する工程とを複数回繰り返す。
第1の実施形態に係る抵抗変化型記憶装置を例示する斜視図である。 図1に示す部分Aを例示する断面図である。 第1の実施形態に係る抵抗変化型記憶装置の高抵抗層を例示する断面図である。 横軸に上下方向の位置をとり、縦軸にタンタルの濃度をとって、第1の実施形態に係る抵抗変化型記憶装置の高抵抗層におけるタンタルの濃度プロファイルを例示するグラフである。 第1の実施形態に係る抵抗変化型記憶装置のスパッタ法による製造方法を例示する図である。 (а)及び(b)は、第1の実施形態に係る抵抗変化型記憶装置の動作を例示する断面図である。 横軸に電圧をとり、縦軸に電流をとって、第1の実施形態に係る抵抗変化型記憶装置の電流−電圧特性を例示するグラフである。 第2の実施形態に係る抵抗変化型記憶装置の高抵抗層を例示する断面図である。 (а)〜(c)は、第2の実施形態に係る抵抗変化型記憶装置の高抵抗層の製造方法を例示する断面図である。 第3の実施形態に係る抵抗変化型記憶装置のピラーを例示する断面図である。 第4の実施形態に係る抵抗変化型記憶装置のピラーを例示する断面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第1の実施形態について説明する。
図1は、本実施形態に係る抵抗変化型記憶装置を例示する斜視図である。
図2は、図1に示す部分Aを例示する断面図である。
図3は、本実施形態に係る抵抗変化型記憶装置の高抵抗層を例示する断面図である。
図4は、横軸に上下方向の位置をとり、縦軸にタンタルの濃度をとって、本実施形態に係る抵抗変化型記憶装置の高抵抗層におけるタンタルの濃度プロファイルを例示するグラフである。
本実施形態に係る抵抗変化型記憶装置はCBRAM(Conduction−Bridge RAM)である。
図1に示すように、本実施形態に係る抵抗変化型記憶装置1においては、シリコン基板11が設けられており、シリコン基板11の上層部分及び上面上には、抵抗変化型記憶装置1の駆動回路(図示せず)が形成されている。シリコン基板11上には、駆動回路を埋め込むように、例えばシリコン酸化物からなる層間絶縁膜12が設けられており、層間絶縁膜12上にはメモリセル部13が設けられている。
メモリセル部13においては、シリコン基板11の上面に平行な一方向(以下、「ワード線方向」という)に延びる複数本のワード線WLを含むワード線配線層14と、シリコン基板11の上面に平行な方向であって、ワード線方向に対して交差、例えば直交する方向(以下、「ビット線方向」という)に延びる複数本のビット線BLを含むビット線配線層15とが、交互に積層されている。ワード線WL同士、ビット線BL同士、ワード線WLとビット線BLとは、相互に接していない。ワード線WL及びビット線BLは、例えば、シリコン(Si)により形成されている。
そして、各ワード線WLと各ビット線BLとの最近接点には、シリコン基板11の上面に対して垂直な方向(以下、「上下方向」という)に延びるピラー16が設けられている。ピラー16の形状は、例えば、円柱状、四角柱状又は角が丸められた略四角柱状である。ピラー16は、ワード線WLとビット線BLとの間に形成されており、1本のピラー16により、1つのメモリセルMCが構成されている。抵抗変化型記憶装置1は、ワード線WLとビット線BLとの最近接点毎にピラー16が配置されたクロスポイント型の装置である。ワード線WL、ビット線BL及びピラー16の相互間は、層間絶縁膜17(図2参照)によって埋め込まれている。
次に、ピラー16について説明する。
図2に示すように、本実施形態に係る抵抗変化型記憶装置のピラー16においては、ワード線WL側からビット線BL側に向かって、下部バリアメタル層21、高抵抗層22、上部バリアメタル層23、下部電極24、抵抗可変層25、金属層26及び上部電極27が、この順に積層されている。
なお、抵抗可変層25及び金属層26を合わせて抵抗変化層31という。
下部バリアメタル層21は、ワード線WLの材料がピラー16内に拡散することを抑制する層である。上部バリアメタル層23は、下部電極24の材料が高抵抗層22内へ拡散することを抑制する層である。下部バリアメタル層21及び上部バリアメタル層23は、例えばタングステン窒化物(WN)又はタンタル窒化物(TаN)により形成されている。
図3に示すように、高抵抗層22は、タンタル窒化物(TаN)からなるタンタル窒化層28と、シリコン(Si)からなるシリコン層29とが交互に積層されて形成されている。各タンタル窒化層28及び各シリコン層29の厚さは例えば1nm(ナノメートル)程度であり、高抵抗層22全体の厚さは例えば20nmである。なお、タンタル窒化層28とシリコン層29との界面は、明確に観察できるとは限らない。高抵抗層22における上下方向に沿ったタンタルの濃度プロファイルを測定すると、例えば、図4に示すようなグラフが得られる。図4に示すように、高抵抗層22内のタンタルの濃度プロファイルは周期的に振動している。
高抵抗層22全体の比抵抗は、ワード線WLやビット線BLに用いられる材料に比して高く、電流−電圧特性はほぼ線形となる。
下部電極24は、例えば、タングステン(W)により形成されており、上部バリアメタル層23及び抵抗可変層25に接続されている。
抵抗可変層25は、下部電極24及び金属層26に接続されている。抵抗可変層25は、例えば、シリコン、シリコン酸化物、シリコン窒化物、シリコン酸窒化物及び金属酸化物からなる群より選択された1種以上の材料を用いることができる。金属酸化物としては、例えば、酸化ハフニウム、酸化ジルコニウム、酸化アルミニウム、酸化チタン、酸化タンタル、酸化ニッケル、酸化タングステン及び酸化バナジウムからなる群から選択された1種以上の材料を用いることができる。その他、抵抗可変層25は、イオン導電性材料を用いることができる。イオン導電性材料としては、例えば、酸化銀(AgO)、硫化銀(AgS)、セレン化銀(AgSe)、テルル化銀(AgTe)、ヨウ化銀(AgI)、ヨウ化銅(CuI)、酸化銅(CuO)、硫化銅(CuS)、セレン化銅(CuSe)、テルル化銅(CuTe)、酸化ゲルマニウム(GeO)などが挙げられる。また、抵抗可変層25は、これらの材料を含む層を複数積層した構造を有していてもよい。なお、これらの材料は、ここで記述した特定の組成比に限られず用いることができる。
金属層26は、抵抗可変層25及び上部電極27と接続されている。金属層26は、例えば、銀(Ag)、銅(Cu)、亜鉛(Zn)、金(Au)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、タンタル(Ta)、アルミニウム(Al)及びビスマス(Bi)からなる群より選択された1種以上の金属、又は1種以上の金属を含む合金若しくは窒化物、シリサイドであってもよい。合金としては、例えば銅合金であれば、CuTe、Cu−GST(GeSbTe)などが挙げられる。また、金属層26は、これらの材料を含む層を複数積層した構造を有していてもよい。なお、これらの材料は、ここで記述した特定の組成比に限られず用いることができる。
上部電極27は、例えば、タングステン(W)により形成されており、金属層26及びビット線BLに接続されている。
次に、本実施形態に係る抵抗変化型記憶装置の製造方法について説明する。
図5は、本実施形態に係る抵抗変化型記憶装置のスパッタ法による製造方法を例示する図である。
先ず、図1に示すように、シリコン基板11上に層間絶縁膜12を形成する。
次に、例えば、ダマシン法によりワード線WLを形成する。
次に、ワード線WLの上に、下部バリアメタル層21を形成する。
次に、下部バリアメタル層21の上に高抵抗層22を形成する。高抵抗層22は、例えばスパッタ法により、シリコン(Si)とタンタル窒化物(TaN)とを交互に堆積させることにより、形成する。
具体的には、図5に示すように、スパッタ成膜装置のチャンバー40内に、シリコン基板11上に下部バリアメタル層21までが形成された中間構造体41を装着し、中間構造体41に対向する位置に、タンタル窒化物からなるターゲット51及びシリコンからなるターゲット42を装着する。そして、チャンバー内を真空に排気し、シャッター49の位置をターゲット42を覆う位置に配置した状態で、チャンバー内に例えばアルゴンを導入して、イオン化させる。この結果、アルゴンイオン47がターゲット51を叩き、ターゲット51から飛び出したタンタル原子52及び窒素原子53が中間構造体41上に堆積されて、タンタル窒化層28が形成される。次に、シャッター49をターゲット51を覆う位置に移動させる。これにより、アルゴンイオン47がターゲット42を叩き、ターゲット42から飛び出したシリコン原子48が中間構造体41上に堆積されて、シリコン層29が形成される。以後、シャッター49の移動を繰り返すことにより、タンタル窒化層28及びシリコン層29が交互に形成される。
次に、高抵抗層22の上に上部バリアメタル層23を形成する。その後、上部バリアメタル層23の上に下部電極24を形成する。その後、下部電極24の上に抵抗可変層25を形成する。その後、抵抗可変層25の上に金属層26を形成する。その後、金属層26の上に上部電極27を形成する。
次に、上部電極27上にマスク(図示せず)を形成し、エッチングを施すことにより、下部バリアメタル層21から上部電極27までの積層体のうち、マスクによって覆われていない部分が除去され、ピラー16が形成される。その後、ピラー16間に層間絶縁膜17を埋め込む。
次に、上部電極27及び層間絶縁膜17の上に、ワード線WLを形成したときと同様にして、ビット線BLを形成する。
以下、同様にして、ピラー16、ワード線WL、ピラー16及びビット線BLを繰り返し形成して、抵抗変化型記憶装置1を製造する。
次に、本実施形態に係る抵抗変化型記憶装置の動作について説明する。
図6(а)及び(b)は、本実施形態に係る抵抗変化型記憶装置の動作を例示する断面図である。図6(а)は、抵抗可変層25が高抵抗状態である場合を示し、図6(b)は、抵抗可変層25が低抵抗状態である場合を示している。
図7は、本実施形態に係る抵抗変化型記憶装置の電流−電圧特性を例示するグラフである。グラフの横軸は、下部電極24と上部電極27との間に印加する電圧値を示し、縦軸は、上部電極27と下部電極24との間に流れる電流値の絶対値を示している。
先ず、図6(а)に示すピラー16に対して、下部電極24を負極とし上部電極27を正極とする電圧(正電圧)を印加すると、図7に示す部分iv及びiのように、電圧の増加にともない電流が増加する。そして、電圧がセット電圧Vsetに達すると、図7に示す部分iiのように電流が急激に増加する。
これは、セット電圧Vsetを印加する前は、抵抗可変層25が図6(а)に示すような高抵抗状態であるが、セット電圧Vsetを印加することで、抵抗可変層25が図6(b)に示すような低抵抗状態へ変化したからである。すなわち、セット電圧Vsetを印加すると、例えば銀(Ag)により形成された金属層26に含まれる銀原子(Ag)の一部がイオン化して銀イオン(Ag)になり、下部電極24に向かって移動して抵抗可変層25内に進入する。そして、この銀イオンが下部電極24から供給された電子(e)と結合して銀原子が析出する。その結果、抵抗可変層25内に主として銀からなるフィラメント30が形成され、高抵抗状態から低抵抗状態へ変化して電流が急激に増加する。この動作を「セット」という。
その後、電流は最大電圧Vmaxを印加しても高抵抗層22によって制限され、図7に示す部分iiiのように最大電流Imaxを超えるような過大な電流が流れることはない。これは、高抵抗層22を備えることで、上部電極27と下部電極24との間に、十分な抵抗を介在させたからである。
そして、フィラメント30形成後は、フィラメント30形成前よりも低い電圧であるスレッショールド電圧Vthから電流が急激に増加し始め、電流は図7の部分iv−v−iiiに沿って変化する。
一方、図6(b)に示すピラー16に対して、下部電極24を正極とし上部電極27を負極とするような電圧(逆電圧)を印加し、その絶対値をリセット電圧Vresetの絶対値よりも大きくすると、抵抗可変層25が低抵抗状態から高抵抗状態へ変化する。
これは、絶対値がリセット電圧Vresetよりも大きい逆電圧を印加することで、フィラメント30を形成していた銀原子が再びイオン化して銀イオンになり上部電極27に向かって移動する。そして、金属層26内で上部電極27から供給された電子と結合して再び銀原子に戻り、抵抗可変層25内のフィラメント30の少なくとも一部が消失するからである。この動作を「リセット」という。抵抗可変層25が高抵抗状態にあるときは、電流は図7の部分iv−i−ii−iiiに沿って変化する。
一度、抵抗可変層25が高抵抗状態になると、電圧をセット電圧Vsetより高くしない限り、高抵抗状態が維持される。また、一度、抵抗可変層25が低抵抗状態になると、絶対値がリセット電圧Vresetの絶対値よりも大きい逆電圧を印加しない限り、低抵抗状態が維持される。
次に、本実施形態の効果について説明する。
本実施形態において、高抵抗層22は、タンタル窒化層28とシリコン層29とが交互に積層され形成されている。
導電性が高いシリコンと絶縁性が高いタンタル窒化物を、高抵抗層22の材料に使用することで、好適な比抵抗を備え、電流−電圧特性が略線形である高抵抗層22が実現できる。その結果、セル印加電圧を分配し、抵抗変化層31に過大な電流が流れることによる抵抗変化型記憶装置の破壊を防止することができる。
また、本実施形態において、高抵抗層22を形成する際に、シリコンからなるターゲット42及びタンタル窒化物からなるターゲット51を交互に使用してスパッタを行うことにより、タンタル窒化層28及びシリコン層29を交互に積層させている。このため、スパッタのターゲットとして比較的軟質なターゲットを使用することができ、スパッタに伴って発生するダストが少ない。
これに対して、高抵抗層22としてタンタルシリコン窒化物(TaSiN)からなる単層膜を用いることも考えられる。この場合においても、比抵抗が高く、電流−電圧特性の線形性が良好な高抵抗層を得ることができる。しかしながら、この場合は、高抵抗層をスパッタ法により形成する際に、硬い金属間化合物であるタンタルシリコン窒化物(TaSiN)からなるターゲットを用いることとなり、スパッタに伴い多量のダストが発生してしまう。
さらに、本実施形態によれば、タンタル窒化層28及びシリコン層29の積層数を選択することにより、高抵抗層22の抵抗値を自在に設定することができるため、デバイス設計の自由度を増すことができる。
また、本実施形態によれば、ワード線WLと抵抗変化層31の間に高抵抗層22を有するため、ワード線WLからの不純物拡散を抑制できる。
次に、第2の実施形態について説明する。
本実施形態に係る抵抗変化型記憶装置はCBRAM(Conduction−Bridge RAM)である。
図8は、本実施形態に係る抵抗変化型記憶装置の高抵抗層を例示する断面図である。
図8に示すように、本実施形態に係る抵抗変化型記憶装置の高抵抗層34は、前述の第1の実施形態に係る抵抗変化型記憶装置の高抵抗層22(図3参照)と比較して、アルミニウム(Al)からなるアルミニウム層32と、アルミニウム窒化物(AlN)からなるアルミニウム窒化層33とが交互に積層されている点が異なっている。
また、第1の実施形態と同様に、本実施形態に係るアルミニウム層32とアルミニウム窒化層33との界面も明確に観察できるとは限らない。高抵抗層34における上下方向に沿った窒素(N)の濃度プロファイルは、第1の実施形態と同様に周期的に振動している。
本実施形態における上記以外の構成は、前述の第1の実施形態と同様である。
次に、本実施形態に係る抵抗変化型記憶装置の製造方法について説明する。
図9(а)〜(c)は、本実施形態に係る高抵抗層34の製造方法を例示する断面図である。
先ず、シリコン基板11上に、層間絶縁膜12〜下部バリアメタル層21を形成するまでは第1の実施形態と同じである。
次に、下部バリアメタル層21の上に高抵抗層34を形成する。高抵抗層34を形成する方法を以下に説明する。
先ず、図9(а)に示すように、下部バリアメタル層21の上にアルミニウム層32を形成する。次に、図9(b)に示すようにアルミニウム層32の表面を窒化する。例えば、シリコン基板11上にアルミニウム層32までが形成された中間構造体44を、窒素雰囲気中で加熱することにより、アルミニウム層32の表面近傍に窒素を浸透させて、アルミニウム層32の表面を窒化する。窒化処理の結果、アルミニウム層32の表面から内部に向けて窒化が進み、図9(c)に示すように、アルミニウム層32の一部分が窒化してアルミニウム窒化層33になる。その後、アルミニウム層32の堆積と窒化処理とを交互に繰り返すことにより、高抵抗層34を形成する。
本実施形態における上記以外の製造方法、動作及び効果は、前述の第1の実施形態と同様である。
次に、第3の実施形態について説明する。
本実施形態に係る抵抗変化型記憶装置はReRAMである。
図10は、本実施形態に係る抵抗変化型記憶装置のピラーを例示する断面図である。
図10に示すように、本実施形態に係る抵抗変化型記憶装置のピラー16は、前述の第1の実施形態に係る抵抗変化型記憶装置のピラー16(図2参照)と比較して、抵抗可変層25と金属層26に代わって、抵抗変化層35が設けられている点が異なっている。抵抗変化層35は、例えば、酸化ハフニウム、酸化チタン、酸化亜鉛等の金属酸化物やカーボン、カルコゲナイド材料により形成されている。
次に、本実施形態に係る抵抗変化型記憶装置の製造方法について説明する。
本実施形態に係る抵抗変化型記憶装置の製造方法は、前述の第1の実施形態に係る抵抗変化型記憶装置の製造方法と比較して、下部電極24の上に抵抗可変層25及び金属層26を形成する代わりに、抵抗変化層35を形成する点が異なっている。
次に、本実施形態に係る抵抗変化型記憶装置の動作について説明する。
図10に示す抵抗変化型記憶装置のピラー16に対してセット電圧Vsetを印加すると、例えば金属酸化物で形成されている抵抗変化層35に酸素空孔が発生する。酸素空孔が発生したことにより、フィラメントが形成され抵抗変化層35が高抵抗状態から低抵抗状態へと変化する。
本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第1の実施形態と同様である。
次に、第4の実施形態について説明する。
図11は、本実施形態に係る抵抗変化型記憶装置のピラーを例示する断面図である。
本実施形態に係る抵抗変化型記憶装置においては、前述の第3の実施形態において説明したReRAMに、前述の第2の実施形態において説明した(Al/AlN)積層膜からなる高抵抗層が設けられている。
より具体的には、本実施形態に係る抵抗変化型記憶装置の全体構造は、図1に示すようなクロスポイント構造であり、各ピラー16の構成は、図11に示すように、金属酸化物からなる抵抗変化層35及び高抵抗層34等が設けられた構成である。そして、図8に示すように、アルミニウム層32とアルミニウム窒化層33とが交互に積層されて、高抵抗層34が形成されている。
本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第3の実施形態と同様である。
なお、前述の第1の実施形態では、高抵抗層22内において交互に積層される材料として、タンタル窒化物及びシリコンの場合を示したが、これに限定されない。タンタル窒化物の代わりに、金属元素又は窒素のいずか一方を含む材料を用いてもよいし、金属元素及び窒素の両方を含む材料を用いてもよい。
また、シリコンの代わりに、例えば、チタン、タンタル、ジルコニウム、アルミニウム、ハフニウム、モリブデン、タングステン及びバナジウムからなる群より選択された1種以上の金属を含んだ材料で形成してもよいし、タンタル窒化物の代わりに、例えば、シリコン、チタン、タンタル、ジルコニウム、アルミニウム、ハフニウム、モリブデン、タングステン及びバナジウムからなる群より選択された1種以上の金属の窒化物又は酸化物を含む材料で形成してもよい。
また、前述の各実施形態においては、高抵抗層22における上下方向に沿ったタンタルの濃度プロファイルが周期的に振動している場合を示したが、これには限定されず、濃度プロファイルの一部が周期的に振動していてもよく、全体がランダムに振動していてもよい。
また、前述の各実施形態においては、CBRAM、ReRAMを例に説明したが、無論、これら以外の動作原理を有する素子でもよく、例えば、PCRAM(Phase Change Memory)や分子メモリ等でもかまわない。
以上説明した複数の実施形態によれば、比抵抗が高く、電流−電圧特性が略線形である高抵抗層を備えた抵抗変化型記憶装置及びその製造方法を提供することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
1:抵抗変化型記憶装置、11:シリコン基板、12:層間絶縁膜、13:メモリセル部、14:ワード線配線層、15:ビット線配線層、16:ピラー、17:層間絶縁膜、21:下部バリアメタル層、22:高抵抗層、23:上部バリアメタル層、24:下部電極、25:抵抗可変層、26:金属層、27:上部電極、28:タンタル窒化層、29:シリコン層、30:フィラメント、31:抵抗変化層、32:アルミニウム層、33:アルミニウム窒化層、34:高抵抗層、35:抵抗変化層、40:チャンバー、41:中間構造体、42:ターゲット、44:中間構造体、47:アルゴンイオン、48:シリコン原子、49:シャッター、51:ターゲット、52:タンタル原子、53:窒素原子、MC:メモリセル、BL:ビット線、WL:ワード線、Vset:セット電圧、Vreset:リセット電圧、Vth:スレッショールド電圧、Vmax:最大電圧、Vread:読み出し電圧、Imax:最大電流

Claims (19)

  1. 第1電極と、
    第2電極と、
    前記第1電極と前記第2電極との間に接続された抵抗変化層と、
    前記第1電極又は前記第2電極に接続され、抵抗率が前記第1電極の抵抗率及び前記第2電極の抵抗率よりも高い高抵抗層と、
    を備え、
    前記高抵抗層は、
    第1材料からなる複数の第1材料層と、
    前記第1材料とは異なる第2材料からなる複数の第2材料層と、
    を有し、
    前記第1材料層及び前記第2材料層は交互に積層されている抵抗変化型記憶装置。
  2. 前記第1材料は金属元素を含む請求項1記載の抵抗変化型記憶装置。
  3. 前記第1材料は窒素を含む請求項1または2に記載の抵抗変化型記憶装置。
  4. 前記第1材料は、シリコン、チタン、タンタル、ジルコニウム、アルミニウム、ハフニウム、モリブデン、タングステン及びバナジウムからなる群より選択された1種以上の金属を含み、
    前記第2材料は、シリコン、チタン、タンタル、ジルコニウム、アルミニウム、ハフニウム、モリブデン、タングステン及びバナジウムからなる群より選択された1種以上の金属の窒化物又は酸化物を含む請求項1記載の抵抗変化型記憶装置。
  5. 前記第1材料は、シリコンを含み、
    前記第2材料は、タンタル窒化物を含む請求項1記載の抵抗変化型記憶装置。
  6. 前記第1材料は、アルミニウムを含み、
    前記第2材料は、アルミニウム窒化物を含む請求項1記載の抵抗変化型記憶装置。
  7. 第1電極と、
    第2電極と、
    前記第1電極と前記第2電極との間に接続された抵抗変化層と、
    前記第1電極又は前記第2電極に接続され、抵抗率が前記第1電極の抵抗率及び前記第2電極の抵抗率よりも高く、少なくとも第1成分及び第2成分を含む高抵抗層と、
    を備え、
    前記高抵抗層における前記第1電極から前記第2電極に向かう方向に沿った前記第1成分の濃度プロファイルは、振動している抵抗変化型記憶装置。
  8. 前記濃度プロファイルは周期的に振動している請求項7記載の抵抗変化型記憶装置。
  9. 前記第1成分は金属である請求項7または8に記載の抵抗変化型記憶装置。
  10. 前記第2成分は窒素である請求項7〜9のいずれか1つに記載の抵抗変化型記憶装置。
  11. 前記第1成分は、シリコン、チタン、タンタル、ジルコニウム、アルミニウム、ハフニウム、モリブデン、タングステン及びバナジウムからなる群より選択された1種以上の金属であり、
    前記第2成分は、窒素又は酸素である請求項7または8に記載の抵抗変化型記憶装置。
  12. 前記高抵抗層は、第3成分も含み、
    前記第1成分は、タンタルであり、
    前記第2成分は、窒素であり、
    前記第3成分は、シリコンである請求項7または8に記載の抵抗変化型記憶装置。
  13. 前記第1成分は、アルミニウムであり、
    前記第2成分は、窒素である請求項7または8に記載の抵抗変化型記憶装置。
  14. 前記抵抗変化層は、
    金属を含む金属層と、
    抵抗率が前記金属層の抵抗率よりも高く、内部を前記金属層に含まれる金属が移動可能な抵抗可変層と、
    を有した請求項1〜13のいずれか1つに記載の抵抗変化型記憶装置。
  15. 第1方向に延びる複数本の第1配線と、
    前記第1方向に対して交差した第2方向に延びる複数本の第2配線と、
    をさらに備え、
    前記第1電極、前記抵抗変化層、前記第2電極及び前記高抵抗層は、各前記第1配線と各前記第2配線との間に直列に接続された請求項1〜14のいずれか1つに記載の抵抗変化型記憶装置。
  16. 第1電極上に抵抗変化層を形成する工程と、
    前記抵抗変化層上に第2電極を形成する工程と、
    前記第1電極又は前記第2電極に接続されるように、抵抗率が前記第1電極の抵抗率及び前記第2電極の抵抗率よりも高い高抵抗層を形成する工程と、
    を備え、
    前記高抵抗層を形成する工程は、
    第1材料を堆積させることにより、第1材料層を形成する工程と、
    前記第1材料とは異なる第2材料からなる第2材料層を形成する工程と、
    を有し、
    前記第1材料層を形成する工程と前記第2材料層を形成する工程とを複数回繰り返す抵抗変化型記憶装置の製造方法。
  17. 前記第2材料層を形成する工程は、前記第2材料を堆積させる工程を有する請求項16記載の抵抗変化型記憶装置の製造方法。
  18. 前記第2材料層を形成する工程は、前記第1材料層の一部を窒化又は酸化させる工程を有する請求項16記載の抵抗変化型記憶装置の製造方法。
  19. 前記第1材料は、シリコン、チタン、タンタル、ジルコニウム、アルミニウム、ハフニウム、モリブデン、タングステン及びバナジウムからなる群より選択された1種以上の金属を含み、
    前記第2材料は、シリコン、チタン、タンタル、ジルコニウム、アルミニウム、ハフニウム、モリブデン、タングステン及びバナジウムからなる群より選択された1種以上の金属の窒化物又は酸化物を含む請求項16記載の抵抗変化型記憶装置の製造方法。
JP2014178787A 2014-09-03 2014-09-03 抵抗変化型記憶装置及びその製造方法 Active JP6273184B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014178787A JP6273184B2 (ja) 2014-09-03 2014-09-03 抵抗変化型記憶装置及びその製造方法
US14/631,242 US11744164B2 (en) 2014-09-03 2015-02-25 Resistive random access memory device and method for manufacturing the same
CN201510553440.4A CN105390610B (zh) 2014-09-03 2015-09-02 电阻随机存取存储器装置及其制造方法
TW104128910A TW201622195A (zh) 2014-09-03 2015-09-02 電阻式隨機存取記憶體裝置及其製造方法
US18/353,908 US20230371406A1 (en) 2014-09-03 2023-07-18 Resistive random access memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014178787A JP6273184B2 (ja) 2014-09-03 2014-09-03 抵抗変化型記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016054177A true JP2016054177A (ja) 2016-04-14
JP6273184B2 JP6273184B2 (ja) 2018-01-31

Family

ID=55403536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014178787A Active JP6273184B2 (ja) 2014-09-03 2014-09-03 抵抗変化型記憶装置及びその製造方法

Country Status (4)

Country Link
US (2) US11744164B2 (ja)
JP (1) JP6273184B2 (ja)
CN (1) CN105390610B (ja)
TW (1) TW201622195A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410717B2 (en) 2016-03-07 2019-09-10 Toshiba Memory Corporation Resistive random access memory device with three-dimensional cross-point structure and method of operating the same
KR102530067B1 (ko) * 2016-07-28 2023-05-08 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
JP2020150082A (ja) 2019-03-12 2020-09-17 キオクシア株式会社 記憶装置
WO2022151184A1 (en) * 2021-01-14 2022-07-21 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory cell structure and method for fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159828A1 (en) * 2002-08-02 2004-08-19 Unity Semiconductor, Inc. Resistive memory device with a treated interface
JP2010527151A (ja) * 2007-05-09 2010-08-05 インターモレキュラー, インコーポレイテッド 抵抗性スイッチング不揮発性メモリ要素
WO2013043561A1 (en) * 2011-09-19 2013-03-28 Intermolecular, Inc. Atomic layer deposition of hafnium and zirconium oxides for memory applications
US20140070161A1 (en) * 2012-09-10 2014-03-13 Kabushiki Kaisha Toshiba Memory device
US20140103284A1 (en) * 2012-02-07 2014-04-17 Intermolecular Inc. ReRAM Cells Including TaXSiYN Embedded Resistors

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954392B2 (en) * 2003-03-28 2005-10-11 Micron Technology, Inc. Method for reducing power consumption when sensing a resistive memory
KR100657958B1 (ko) 2005-04-13 2006-12-14 삼성전자주식회사 직렬 연결 구조의 저항 노드들을 갖는 메모리 소자
KR100962623B1 (ko) * 2005-09-03 2010-06-11 삼성전자주식회사 상변화 물질층 형성 방법, 이를 이용한 상변화 메모리 유닛및 상변화 메모리 장치의 제조 방법
JP2007214419A (ja) * 2006-02-10 2007-08-23 Toshiba Corp 半導体装置
JP5066565B2 (ja) 2007-03-22 2012-11-07 パナソニック株式会社 記憶素子及び記憶装置
US7545668B2 (en) * 2007-06-22 2009-06-09 Qimonda North America Corp. Mushroom phase change memory having a multilayer electrode
US7961507B2 (en) * 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US8441835B2 (en) * 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8315079B2 (en) * 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
CN102623045B (zh) 2011-01-27 2014-10-29 中国科学院微电子研究所 阻变型随机存储单元及存储器
JP2012227275A (ja) 2011-04-18 2012-11-15 Panasonic Corp 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置
JP2013026459A (ja) 2011-07-21 2013-02-04 Toshiba Corp 不揮発性抵抗変化素子
US8879299B2 (en) 2011-10-17 2014-11-04 Sandisk 3D Llc Non-volatile memory cell containing an in-cell resistor
KR20130043533A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
US8563366B2 (en) 2012-02-28 2013-10-22 Intermolecular Inc. Memory device having an integrated two-terminal current limiting resistor
TWI543337B (zh) * 2013-03-19 2016-07-21 東芝股份有限公司 電阻式隨機存取記憶裝置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159828A1 (en) * 2002-08-02 2004-08-19 Unity Semiconductor, Inc. Resistive memory device with a treated interface
JP2010527151A (ja) * 2007-05-09 2010-08-05 インターモレキュラー, インコーポレイテッド 抵抗性スイッチング不揮発性メモリ要素
WO2013043561A1 (en) * 2011-09-19 2013-03-28 Intermolecular, Inc. Atomic layer deposition of hafnium and zirconium oxides for memory applications
US20140103284A1 (en) * 2012-02-07 2014-04-17 Intermolecular Inc. ReRAM Cells Including TaXSiYN Embedded Resistors
US20140070161A1 (en) * 2012-09-10 2014-03-13 Kabushiki Kaisha Toshiba Memory device
JP2014053522A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 記憶装置

Also Published As

Publication number Publication date
JP6273184B2 (ja) 2018-01-31
US20230371406A1 (en) 2023-11-16
TW201622195A (zh) 2016-06-16
US11744164B2 (en) 2023-08-29
US20160064661A1 (en) 2016-03-03
CN105390610B (zh) 2021-02-26
CN105390610A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
KR102514350B1 (ko) 스위치 소자 및 기억 장치
KR102496377B1 (ko) 저항변화 물질층을 가지는 비휘발성 메모리소자
US9472756B2 (en) Nonvolatile memory device
KR102297252B1 (ko) 스위치 소자 및 기억 장치
US20230371406A1 (en) Resistive random access memory device and method for manufacturing the same
TWI625875B (zh) 具有高耐久性之相變化記憶體的積體電路及其製造方法
US9356232B2 (en) Method of making memory element with ion source layer comprised of two or more unit IO source layers
US20160043143A1 (en) Fully isolated selector for memory device
TWI497491B (zh) 記憶體元件及記憶體裝置
JP2012191184A (ja) 半導体記憶装置及びその製造方法
TWI757460B (zh) 記憶體胞切換裝置
US9893280B2 (en) Memory device
JP2015015309A (ja) 記憶装置
US8866122B1 (en) Resistive switching devices having a buffer layer and methods of formation thereof
JP5810056B2 (ja) 記憶装置
US9735201B2 (en) Memory device
US8546781B2 (en) Nitrogen doped aluminum oxide resistive random access memory
US20190319070A1 (en) Switch and method for fabricating the same, and resistive memory cell and electronic device, including the same
US20200066794A1 (en) Memory cell switch device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170517

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180105

R150 Certificate of patent or registration of utility model

Ref document number: 6273184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350