TW201622195A - 電阻式隨機存取記憶體裝置及其製造方法 - Google Patents

電阻式隨機存取記憶體裝置及其製造方法 Download PDF

Info

Publication number
TW201622195A
TW201622195A TW104128910A TW104128910A TW201622195A TW 201622195 A TW201622195 A TW 201622195A TW 104128910 A TW104128910 A TW 104128910A TW 104128910 A TW104128910 A TW 104128910A TW 201622195 A TW201622195 A TW 201622195A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
random access
access memory
conductive layer
Prior art date
Application number
TW104128910A
Other languages
English (en)
Inventor
川嶋智仁
野中隆広
新屋敷悠介
石川貴之
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201622195A publication Critical patent/TW201622195A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

根據一個實施例，一種電阻式隨機存取記憶體裝置包括一第一電極及一第二電極。該電阻式隨機存取記憶體裝置亦包括連接於該第一電極與該第二電極之間的一電阻變化層。該電阻式隨機存取記憶體裝置亦包括在該第一電極與該第二電極之間串聯地連接至該電阻變化層的一導電層。該電阻式隨機存取記憶體裝置，其中該導電層包括：包括一第一材料之複數個第一材料層，及包括不同於該第一材料之一第二材料的複數個第二材料層。

Description

電阻式隨機存取記憶體裝置及其製造方法 對相關申請案的交叉參考
本申請案係基於且主張先前於2014年9月3日申請之日本專利申請案第2014-178787號之優先權的權利；該案之整個內容以引用之方式併入本文中。
本文所描述之實施例大體上係關於一種電阻式隨機存取記憶體裝置及一種用於製造其的方法。
最近，已積極地進行以ReRAM(電阻式隨機存取記憶體)為代表之兩端子電阻式隨機存取記憶體裝置的開發。此電阻式隨機存取記憶體裝置允許實現低電壓操作、高速度切換及小型化，且因此為替換浮閘類型反及(NAND)快閃記憶體的下一代大容量記憶體裝置的強有力候選者。作為使用此電阻式隨機存取記憶體裝置作為記憶胞的大容量記憶體裝置，已提議了具有交叉點結構的記憶體。
在具有交叉點結構之記憶體中，當過大電流流過記憶胞時，記憶胞被破壞，且因此較佳藉由將負載電阻串聯連接至記憶胞的方法或其類似者來抑制電流。
此負載電阻之材料相較於待用於互連件或其類似者的材料較佳具有較高電阻率，且具有實質上線性的電流電壓特性。舉例而言，諸 如氮化矽(SiN)、氧化矽(SiO2)及氮化鋁(AlN)的每一者皆具有絕緣性質的絕緣材料具有高電阻但並不具有線性的電流電壓特性，且因此並不非常合適用作負載電阻的材料。
根據一個實施例，一種電阻式隨機存取記憶體裝置包括一第一電極及一第二電極。該電阻式隨機存取記憶體裝置亦包括連接於該第一電極與該第二電極之間的一電阻變化層。該電阻式隨機存取記憶體裝置亦包括在該第一電極與該第二電極之間串聯地連接至該電阻變化層的一導電層。該電阻式隨機存取記憶體裝置，其中該導電層包括：包括一第一材料之複數個第一材料層，及包括不同於該第一材料之一第二材料的複數個第二材料層。
根據一個實施例，一種電阻式隨機存取記憶體裝置包括一第一電極及一第二電極。該電阻式隨機存取記憶體裝置亦包括連接於該第一電極與該第二電極之間的一電阻變化層。電阻式隨機存取記憶體裝置亦包括一導電層，其在該第一電極與該第二電極之間串聯連接至該電阻變化層，具有高於該第一電極及該第二電極之電阻率的電阻率，且包括至少一第一元素及一第二元素。該導電層中沿著自該第一電極至該第二電極的一方向的該第一元素的一濃度分佈重複高濃度及低濃度。
根據一個實施例，一種用於製造一電阻式隨機存取記憶體裝置的方法包括在一第一電極上形成一電阻變化層，及在該電阻變化層上形成一第二電極。用於製造一電阻式隨機存取記憶體裝置的方法亦包括形成具有高於該第一電極及該第二電極之電阻率的電阻率之一導電層，以便連接至該第一電極或該第二電極。用於製造一電阻式隨機存取記憶體裝置的方法亦包括：該形成一導電層包括藉由沈積一第一材料而形成一第一材料層，且形成包括不同於該第一材料之一第二材料 的一第二材料層。該形成該第一材料層及該形成該第二材料層被重複複數次。
根據該等實施例，分散施加至記憶胞的電壓，且可防止歸因於流過電阻變化層的過大電流之電阻式隨機存取記憶體裝置的損壞。
1‧‧‧電阻式隨機存取記憶體裝置
11‧‧‧矽基板
12‧‧‧層間絕緣薄膜
13‧‧‧記憶胞區段
14‧‧‧字線配線層
15‧‧‧位元線配線層
16‧‧‧支柱
17‧‧‧層間絕緣薄膜
21‧‧‧下部障壁金屬層
22‧‧‧導電層
23‧‧‧上部障壁金屬層
24‧‧‧下部電極
25‧‧‧可變電阻層
26‧‧‧金屬層
27‧‧‧上部電極
28‧‧‧氮化鉭層
29‧‧‧矽層
30‧‧‧絲狀物
31‧‧‧電阻變化層
32‧‧‧鋁層
33‧‧‧氮化鋁層
34‧‧‧導電層
35‧‧‧電阻變化層
40‧‧‧腔室
41‧‧‧中間結構
42‧‧‧靶材
44‧‧‧中間結構
47‧‧‧氬離子
48‧‧‧矽原子
49‧‧‧擋板
51‧‧‧靶材
52‧‧‧鉭原子
53‧‧‧氮原子
BL‧‧‧位元線
Imax‧‧‧最大電流
Vset‧‧‧設定電壓
Vmax‧‧‧最大電壓
Vth‧‧‧臨限電壓
Vset‧‧‧設定電壓
WL‧‧‧字線
ii‧‧‧部分
iii‧‧‧部分
iv‧‧‧部分
v‧‧‧部分
圖1為說明根據第一實施例之電阻式隨機存取記憶體裝置的透視圖。
圖2為說明圖1中所展示之部分a的橫截面圖。
圖3為說明根據第一實施例之電阻式隨機存取記憶體裝置之導電層的橫截面圖。
圖4A為說明根據實施例之電阻式隨機存取記憶體裝置之導電層中鉭、矽及氮的濃度分佈之曲線圖，其中橫座標表示垂直方向上的位置，且縱座標表示濃度。
圖4B為說明根據實施例的電阻式隨機存取記憶體裝置之導電層中鉭、矽及氮的濃度分佈之曲線圖，其中橫座標表示垂直方向上的位置，且縱座標表示濃度。
圖5為說明使用濺鍍法製造根據第一實施例之電阻式隨機存取記憶體裝置的方法之視圖。
圖6A及圖6B為說明根據第一實施例之電阻式隨機存取記憶體裝置之操作的橫截面圖。
圖7為說明根據第一實施例之電阻式隨機存取記憶體裝置之電流-電壓特性的曲線圖。
圖8為說明根據第一實施例之變化的電阻式隨機存取記憶體裝置之橫截面圖。
圖9為說明根據第二實施例之電阻式隨機存取記憶體裝置之導電層的橫截面圖。
圖10A至圖10C為說明製造根據第二實施例之導電層34之方法的橫截面圖。
圖11為說明根據第三實施例的電阻式隨機存取記憶體裝置之支柱的橫截面圖。
圖12為說明根據第四實施例之電阻式隨機存取記憶體裝置之支柱的橫截面圖。
在下文中，將參考圖式描述本發明之實施例。
首先，將描述第一實施例。
圖1為說明根據實施例之電阻式隨機存取記憶體裝置的透視圖。
圖2為說明圖1中所展示之部分A的橫截面圖。
圖3為說明根據實施例之電阻式隨機存取記憶體裝置之導電層的橫截面圖。
圖4A為說明根據實施例之電阻式隨機存取記憶體裝置之導電層中鉭、矽及氮的濃度分佈之曲線圖，其中橫座標表示垂直方向上的位置，且縱座標表示濃度。
圖4B為說明根據實施例的電阻式隨機存取記憶體裝置之導電層中鉭、矽及氮的濃度分佈之曲線圖，其中橫座標表示垂直方向上的位置，且縱座標表示濃度。
根據實施例之電阻式隨機存取記憶體裝置為CBRAM(導電橋RAM)。
如圖1中所示，根據實施例之電阻式隨機存取記憶體裝置1具備矽基板11，且電阻式隨機存取記憶體裝置1之驅動電路(圖中未示)形成於上部層部分中及矽基板11的上表面上。在矽基板11上，設有由(例如)氧化矽構成之層間絕緣薄膜12以便將驅動電路內埋於其中，且在層間絕緣薄膜12上，設有記憶胞區段13。
在記憶胞區段13中，包括在平行於矽基板11之上表面的方向(下文中被稱作「字線方向」)上延伸之複數個字線WL的字線配線層14與包括在平行於矽基板11之上表面且與字線方向交叉(例如，正交於字線方向)的方向(下文被稱作「位元線方向」)上延伸的複數個位元線BL的位元線配線層15交替地堆疊於彼此上。相鄰字線WL、相鄰位元線BL以及相鄰字線WL及位元線BL並不彼此接觸。字線WL及位元線BL由(例如)矽(Si)、鎢(W)、碳(C)等形成。
在字線WL中之每一者與位元線BL中之每一者的最近相鄰點處，設有在垂直於矽基板11之上表面的方向(下文被稱作「垂直方向」)上延伸之支柱16。支柱16之形狀為(例如)圓柱體、四角稜柱或具有修圓邊緣的實質上四角稜柱。支柱16形成於字線WL與位元線BL之間，且一個記憶胞MC由一個支柱16構成。電阻式隨機存取記憶體裝置1為交叉點類型裝置，其中支柱16安置於每一字線WL與每一位元線BL之每個最近相鄰點處。字線WL、位元線BL及支柱16之間的空間填充有層間絕緣薄膜17(參見圖2)。
接著，將描述支柱16。
如圖2中所展示，在根據實施例之電阻式隨機存取記憶體裝置的支柱16中，自字線WL側至位元線BL側，有下部障壁金屬層21、導電層22、上部障壁金屬層23、下部電極24、可變電阻層25、金屬層26及上部電極27以此次序堆疊。
可變電阻層25及金屬層26被統稱為電阻變化層31。
下部障壁金屬層21為防止字線WL之材料擴散於支柱16中的層。上部障壁金屬層23為防止下部電極24之材料擴散於導電層22中的層。下部障壁金屬層21及上部障壁金屬層23由(例如)氮化鎢(WN)或氮化鉭(TaN)形成。
如圖3中所展示，藉由交替地堆疊由氮化鉭(TaN)構成之氮化鉭層 28及由矽(Si)構成之矽層29來形成導電層22。每一氮化鉭層28及每一矽層29具有(例如)大約1nm(奈米)之厚度，且導電層22之厚度總體為(例如)20nm。氮化鉭層28及矽層29之間的邊界表面並非總是能夠被清楚地觀測到。例如，當量測導電層22中鉭、矽及氮沿著垂直方向之濃度分佈時，獲得如圖4A中所展示的曲線圖。如圖4A中所展示，導電層22中鉭、矽及氮之濃度分佈週期性地波動且重複高濃度及低濃度。換言之，當集中於一原子時，粗糙部分及緻密部分正在重複。在圖4A中，具有高的鉭及矽濃度之層對應於氮化鉭層28，且具有高的矽濃度的層對應於矽層29。可視導電層22所要求之電阻值設計氮化鉭層28及矽層29之厚度。當要求較低電阻值時，氮化鉭層28之厚度變厚，且矽層29之厚度變薄。圖4B中展示了針對比率(氮化鉭層28之厚度：矽層29的厚度)等於比率(3：2)的狀況的濃度分佈。另一方式為當要求較高電阻值時，氮化鉭層28之厚度變薄，且矽層29的厚度變厚。舉例而言，比率(氮化鉭層28之厚度：矽層29的厚度)範圍大致為自比率(1：5)至比率(5：1)為有利的。氮化鉭層28之厚度及矽層29之厚度中的每一者(例如)大致等於或大於0.2奈米並等於或低於2.0奈米為有利的。
展示於圖4A中之鉭、矽及氮的濃度分佈並不展示絕對濃度。展示於圖4A中之濃度分佈展示每一元素的高濃度及低濃度。舉例而言，矽層29中鉭及氮的濃度低於氮化鉭層28中鉭及氮的濃度。矽層29中矽的濃度高於氮化鉭層28中矽的濃度。
導電層22之電阻率整體上高於待用於字線WL或位元線BL之材料，且電流-電壓特性實質上為線性的。
下部電極24由(例如)鎢(W)形成，且連接至上部障壁金屬層23及可變電阻層25。
可變電阻層25連接至下部電極24及金屬層26。對於可變電阻層25，(例如)可使用選自由以下各者組成之群的一或多種材料：矽、氧 化矽、氮化矽、氮氧化矽及金屬氧化物。作為金屬氧化物，(例如)可使用選自由以下各者組成之群的一或多種材料：氧化鉿、氧化鋯、氧化鋁、氧化鈦、氧化鉭、氧化鎳、氧化鎢及氧化釩。除此等材料之外，對於可變電阻層25，可使用離子導電材料。離子導電材料之實例包括氧化銀(例如，Ag2O)，硫化銀(例如，Ag2S)、硒化銀(例如，Ag2Se)、碲化銀(例如，Ag2Te)、碘化銀(例如，AgI)、碘化銅(例如，CuI2)、氧化銅(例如，CuO)、硫化銅(例如，CuS)、硒化銅(例如，CuSe)、碲化銅(例如，CuTe)及氧化鍺(例如，GeO2)。另外，可變電阻層25可具有包括此等材料中之任一者的複數個層經堆疊的結構。可使用此等材料而不限於本文中所描述的特定成份比率。
金屬層26連接至可變電阻層25及上部電極27。金屬層26之材料可為(例如)選自由銀(Ag)、銅(Cu)、鋅(Zn)、金(Au)、鈦(Ti)、鎳(Ni)、鈷(Co)、鉭(Ta)、鋁(Al)、及鉍(Bi)組成之群中的一或多種金屬，或包括選自其中之一或多種金屬的合金、氮化物或矽化物。作為合金，(例如)在銅合金之狀況下，其實例包括CuTe及Cu-GST(Ge2Sb2Te5)。另外，金屬層26可具有包括此等材料之複數個層經堆疊的結構。可使用此等材料而不限於本文中所描述的特定成份比率。
上部電極27由(例如)鎢(W)形成，且連接至金屬層26及位元線BL。
接著，將描述根據實施例的製造電阻式隨機存取記憶體裝置之方法。
圖5為說明使用濺鍍法製造根據實施例之電阻式隨機存取記憶體裝置的方法之視圖。
首先，如圖1中所示，將層間絕緣薄膜12形成於矽基板11上。
隨後，字線WL由(例如)鑲嵌方法形成。
隨後，在字線WL上，形成下部障壁金屬層21。
隨後，在下部障壁金屬層21上，形成導電層22。藉由(例如)使用濺鍍法交替地沈積矽(Si)及氮化鉭(TaN)來形成導電層22。
具體言之，如圖5中所展示，在濺鍍沈積設備之腔室40中，置放中間結構41，其中直至下部障壁金屬層21之部件形成於矽基板11上，且在面向中間結構41的位置處，置放由氮化鉭構成之靶材51及由矽構成之靶材42。接著，將腔室抽空至真空。在將擋板49安置於一位置處以便覆蓋靶材42的同時，(例如)將氬引入至腔室中並進行電離。因此，氬離子47命中靶材51，且自靶材51濺射之鉭原子52及氮原子53沈積於中間結構41上，藉此形成氮化鉭層28。隨後，擋板49被傳送至一位置以便覆蓋靶材51。藉由進行此操作，氬離子47命中靶材42，且自靶材42濺射之矽原子48沈積於中間結構41上，藉此形成矽層29。其後，藉由重複傳送擋板49，交替地形成氮化鉭層28及矽層29。
隨後，上部障壁金屬層23形成於導電層22上。接著，在上部障壁金屬層23上，形成下部電極24。接著，在下部電極24上，形成可變電阻層25。接著，在可變電阻層25上，形成金屬層26。接著，在金屬層26上，形成上部電極27。
隨後，在上部電極27上，形成遮罩(圖中未示)，並執行蝕刻，藉此在自下部障壁金屬層21至上部電極27之部件經堆疊於的堆疊體中，並未由遮罩覆蓋的部分被移除，且因此，形成支柱16。其後，支柱16之間的空間被填充有層間絕緣薄膜17。
隨後，在上部電極27與層間絕緣薄膜17上，以與形成字線WL之狀況下相同的方式形成位元線BL。
其後，支柱16、字線WL、支柱16及位元線BL以如上文所描述的相同方式重複地形成，藉此製造電阻式隨機存取記憶體裝置1。
接著，將描述根據實施例的電阻式隨機存取記憶體裝置之操 作。
圖6A及圖6B為說明根據實施例之電阻式隨機存取記憶體裝置之操作的橫截面圖。圖6A展示可變電阻層25呈高電阻狀態之狀況，且圖6B展示可變電阻層25呈低電阻狀態的狀況。
圖7為說明根據實施例之電阻式隨機存取記憶體裝置之電流-電壓特性的曲線圖。曲線圖之橫座標表示施加於下部電極24與上部電極27之間的電壓，且縱座標表示在上部電極27與下部電極24之間流動的電流之絕對值。
首先，當電壓(正電壓)以展示於圖6A中之狀態施加至支柱16使得下部電極24用作負電極且上部電極27用作正電極時，如圖7中所示之部分iv及i，電流隨著電壓增加而增加。接著，當電壓達到設定電壓Vset時，如圖7中所示的部分ii，電流快速增加。
此係因為在施加設定電壓Vset之前，可變電阻層25係處於如圖6A中所展示的高電阻狀態，然而，藉由施加設定電壓Vset，可變電阻層25改變至如圖6B中所示的低電阻狀態。即，當施加設定電壓Vset時，(例如)包括於由銀(Ag)形成之金屬層26中的一部分銀原子(Ag)經電離以轉化成銀離子(Ag+)並朝向下部電極24移動且滲透可變電阻層25。接著，此等銀離子與供應自下部電極24之電子(e-)耦合，藉此沈積銀原子。因此，主要由銀構成的絲狀物30形成於可變電阻層25中，使得可變電阻層25自高電阻狀態改變至低電阻狀態，且因此電流快速增加。此操作被稱為「設定」。
其後，即使施加了最大電壓Vmax，電流仍由導電層22約束，且超出最大電流Imax(如圖7中所展示之部分iii)之過大電流從不流動。此係因為藉由提供導電層22，足夠電阻介入於上部電極27與下部電極24之間。
在形成絲狀物30之後，電流自低於形成絲狀物30之前的電壓的 臨限電壓Vth起開始快速增加，且電流沿著圖7中之部分iv-v-iii改變。
另一方面，當電壓(反向電壓)施加至呈圖6B中所示的狀態的支柱16，使得下部電極24用作正電極且上部電極27用作負電極，且使其絕對值大於重設電壓Vreset的絕對值時，可變電阻層25自低電阻狀態改變至高電阻狀態。
此係因為藉由施加絕對值大於重設電壓Vreset之絕對值的反向電壓，形成絲狀物30之銀原子再次電離以被轉換成銀離子並朝向上部電極27移動。接著，在金屬層26中，銀離子與供應自上部電極27之電子耦合，且再次變回至銀原子，且因此失去可變電阻層25中的絲狀物30之至少一部分。此操作被稱為「重設」。當可變電阻層25處於高電阻狀態時，電流沿著圖7中之部分iv-i-ii-iii改變。
當一旦將可變電阻層25置於高電阻狀態時，高電阻狀態便維持，除非使得電壓高於設定電壓Vset。另外，當一旦將可變電阻層25置於低電阻狀態時，低電阻狀態便維持，除非施加絕對值大於重設電壓Vreset之絕對值的反向電壓。
如圖7A中所展示，當施加正電壓之電流高於施加負電壓的電流時，有利地抑制具有交叉點結構的記憶體中的潛行電流。
接著，將描述實施例之效應。
在實施例中，藉由在彼此上交替地堆疊氮化鉭層28及矽層29來形成導電層22。
藉由使用具有高導電性質之矽及具有高絕緣性質之氮化鉭作為導電層22之材料，可實現具有有利電阻率且亦具有實質上線性的電流-電壓特性的導電層22。因此，分散了施加至記憶胞的電壓，且可防止歸因於過大電流流過電阻變化層31的電阻式隨機存取記憶體裝置的損壞。
在實施例中，當形成導電層22時，藉由使用由矽構成之靶材42 及由氮化鉭構成之靶材51交替地執行濺鍍，氮化鉭層28及矽層29交替地堆疊於彼此上。歸因於此情形，相對軟之靶材可用作濺鍍靶材，且因此伴隨濺鍍產生極少灰塵。
另一方面，亦預期到，作為導電層22，可使用由氮化鉭矽(TaSiN)構成的單層膜。又在此狀況下，可獲得具有高電阻率且亦具有有利之線性電流-電壓特性的導電層。然而，在此狀況下，當導電層由濺鍍法形成時，使用由係硬的金屬間化合物之氮化鉭矽(TaSiN)構成的靶材，且因此伴隨濺鍍產生大量灰塵。
此外，根據實施例，藉由選擇氮化鉭層28與矽層29之堆疊層的數目，可任意設定導電層22之電阻值，且因此可增加裝置之設計的自由度。
根據實施例，導電層22設置於字線WL與電阻變化層31之間，且因此可防止來自字線WL之雜質擴散。
接著，將描述第一實施例之變化。
圖8為說明根據變化之電阻式隨機存取記憶體裝置的橫截面圖。
如圖8中所展示，下部障壁金屬層21、導電層22及上部障壁金屬層23以此次序設置於字線WL之整個上表面上，且下部電極24、可變電阻層25、金屬層26及上部電極27以此次序設置於上部障壁金屬層23與位元線BL的交叉部分上。
不同於以上實施例的變化之結構、製造方法及效應與上述第一實施例之彼等相同。
接著，將描述第二實施例。
根據實施例之電阻式隨機存取記憶體裝置為CBRAM(導電橋RAM)。
圖9為說明根據實施例之電阻式隨機存取記憶體裝置之導電層的橫截面圖。
如圖9中所展示，根據實施例之電阻式隨機存取記憶體裝置的導電層34不同於根據上述第一實施例之電阻式隨機存取記憶體裝置的導電層22(參見圖3)之處在於，由鋁(Al)構成之鋁層32及由氮化鋁(AlN)構成的氮化鋁層33交替地堆疊於彼此上。
以與第一實施例中之方式相同的方式，亦並非總是能夠清楚地觀測到根據實施例的鋁層32與氮化鋁層33之間的邊界表面。導電層34中氮(N)沿著垂直方向之濃度分佈以與第一實施例中之方式相同的方式週期性地波動。
不同於以上實施例的實施例之組態與上述第一實施例之組態相同。
接著，將描述根據實施例的製造電阻式隨機存取記憶體裝置之方法。
圖10A至圖10C為說明製造根據實施例之導電層34之方法的橫截面圖。
首先，在矽基板11上形成自層間絕緣薄膜12至下部障壁金屬層21的部件的方法與第一實施例之方法相同。
隨後，將導電層34形成於下部障壁金屬層21上。下文將描述形成導電層34的方法。
首先，如圖10A中所展示，在下部障壁金屬層21上，形成鋁層32。隨後，如圖10B中所展示，使鋁層32的表面氮化。舉例而言，其中直至鋁層32之部件形成於矽基板11上的中間結構44被在氮氣氛中加熱以允許氮滲透鋁層32之表面附近，藉此使鋁層32的表面氮化。由於氮化處理，氮化自鋁層32之表面向內進行，且接著如圖10C中所展示，使鋁層32的一部分氮化，藉此形成氮化鋁層33。其後，藉由交替地重複鋁層32的沈積及氮化處理，形成導電層34。
不同於以上實施例的實施例之製造方法、操作及效應與上述第 一實施例之彼等相同。
接著，將描述第三實施例。
根據實施例的電阻式隨機存取記憶體裝置為ReRAM。
圖11為說明根據實施例的電阻式隨機存取記憶體裝置之支柱的橫截面圖。
如圖11中所展示，根據實施例之電阻式隨機存取記憶體裝置的支柱16不同於根據上述第一實施例之電阻式隨機存取記憶體裝置的支柱16(參見圖2)之處在於，替代可變電阻層25與金屬層26設有電阻變化層35。電阻變化層35由(例如)諸如氧化鉿、氧化鈦或氧化鋅的金屬氧化物或者碳或硫族化合物材料形成。
接著，將描述根據實施例的製造電阻式隨機存取記憶體裝置之方法。
根據實施例之製造電阻式隨機存取記憶體裝置的方法不同於根據上述第一實施例之製造電阻式隨機存取記憶體裝置的方法之處在於，替代形成可變電阻層25及金屬層26，將電阻變化層35形成於下部電極24上。
接著，將描述根據實施例的電阻式隨機存取記憶體裝置之操作。
當設定電壓Vset施加至展示於圖11中之電阻式隨機存取記憶體裝置的支柱16時，(例如)在由金屬氧化物形成的電阻變化層35中產生氧空位。歸因於氧空位之產生，形成絲狀物，且電阻變化層35自高電阻狀態改變至低電阻狀態。
不同於以上實施例的實施例之組態、製造方法、操作及效應與上述第一實施例之彼等相同。
接著，將描述第四實施例。
圖12為說明根據實施例的電阻式隨機存取記憶體裝置之支柱的 橫截面圖。
在根據實施例之電阻式隨機存取記憶體裝置中，對於描述於以上第三實施例中的ReRAM，設有描述於以上第二實施例中的由經堆疊膜(Al/AlN)構成的導電層。
更確切而言，根據實施例之電阻式隨機存取記憶體裝置的總體結構為如圖1中所展示的交叉點結構，且每一支柱16之組態係使得提供由金屬氧化物、導電層34等構成之電阻變化層35，如圖12中所展示。另外，如圖9中所展示，藉由在彼此上交替地堆疊鋁層32及氮化鋁層33來形成導電層34。
不同於以上實施例的實施例之組態、製造方法、操作及效應與上述第三實施例之彼等相同。
在上述第一實施例中，展示使用氮化鉭及矽作為待在導電層22中交替地彼此堆疊的材料之狀況，然而，材料不限於此。替代氮化鉭，可使用包括金屬元素及氮中之任一者的材料，或可使用包括金屬元素及氮兩者的材料。
該形成可藉由使用(例如)包括代替矽的選自由鈦、鉭、鋯、鋁、鉿、鉬、鎢及釩組成之群的一或多種金屬的材料來執行，或該形成可藉由使用(例如)包括代替氮化鉭的選自由矽、鈦、鉭、鋯、鋁、鉿、鉬、鎢、及釩組成之群的一或多個金屬的氮化物或氧化物的材料來執行。
在上述各別實施例中，展示導電層22中鎢沿著垂直方向的濃度分佈週期性地波動之狀況，然而，濃度分佈不限於此，且濃度分佈之一部分可週期性地波動，或整個濃度分佈可隨機地波動。
在上述各別實施例中，描述字線WL及位元線BL平行於矽基板11之平面的狀況，然而，字線WL及位元線BL不限於此，且字線WL及位元線BL可(例如)垂直於矽基板11的平面。
在上述各別實施例中，以舉例方式描述CBRAM及ReRAM，然而，裝置當然可為具有不同於此等原理的操作原理之元件，且裝置可為(例如)PCRAM(相變記憶體)、分子記憶體或類似者。
根據上述實施例，可提供具備具有高電阻率且亦具有實質上線性的電流-電壓特性之導電層的電阻式隨機存取記憶體裝置，以及可提供製造該電阻式隨機存取記憶體裝置的方法。
雖然已描述了某些實施例，但此等實施例僅以舉例方式來呈現且不意欲限制本發明之範疇。實際上，本文中描述之新穎實施例可體現為各種其他形式；此外，在不脫離本發明之精神的情況下，可作出對本文中描述之實施例之各種省略、替換及形式的改變。附加申請專利範圍及其均等物意欲涵蓋將屬於本發明之範疇及精神內的此等形式或修改。
1‧‧‧電阻式隨機存取記憶體裝置
11‧‧‧矽基板
12‧‧‧層間絕緣薄膜
13‧‧‧記憶胞區段
14‧‧‧字線配線層
15‧‧‧位元線配線層
16‧‧‧支柱
BL‧‧‧位元線
WL‧‧‧字線

Claims (22)

  1. 一種電阻式隨機存取記憶體裝置，其包含：一第一電極；一第二電極；連接於該第一電極與該第二電極之間的一電阻變化層；及在該第一電極與該第二電極之間串聯連接至該電阻變化層的一導電層，該導電層包括包括一第一材料的複數個第一材料層，及包括不同於該第一材料之一第二材料的複數個第二材料層。
  2. 如請求項1之裝置，其中該第二材料層設置於至少該兩個第一材料層之間。
  3. 如請求項1之裝置，其進一步包括連接至該第一電極的一第一互連件，其中該導電層具有高於該第一互連件之電阻率的電阻率。
  4. 如請求項1之裝置，其中該第一材料層及該第二材料層經交替地堆疊。
  5. 如請求項1之裝置，其中該第一材料包括一金屬元素。
  6. 如請求項1之裝置，其中該第一材料包括氮。
  7. 如請求項1之裝置，其中該第一材料包括選自由以下各者組成之群的一或多種金屬：矽、鈦、鉭、鋯、鋁、鉿、鉬、鎢及釩，且該第二材料包括選自由以下各者組成之群的一或多種金屬之氮化物或氧化物：矽、鈦、鉭、鋯、鋁、鉿、鉬、鎢及釩。
  8. 如請求項1之裝置，其中該第一材料包括矽，且該第二材料包括氮化鉭。
  9. 如請求項1之裝置，其中該第一材料包括鋁，且該第二材料包括氮化鋁。
  10. 如請求項1之裝置，其中該電阻變化層包括：包括一金屬元素的一金屬層；及一可變電阻層，其具有高於該金屬層之電阻率的電阻率，且其中包括於該金屬層中的該金屬元素可移動。
  11. 如請求項1之裝置，其進一步包含：在一第一方向上延伸的複數個第一互連件；及在與該第一方向交叉之一第二方向上延伸的複數個第二互連件，且該第一電極、該電阻變化層、該第二電極及該導電層在該等第一互連件中之一者與該等第二互連件中之一者之間串聯地連接。
  12. 一種電阻式隨機存取記憶體裝置，其包含：一第一電極；一第二電極；連接於該第一電極與該第二電極之間的一電阻變化層；及一導電層，其在該第一電極與該第二電極之間串聯連接至該電阻變化層，具有高於該第一電極及該第二電極之電阻率的電阻率，且包括至少一第一元素及一第二元素，該導電層中沿著自該第一電極至該第二電極的一方向的該第一元素的一濃度分佈重複高濃度及低濃度。
  13. 如請求項12之裝置，其中該濃度分佈週期性地重複該高濃度及該低濃度。
  14. 如請求項12之裝置，其中該第一元件為一金屬。
  15. 如請求項12之裝置，其中該第二元素為矽或氮，且該導電層中沿著自該第一電極至該第二電極的一方向的該第二元素的一濃度分佈重複該高濃度及該低濃度。
  16. 如請求項12之裝置，其中該第一元素為選自由以下各者組成之群的一或多種金屬：矽、鈦、鉭、鋯、鋁、鉿、鉬、鎢、及釩，且該第二元素為氮或氧。
  17. 如請求項12之裝置，其中該導電層進一步包括一第三元素，該第一元素為鉭，該第二元素為矽，且該第三元素為氮。
  18. 如請求項12之裝置，其中該第一元素為鋁，且該第二元素為氮。
  19. 一種用於製造一電阻式隨機存取記憶體裝置的方法，其包含：在一第一電極上形成一電阻變化層；在該電阻變化層上形成一第二電極；及形成具有高於該第一電極及該第二電極之電阻率的電阻率之一導電層，以便連接至該第一電極或該第二電極，該形成一導電層包括藉由沈積一第一材料而形成一第一材料層，且形成包括不同於該第一材料之一第二材料的一第二材料 層，該形成該第一材料層及該形成該第二材料層被重複複數次。
  20. 如請求項19之方法，其中該形成該第二材料層包括沈積該第二材料。
  21. 如請求項19之方法，其中該形成該第二材料層包括氮化或氧化該第一材料層的一部分。
  22. 如請求項19之方法，其中該第一材料包括選自由以下各者組成之群的一或多種金屬：矽、鈦、鉭、鋯、鋁、鉿、鉬、鎢及釩，且該第二材料包括選自由以下各者組成之群的一或多種金屬之氮化物或氧化物：矽、鈦、鉭、鋯、鋁、鉿、鉬、鎢及釩。
TW104128910A 2014-09-03 2015-09-02 電阻式隨機存取記憶體裝置及其製造方法 TW201622195A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014178787A JP6273184B2 (ja) 2014-09-03 2014-09-03 抵抗変化型記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201622195A true TW201622195A (zh) 2016-06-16

Family

ID=55403536

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128910A TW201622195A (zh) 2014-09-03 2015-09-02 電阻式隨機存取記憶體裝置及其製造方法

Country Status (4)

Country Link
US (2) US11744164B2 (zh)
JP (1) JP6273184B2 (zh)
CN (1) CN105390610B (zh)
TW (1) TW201622195A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410717B2 (en) * 2016-03-07 2019-09-10 Toshiba Memory Corporation Resistive random access memory device with three-dimensional cross-point structure and method of operating the same
KR102530067B1 (ko) * 2016-07-28 2023-05-08 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
JP2020150082A (ja) 2019-03-12 2020-09-17 キオクシア株式会社 記憶装置
WO2022151184A1 (en) * 2021-01-14 2022-07-21 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory cell structure and method for fabricating the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US6954392B2 (en) * 2003-03-28 2005-10-11 Micron Technology, Inc. Method for reducing power consumption when sensing a resistive memory
KR100657958B1 (ko) 2005-04-13 2006-12-14 삼성전자주식회사 직렬 연결 구조의 저항 노드들을 갖는 메모리 소자
KR100962623B1 (ko) * 2005-09-03 2010-06-11 삼성전자주식회사 상변화 물질층 형성 방법, 이를 이용한 상변화 메모리 유닛및 상변화 메모리 장치의 제조 방법
JP2007214419A (ja) * 2006-02-10 2007-08-23 Toshiba Corp 半導体装置
CN101636841B (zh) 2007-03-22 2011-06-22 松下电器产业株式会社 存储元件和存储装置
US8144498B2 (en) * 2007-05-09 2012-03-27 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
US7545668B2 (en) * 2007-06-22 2009-06-09 Qimonda North America Corp. Mushroom phase change memory having a multilayer electrode
US7961507B2 (en) * 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US8441835B2 (en) * 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8315079B2 (en) * 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
CN102623045B (zh) 2011-01-27 2014-10-29 中国科学院微电子研究所 阻变型随机存储单元及存储器
JP2012227275A (ja) 2011-04-18 2012-11-15 Panasonic Corp 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置
JP2013026459A (ja) 2011-07-21 2013-02-04 Toshiba Corp 不揮発性抵抗変化素子
US8546275B2 (en) * 2011-09-19 2013-10-01 Intermolecular, Inc. Atomic layer deposition of hafnium and zirconium oxides for memory applications
US8879299B2 (en) 2011-10-17 2014-11-04 Sandisk 3D Llc Non-volatile memory cell containing an in-cell resistor
KR20130043533A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
US8779407B2 (en) * 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8563366B2 (en) 2012-02-28 2013-10-22 Intermolecular Inc. Memory device having an integrated two-terminal current limiting resistor
JP5810056B2 (ja) * 2012-09-10 2015-11-11 株式会社東芝 記憶装置
TWI543337B (zh) * 2013-03-19 2016-07-21 東芝股份有限公司 電阻式隨機存取記憶裝置

Also Published As

Publication number Publication date
CN105390610B (zh) 2021-02-26
US20160064661A1 (en) 2016-03-03
US11744164B2 (en) 2023-08-29
JP2016054177A (ja) 2016-04-14
CN105390610A (zh) 2016-03-09
JP6273184B2 (ja) 2018-01-31
US20230371406A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
US20230371406A1 (en) Resistive random access memory device and method for manufacturing the same
KR102514350B1 (ko) 스위치 소자 및 기억 장치
US11094879B2 (en) Structures incorporating and methods of forming metal lines including carbon
KR102297252B1 (ko) 스위치 소자 및 기억 장치
US9472756B2 (en) Nonvolatile memory device
TWI625875B (zh) 具有高耐久性之相變化記憶體的積體電路及其製造方法
TWI529988B (zh) 具有摻雜物來源之憶阻器結構
US20140158973A1 (en) Nitride-based memristors
JP2015015309A (ja) 記憶装置
JP2014179571A (ja) 抵抗変化型記憶装置
US20220406845A1 (en) Rram process integration scheme and cell structure with reduced masking operations
US9508928B2 (en) Nanochannel array of nanowires for resistive memory devices
JP5810056B2 (ja) 記憶装置
US20160028005A1 (en) Memristor structure with a dopant source
US8546781B2 (en) Nitrogen doped aluminum oxide resistive random access memory
US9735201B2 (en) Memory device
JP6433860B2 (ja) 記憶装置
US20160225823A1 (en) Switching resistance memory devices with interfacial channels
US9024287B2 (en) Memory device