CN112840459A - 相变存储器单元结构及其制造方法 - Google Patents

相变存储器单元结构及其制造方法 Download PDF

Info

Publication number
CN112840459A
CN112840459A CN202180000265.XA CN202180000265A CN112840459A CN 112840459 A CN112840459 A CN 112840459A CN 202180000265 A CN202180000265 A CN 202180000265A CN 112840459 A CN112840459 A CN 112840459A
Authority
CN
China
Prior art keywords
metal layer
electrode layer
nitride
layer
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180000265.XA
Other languages
English (en)
Other versions
CN112840459B (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN112840459A publication Critical patent/CN112840459A/zh
Application granted granted Critical
Publication of CN112840459B publication Critical patent/CN112840459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Semiconductor Memories (AREA)

Abstract

提供了相变存储器单元结构及其制造方法。在一个示例中，存储器单元包括第一电极层、形成在第一电极层上的选择器件、形成在选择器件上的第一金属层、形成在第一金属层上的中间电极层、形成在中间电极层上的相变材料、以及形成在相变材料上的第二电极层。中间电极层和第一金属层具有不同的导电率。

Description

相变存储器单元结构及其制造方法
背景技术
本公开涉及相变存储器(PCM)单元结构及其制造方法。
通过改进工艺技术、电路设计、编程算法和制造工艺将平面存储器单元缩放到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战并且成本高昂。结果，平面存储器单元的存储器密度接近上限。
三维(3D)存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列以及用于控制到存储器阵列和从存储器阵列的信号的外围器件。例如，PCM可以基于对相变材料进行电热加热和淬火来利用相变材料中的非晶相和晶相的电阻率之间的差异。PCM阵列单元可以3D垂直地堆叠以形成3D PCM。
发明内容
本文公开了PCM器件及其形成和操作方法。
在示例中，存储器单元结构包括第一电极层、形成在第一电极层上的选择器件、形成在选择器件上的第一金属层、形成在第一金属层上的中间电极层、形成在中间电极层上的相变材料、以及形成在相变材料上的第二电极层。中间电极层和第一金属层具有不同的导电率。
在另一示例中，位于位线与字线之间的存储器器件包括选择单元、储存单元、形成在选择单元与储存单元之间的中间电极、以及形成在选择单元与中间电极之间的第一金属层。第一金属层的第一导电率高于中间电极的第二导电率。
在又一示例中，开关器件包括第一电极、由非晶碳形成的第二电极、形成在第一电极与第二电极之间的双向阈值开关(OTS)层、以及形成在OTS层与第二电极之间的第一金属层。第一金属层的第一导电率高于第二电极的第二导电率。
在再一示例中，公开了用于制造存储器单元的方法。在第一电极层上形成选择器件，并且在选择器件上形成第一金属层。在第一金属层上形成具有与第一金属层不同的导电率的中间电极层。在中间电极层上形成相变材料，并且在相变材料上形成第二电极层。
附图说明
并入本文并且形成说明书的一部分的附图示出了本公开的方面，并且与描述一起进一步用于解释本公开，并且使相关领域的技术人员能够制成和使用本公开。
图1示出了根据本公开的一些方面的示例性3D交叉点(XPoint)存储器器件的透视图。
图2示出了根据本公开的一些方面的示例性存储器器件的截面的侧视图。
图3示出了根据本公开的一些方面的示例性存储器器件的截面的侧视图。
图4示出了根据本公开的一些方面的示例性存储器单元结构的截面的侧视图。
图5示出了根据本公开的一些方面的示例性存储器器件的截面的侧视图。
图6示出了根据本公开的一些方面的示例性存储器单元结构的截面的侧视图。
图7A-图7B示出了根据本公开的一些方面的开关器件的截面的侧视图。
图8示出了根据本公开的一些实施方式的用于制造存储器单元的示例性方法的流程图。
将参考附图描述本公开的各个方面。
具体实施方式
尽管讨论了具体的构造和布置，但是应当理解，这样做仅仅是出于说明的目的。这样，在不脱离本公开的范围的情况下，可以使用其他构造和布置。并且，本公开也可以用于各种其他应用。如本公开中描述的功能和结构特征可以彼此组合、调整和修改，并且以未在附图中具体描绘的方式，使得这些组合、调整和修改在本公开的范围内。
一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。此外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确描述的附加因素，这同样至少部分地取决于上下文。
应当容易理解的是，在本公开中的“在…上”、“在…上方”和“在…之上”的含义应该以最广泛的方式来解释，使得“在…上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“在…上方”或“在…之上”不仅意味着在某物“上方”或“之上”的含义，而且还可以包括在某物“上方”或“之上”并且其间不具中间特征或层(即，直接在某物上)的含义。
此外，空间相对术语，例如“在…下面”、“在…下方”、“下部”、“在…上方”、“上部”等在本文中为了便于描述可以用于描述一个元件或特征与另一个(多个)元件或(多个)特征的如图中所示的关系。空间相对术语旨在涵盖除了图中描绘的取向之外的在器件使用或操作中的不同取向。装置可以以其他方式取向(旋转90度或在其他取向下)，并且本文所使用的空间相对描述词也可以被相应地进行解释。
如本文所用，术语“衬底”是指一种在其上添加后续材料层的材料。这种衬底本身可以被图案化。添加在衬底顶部的材料可以被图案化，也可以保持不被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料、或蓝宝石晶片等非导电材料构成。
如本文所用，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个上层结构或下层结构之上延伸，或者可以拥有小于下层结构或上层结构的范围的范围。此外，层可以是均匀或不均匀的连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于处于连续结构的顶表面与底表面之间的或处于连续结构的顶表面和底表面处的任何一对水平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成互连线、和/或垂直互连接入(过孔)触点)以及一个或多个电介质层。
如本文所用，术语“3D存储器器件”是指具有可以垂直地布置在横向取向的衬底上使得存储器单元的数目可以在相对于衬底的垂直方向上按比例增加的存储器单元的半导体器件。如本文所用，术语“垂直/垂直地”意味着标称地垂直于衬底的横向表面。
PCM可以基于对相变材料进行电热加热和淬火来利用相变材料(例如，硫属化物合金)中的非晶相和晶相的电阻率之间差异。PCM单元中的相变材料可以位于两个电极之间，并且可以施加电流以在两个相之间重复地切换材料(或其至少一部分，该部分阻挡电流路径)以存储数据。PCM单元可以3D垂直地堆叠以形成3D PCM。在复位状态下，施加短的高电流/电压以加热PCM单元材料，以熔化和淬火熔融的材料成为非晶高阻状态，其示出在结晶步骤之前或在阈值电压Vt上方的电子阈值开关。在设置状态下，施加长且中等的电流/电压以加热PCM单元材料，以使非晶材料结晶成结晶低电阻状态，其更像电阻器。
3D PCM包括3D XPoint存储器，其结合可堆叠的交叉点数据存取阵列来存储基于体材料特性的电阻的改变(例如，处于高电阻状态或低电阻状态)的数据，所述可堆叠的交叉点数据存取阵列是位可寻址的。例如，图1示出了根据本公开的一些方面的示例性3DXPoint存储器器件100的透视图。根据一些实施方式，3D XPoint存储器器件100具有无晶体管的交叉点架构，该架构使存储器单元定位在垂直导体的相交处。3D XPoint存储器器件100包括在同一平面中的多个平行的下部位线102以及在同一平面中的位于下部位线102上方的多个平行的上部位线104。3D XPoint存储器器件100还包括在同一平面中垂直地在下部位线102与上部位线104之间的多个平行的字线106。如图1所示，每个下部位线102和每个上部位线104在平面图(平行于晶片平面)中沿着位线方向横向延伸，并且每个字线106在平面图中沿着字线方向横向延伸。每个字线106垂直于每个下部位线102和每个上部位线104。
应当注意，图1中包括x轴和y轴以示出示晶片平面中的两个正交方向。x方向是字线方向，并且y方向是位线方向。应当注意，图1中还包括z轴，以进一步示出3D XPoint存储器器件100中的部件的空间关系。3D XPoint存储器器件100的衬底(未示出)包括在x-y平面中横向延伸的两个横向表面：在晶片正侧上的顶表面，以及在与晶片正侧相对的背侧上的底表面。z轴垂直于x轴和y轴两者。如本文所使用，当衬底在z方向(垂直于x-y平面的垂直方向)上定位在半导体器件(例如，3D XPoint存储器器件)的最低平面中时，在z方向上相对于半导体器件的衬底来确定半导体器件的一个部件(例如，层或者器件)是在另一部件(例如，层或者器件)“上”、“上方”还是“下方”。在整个本公开中应用用于描述空间关系的相同概念。
如图1所示，3D XPoint存储器器件100包括多个存储器单元108，每一个存储器单元设置在下部位线102或上部位线104与相应的字线106的相交处。每一个存储器单元108具有垂直的方柱形状。每一个存储器单元108至少包括垂直地堆叠的PCM元件110和选择器112。每一个存储器单元108存储单一数据位，并且可以通过改变施加到相应选择器112(其代替对晶体管的需求)的电压来被写入和读取。经由通过与每一个存储器单元108接触的顶部导体和底部导体(例如，相应的字线106以及下部位线102或上部位线104)施加的电流来单独地存取每一个存储器单元108。3D XPoint存储器器件100中的存储器单元108以存储器阵列布置。
图2示出了根据本公开的一些方面的示例性存储器器件200的截面的侧视图。在图2中，存储器器件200包括衬底202、形成在衬底202上的多个平行位线204、以及形成在位线204上方的多个平行字线206。衬底202可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、或任何其他合适材料。位线204和字线206可以包括导电材料，所述导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，位线204和字线206中的每一个包括金属，例如，钨。
可以通过绝缘结构208划分存储器器件200，以形成多个分离的存储器单元结构210。在一些实施方式中，每一个存储器单元结构210设置在位线204中的相应一个与字线206中的相应一个的相交处。可以经由通过与存储器单元结构210接触的相应字线206和相应位线204施加的电流来单独地存取每一个存储器单元结构210。每一个存储器单元结构210具有垂直的柱状形状(例如，与图1中的存储器单元108类似)，并且绝缘结构208可以在x方向和y方向两者上横向延伸，以分离柱形状存储器单元结构210。
每一个存储器单元结构210包括形成在位线204上的第一电极层212、形成在第一电极层212上的选择器件214、形成在选择器件214上的第一金属层216、以及形成在第一金属层216上的中间电极层218。存储器单元结构210还包括形成在中间电极层218上的相变材料220、以及形成在相变材料220上的第二电极层222。第一电极层212、选择器件214、第一金属层216和中间电极层218在存储器单元结构210中起选择器的作用并且被用作选择器。中间电极层218、相变材料220和第二电极层222在存储器单元结构210中起储存元件的作用并且被用作储存元件。应当理解，中间电极层218被用作选择器和储存元件两者中的公共电极。
第一电极层212形成在位线204上并且与选择器件214接触，使得第一电极层212用作电流路径并且可以由导电材料形成。在一些实施方式中，第一电极层212可以是金属、导电金属氮化物、导电金属氧化物、或其组合。在一些实施方式中，第一电极层212可以是氮化钛(TiN)层，但是本公开不限于此。
选择器件214形成在第一电极层212上，并且选择器件214的电阻响应于施加在第一电极层212与中间电极层218之间的选择电压而改变。在一些实施方式中，选择器件214可以是二极管、隧道结、双极结型晶体管(BJT)、混合离子电子传导(MIEC)器件、金属氧化物半导体(MOS)晶体管、或者双向阈值开关(OTS)器件。在一些实施方式中，选择器件214可以为由氧(O)、硫(S)、硒(Se)、碲(Te)、锗(Ge)、锑(Sb)、硅(Si)或砷(As)中的至少一种制成的OTS器件。OTS器件由表现出OTS特性的OTS材料形成。关于包括OTS材料的选择器件214的功能，当在第一电极层212与中间电极层218之间施加低于阈值电压VT的电压时，选择器件214可以处于防止电流流动通过的高电阻状态，并且当在第一电极层212与中间电极层218之间施加高于阈值电压VT的电压时，选择器件214可以处于允许电流流动通过的低电阻状态。
第一金属层216形成在选择器件214上，并且中间电极层218形成在第一金属层216上。第一金属层216和中间电极层218具有不同的导电率，并且中间电极层218的导电率低于第一金属层216的导电率。第一金属层216具有在高温和/或高电流环境下保持稳定的物理特性的特点。在一些实施方式中，第一金属层216可以由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第一金属层216可以具有在2nm与40nm之间的厚度。在一些实施方式中，第一金属层216可以具有在2nm与30nm之间的厚度。在一些实施方式中，第一金属层216可以具有处于2nm与20nm之间的厚度。
中间电极层218形成在选择器与储存元件之间，并且用作选择器和储存元件两者的电极中的一个，使得中间电极层218应当由热绝缘和电绝缘的材料形成，以降低来自选择器和储存元件的温度和电干扰。在一些实施方式中，中间电极层218可以由非晶碳形成。
相变材料220形成在中间电极层218上。相变材料220是其相可以根据加热时间在非晶态与晶态之间可逆地切换的材料。一般地，相变材料220可以以非晶相和一个或者有时几个晶相存在，并且可以在这些相之间快速地且重复地切换。在一些实施方式中，相变材料220可以包括可以使用焦耳热可逆地改变其相的材料，并且相变材料220的电阻可以通过此相变而改变，其中，当在中间电极层218与第二电极层222之间施加电压时生成所述焦耳热。在一些实施方式中，相变材料220可以包括硫属化物成分，其包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一种。在一些实施方式中，相变材料220可以是二元(二元素)化合物(例如GaSb、InSb、InSe、SbTe或GeTe)、三元(三元素)化合物(例如GeSbTe、GaSeTe、InSbTe、SnSbTe或InSbGe)、或者四元(四元素)化合物(例如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)或TeGeSbS)。在一些实施方式中，相变材料220可以是GeSbTe。
第二电极层222形成在相变材料220上。在一些实施方式中，第二电极层222的材料可以与第一电极层212的材料类似。在一些实施方式中，第二电极层222的材料可以与中间电极层218的材料类似。然后，字线206形成在第二电极层222上。
应当理解，根据不同的存储器设计，可以交换对应于存储器单元结构210的位线204和字线206的位置。换言之，第一电极层212可以形成在字线上，并且位线可以形成在第二电极层222上。
图3示出了根据本公开的一些方面的示例性存储器器件300的截面的侧视图。存储器器件300与图2中所示的存储器器件200类似，并且第二金属层316进一步地形成在第一电极层212与选择器件214之间。在图3中，存储器单元结构310也包括形成在位线204上的第一电极层212。第二金属层316然后形成在第一电极层212上，并且选择器件214形成在第二金属层316上。然后，第一金属层216形成在选择器件214上，并且中间电极层218形成在第一金属层216上。存储器单元结构310还包括形成在中间电极层218上的相变材料220、以及形成在相变材料220上的第二电极层222。第一电极层212、第二金属层316、选择器件214、第一金属层216和中间电极层218在存储器单元结构310中起选择器的作用并且被用作选择器。中间电极层218、相变材料220和第二电极层222在存储器单元结构310中起储存元件的作用并且被用作储存元件。应当理解，与存储器单元结构210类似，存储器单元结构310中的中间电极层218被用作选择器和储存元件两者中的公共电极。
第二金属层316也具有在高温和/或高电流环境下保持稳定物理特性的特点。在一些实施方式中，第二金属层316可以由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第二金属层316可以具有在2nm与40nm之间的厚度。在一些实施方式中，第二金属层316可以具有在2nm和与30nm之间的厚度。在一些实施方式中，第二金属层316可以具有在2nm与20nm之间的厚度。
图4示出了根据本公开的一些方面的存储器单元结构310的截面的侧视图。如上所述，存储器单元结构310包括形成在选择器件214与中间电极层218之间的第一金属层。第一金属层216和中间电极层218具有不同的导电率，并且中间电极层218的导电率低于第一金属层216的导电率。
当在第一电极层212与中间电极层218之间施加高于选择器件214的阈值电压VT的电压时，选择器件214可以处于低电阻状态，从而允许电流流动通过。在这种情况下，如图4所示，在选择器件214中形成导电沟道402，并且电流从导电沟道402通过第一金属层216和中间电极层218流入到相变材料220中。导电沟道402在选择器件214内的位置中随机地形成。在一些实施方式中，导电沟道402可以形成在选择器件214的中间，并且在一些实施方式中，导电沟道402可以形成在选择器件214的一侧。
由于第一金属层216具有比中间电极层218高的导电率，因此电流在z方向上进入中间电极层218之前，电流将在x方向和y方向上均匀地分布在第一金属层216中，如图4中的箭头404所示。因此，无论导电沟道402在选择器件214中的哪一位置形成，电流都将从选择器件214通过第一金属层216和中间电极层218流入到相变材料220中，并且电流都将均匀地分布。与常规结构相比，利用均匀地分布的电流，相变材料220可以促进高可靠性和性能。换言之，尽管由于使用热绝缘和电绝缘的材料，中间电极层218具有较高的电阻，但是由于形成第一金属层216，电流分布可以均匀地进入相变材料220。
图5示出了根据本公开的一些方面的示例性存储器器件500的截面的侧视图。在图5中，存储器器件500包括衬底502、形成在衬底502上的多个平行位线504、以及形成在位线504上方的多个平行字线506。可以通过绝缘结构508来划分存储器器件500，以形成多个分离的存储器单元结构510。在一些实施方式中，每一个存储器单元结构510设置在位线504中的相应一个与字线506中的相应一个的相交处。
每一个存储器单元结构510包括形成在位线504上的第一电极层512、形成在第一电极层512上的第二金属层524、形成在第二金属层524上的选择器件514、形成在选择器件514上的第一金属层516、以及形成在第一金属层516上的中间电极层518。存储器单元结构510还包括形成在中间电极层518上的第三金属层526、形成在第三金属层526上的相变材料520、形成在相变材料520上的第四金属层528、以及形成在第四金属层528上的第二电极层522。第一电极层512、第二金属层524、选择器件514、第一金属层516和中间电极层518在存储器单元结构510中起选择器的作用并且被用作选择器。中间电极层518、第三金属层526、相变材料520、第四金属层528和第二电极层522在存储器单元结构510中起储存元件的作用并且被用作储存元件。应当理解，中间电极层518被用作选择器和储存元件两者中的公共电极。
第一电极层512、第二金属层524、选择器件514、第一金属层516、中间电极层518、相变材料520和第二电极层522的功能、形成或尺寸与图2和图3中所示的存储器器件200和300的实施方式类似，并且这里不再重复。第三金属层526和第四金属层528具有比中间电极层518高的导电率。在一些实施方式中，第三金属层526和第四金属层528可以由钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合形成，但不限于此。
图6示出了根据本公开的一些方面的存储器单元结构510的截面的侧视图。如上所述，存储器单元结构510包括形成在选择器件514与中间电极层518之间的第一金属层516。第一金属层516和中间电极层518具有不同的导电率，并且中间电极层518的导电率低于第一金属层516的导电率。
当在第一电极层512与中间电极层518之间施加高于选择器件514的阈值电压VT的电压时，选择器件514可以处于低电阻状态，从而允许电流流动通过。在这种情况下，如图6所示，在选择器件514中形成导电沟道602，并且电流从导电沟道602通过第一金属层516和中间电极层518流入到相变材料520中。导电沟道602在选择器件514内的位置中随机地形成。在一些实施方式中，导电沟道602可以形成在选择器件514的中间，并且在一些实施方式中，导电沟道602可以形成在选择器件514的一侧。
由于第一金属层516具有比中间电极层518高的导电率，因此电流在z方向上进入中间电极层518之前，电流将在x方向和y方向上均匀地分布在第一金属层516中，如图6中的箭头604所示。因此，无论导电沟道602在选择器件514中的哪一位置形成，电流都将从选择器件514通过第一金属层516和中间电极层518流入到相变材料520中，并且电流都将均匀地分布。与常规结构相比，利用均匀地分布的电流，相变材料520可以促进高可靠性和性能。换言之，尽管由于使用热绝缘的和电绝缘的材料，中间电极层518具有较高的电阻，但是由于形成第一金属层516，电流分布可以均匀地进入相变材料520。
在一些实施方式中，第三金属层526和第四金属层528工作用于调整中间电极层518与相变材料520之间以及相变材料520与第二电极层522之间的粘合力。第三金属层526和第四金属层528具有比中间电极层518高的导电率。在一些实施方式中，第三金属层526和第四金属层528可以由钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合形成，但不限于此。
图7A-图7B示出了根据本公开的一些方面的开关器件700的截面的侧视图。如图7A中所示，开关器件700包括第一电极层702、形成在第一电极层702上的选择器件704、形成在选择器件704上的第一金属层706、以及形成在第一金属层706上的第二电极层708。在一些实施方式中，第一电极层702可以是金属、导电金属氮化物、导电金属氧化物或其组合。在一些实施方式中，第一电极层702可以是氮化钛(TiN)层，但是本公开不限于此。选择器件704形成在第一电极层702上，并且选择器件704的电阻响应于施加在第一电极层702与第二电极层708之间的选择电压而改变。在一些实施方式中，选择器件704可以是二极管、隧道结、双极结型晶体管(BJT)、混合离子电子传导(MIEC)器件、金属氧化物半导体(MOS)晶体管、或者双向阈值开关(OTS)器件。在一些实施方式中，选择器件704可以是由氧(O)、硫(S)、硒(Se)、碲(Te)、锗(Ge)、锑(Sb)、硅(Si)或砷(As)中的至少一种制成的OTS器件。OTS器件由表现出OTS特性的OTS材料形成。
第一金属层706形成在选择器件704上，并且第二电极层708形成在第一金属层706上。第一金属层706和第二电极层708具有不同的导电率，并且第二电极层708的导电率低于第一金属层706的导电率。第一金属层706具有在高温和/或高电流环境下保持稳定物理特性的特点。在一些实施方式中，第一金属层706可以由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第一金属层706可以具有在2nm与40nm之间的厚度。在一些实施方式中，第一金属层706可以具有在2nm与30nm之间的厚度。在一些实施方式中，第一金属层706可以具有在2nm与20nm之间的厚度。在一些实施方式中，第二电极层708可以由热绝缘的和电绝缘的材料形成。在一些实施方式中，第二电极层708可以由非晶碳形成。
图7B示出了开关器件700的另一实施方式。在图7B中，第二金属层710进一步形成在第一电极层702与选择器件704之间。在一些实施方式中，第二金属层710可以由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第二金属层710可以具有在2nm与40nm之间的厚度。在一些实施方式中，第二金属层710可以具有在2nm与30nm之间的厚度。在一些实施方式中，第二金属层710可以具有在2nm与20nm之间的厚度。
图8示出了根据本公开的一些方面的用于制造存储器单元的示例性方法800的流程图。应当理解，在执行方法800之前，可以制备衬底，并且可以预先在衬底上形成多个位线。参考图8，方法800开始于操作802，在该操作中，在第一电极层上形成选择器件，其中，第一电极层形成在位线上。第一电极层可以是金属、导电金属氮化物、导电金属氧化物或其组合。在一些实施方式中，第一电极层可以是氮化钛(TiN)层，但是本公开不限于此。
在一些实施方式中，选择器件可以是二极管、隧道结、双极结型晶体管(BJT)、混合离子电子传导(MIEC)器件、金属氧化物半导体(MOS)晶体管、或者双向阈值开关(OTS)器件。在一些实施方式中，选择器件可以是由氧(O)、硫(S)、硒(Se)、碲(Te)、锗(Ge)、锑(Sb)、硅(Si)或砷(As)中的至少一种制成的OTS器件。
参考操作804和806，在选择器件上形成第一金属层，并且在第一金属层上形成中间电极层，其中，第一金属层和中间电极层具有不同的导电率。在一些实施方式中，中间电极层具有第一导电率，该第一导电率低于第一金属层的第二导电率。第一金属层具有在高温和/或高电流环境下保持稳定物理特性的特点。在一些实施方式中，第一金属层可以是由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第一金属层可以具有在2nm与40nm之间的厚度。在一些实施方式中，第一金属层可以具有在2nm与30nm之间的厚度。在一些实施方式中，第一金属层可以具有在2nm与20nm之间的厚度。中间电极层由热绝缘的和电绝缘的材料形成，以降低来自选择器和储存元件的温度干扰和电干扰。在一些实施方式中，中间电极层可以由非晶碳形成。
参考操作808，在中间电极层上形成相变材料。相变材料是其相可以根据加热时间在非晶态与晶态之间可逆地切换的材料。在一些实施方式中，相变材料可以包括硫属化物成分，其包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一种。在一些实施方式中，相变材料220可以是二元(二元素)化合物(例如，GaSb、InSb、InSe、SbTe或GeTe)、三元(三元素)化合物(例如，GeSbTe、GaSeTe、InSbTe、SnSbTe或InSbGe)、四元(四元素)化合物(例如，AgInSbTe、(GeSn)SbTe、GeSb(SeTe)或TeGeSbS)。在一些实施方式中，相变材料220可以是GeSbTe。
参考操作810，在相变材料上形成第二电极层。在一些实施方式中，第二电极层的材料可以与第一电极层的材料类似。在一些实施方式中，第二电极层的材料可以与中间电极层的材料类似。
在一些实施方式中，在第一电极层上形成选择器件之前，可以在第一电极层上形成第二金属层。第二金属层具有第三导电率，该第三导电率高于中间电极层的第一导电率。在一些实施方式中，第二金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第二金属层可以具有在2nm与40nm之间的厚度。在一些实施方式中，第二金属层可以具有在2nm与30nm之间的厚度。在一些实施方式中，第二金属层可以具有在2nm与20nm之间的厚度。
在一些实施方式中，在中间电极层上形成相变材料之前，可以在中间电极层上形成第三金属层。在一些实施方式中，在相变材料上形成第二电极层之前，可以在相变材料上形成第四金属层。
本公开描述了在中间层之前形成第一金属层的方法，并且第一金属层具有比中间电极层高的导电率。电流从选择器件通过第一金属层和中间电极流入相变材料中，并且中间电极可以均匀地分布，并且由此提高相变材料的可靠性和性能。
根据本公开的一个方面，公开了一种存储器单元。该存储器单元包括第一电极层、形成在第一电极层上的选择器件、形成在选择器件上的第一金属层、形成在第一金属层上的中间电极层、形成在中间电极层上的相变材料、以及形成在相变材料上的第二电极层。中间电极层和第一金属层具有不同的导电率。
在一些实施方式中，中间电极层的第一导电率低于第一金属层的第二导电率。在一些实施方式中，第一金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第一金属层具有在2nm与40nm之间的厚度。
在一些实施方式中，选择器件是二极管、隧道结、双极结型晶体管(BJT)、混合离子电子传导(MIEC)器件、金属氧化物半导体(MOS)晶体管、或者双向阈值开关(OTS)器件。在一些实施方式中，选择器件是由氧(O)、硫(S)、硒(Se)、碲(Te)、锗(Ge)、锑(Sb)、硅(Si)或砷(As)中的至少一种制成的OTS器件。在一些实施方式中，相变材料包括硫属化物成分，其包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一种。
在一些实施方式中，该存储器单元还包括形成在第一电极层与选择器件之间的第二金属层。在一些实施方式中，第二金属层具有第三导电率，该第三导电率高于中间电极层的第一导电率。在一些实施方式中，第二金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第二金属层具有在2nm与40nm之间的厚度。
在一些实施方式中，该存储器单元还包括形成在中间电极层与相变材料之间的第三金属层。在一些实施方式中，第三金属层具有第四导电率，该第四导电率高于中间电极层的第一导电率。在一些实施方式中，该存储器单元还包括形成在相变材料与第二电极层之间的第四金属层。在一些实施方式中，该第一电极层形成在位线或者字线上。在一些实施方式中，位线或者字线形成在该第二电极层上。
根据本公开的另一方面，公开了一种存储器器件。位于位线与字线之间的该存储器器件包括选择单元、储存单元、形成在选择单元与储存单元之间的中间电极、以及形成在选择单元与中间电极之间的第一金属层。第一金属层的第一导电率高于中间电极的第二导电率。
在一些实施方式中，该选择单元包括第一电极和选择器件，并且该选择器件的电阻响应于施加在第一电极与中间电极之间的选择电压而改变。在一些实施方式中，该选择器件是二极管、隧道结、双极结型晶体管(BJT)、混合离子电子传导(MIEC)器件、金属氧化物半导体(MOS)晶体管、或者双向阈值开关(OTS)器件。在一些实施方式中，该选择器件是由氧(O)、硫(S)、硒(Se)、碲(Te)、锗(Ge)、锑(Sb)、硅(Si)或砷(As)中的至少一种制成的OTS器件。
在一些实施方式中，该储存单元包括第二电极和相变材料，并且该相变材料响应于施加到该相变材料的电流在非晶相和晶相之间变换。在一些实施方式中，相变材料包括硫属化物成分，其包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一种。
在一些实施方式中，第一金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第一金属层具有在2nm与40nm之间的厚度。
在一些实施方式中，该选择单元还包括形成在第一电极与选择器件之间的第二金属层。在一些实施方式中，第二金属层的第三导电率高于中间电极的第二导电率。在一些实施方式中，第二金属是由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第二金属层具有在2nm与40nm之间的厚度。
根据本公开的另一方面，公开了一种开关器件。该开关器件包括第一电极、由非晶碳形成的第二电极、形成在第一电极与第二电极之间的双向阈值开关(OTS)层、以及形成在OTS层与第二电极之间的第一金属层。第一金属层的第一导电率高于第二电极的第二导电率。
在一些实施方式中，第一金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第一金属层具有在2nm与40nm之间的厚度。在一些实施方式中，该开关器件还包括形成在OTS层与第一电极之间的第二金属层。在一些实施方式中，第二金属层的第三导电率高于第二电极的第二导电率。在一些实施方式中，第二金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第二金属层具有在2nm与40nm之间的厚度。在一些实施方式中，该OTS层由氧(O)、硫(S)、硒(Se)、碲(Te)、锗(Ge)、锑(Sb)、硅(Si)或砷(As)中的至少一种制成。
根据本公开的另一方面，公开了一种用于制造存储器单元的方法。该方法包括在第一电极层上形成选择器件，在选择器件上形成第一金属层，在第一金属层上形成具有与第一金属层不同的导电率的中间电极层，在中间电极层上形成相变材料以及在相变材料上形成第二电极层。
在一些实施方式中，形成具有第一导电率的中间电极层，该第一导电率低于第一金属层的第二导电率。在一些实施方式中，第一金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第一金属层具有在2nm与40nm之间的厚度。
在一些实施方式中，该选择器件包括二极管、隧道结、双极结型晶体管(BJT)、混合离子电子传导(MIEC)器件、金属氧化物半导体(MOS)晶体管、或者双向阈值开关(OTS)器件。在一些实施方式中，该选择器件是由氧(O)、硫(S)、硒(Se)、碲(Te)、锗(Ge)、锑(Sb)、硅(Si)或砷(As)中的至少一种制成的OTS器件。在一些实施方式中，相变材料包括硫属化物成分，其包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一种。
在一些实施方式中，在第一电极层上形成选择器件之前，还在第一电极层上形成第二金属层。在一些实施方式中，第二金属层具有第三导电率，该第三导电率高于中间电极层的第一导电率。在一些实施方式中，第二金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。在一些实施方式中，第二金属层具有在2nm和40nm之间的厚度。
在一些实施方式中，在中间电极层上形成相变材料之前，还在中间电极层上形成第三金属层。在一些实施方式中，第三金属层具有第四导电率，该第四导电率高于中间电极层的第一导电率。在一些实施方式中，在相变材料上形成第二电极层之前，在相变材料上形成第四金属层。
可以容易地修改具体实施方式的前述描述和/或使其适于各种应用。因此，基于本文呈现的教导和指导，此类适应和修改旨在处于所公开的实施方式的等同物的含义和范围内。
本公开的广度和范围不应由上述示例性实施例中的任何一个限制，而应仅根据所附权利要求及其等同物来限定。

Claims (50)

1.一种存储器单元，包括：
第一电极层；
形成在所述第一电极层上的选择器件；
形成在所述选择器件上的第一金属层；
形成在所述第一金属层上的中间电极层；
形成在所述中间电极层上的相变材料；以及
形成在所述相变材料上的第二电极层，
其中，所述中间电极层和所述第一金属层具有不同的导电率。
2.根据权利要求1所述的存储器单元，其中，所述中间电极层的第一导电率低于所述第一金属层的第二导电率。
3.根据权利要求1-2中的任一项所述的存储器单元，其中，所述第一金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。
4.根据权利要求1-3中的任一项所述的存储器单元，其中，所述第一金属层具有在2nm与40nm之间的厚度。
5.根据权利要求1所述的存储器单元，其中，所述选择器件是二极管、隧道结、双极结型晶体管(BJT)、混合离子电子传导(MIEC)器件、金属氧化物半导体(MOS)晶体管或者双向阈值开关(OTS)器件。
6.根据权利要求1所述的存储器单元，其中，所述选择器件为由氧(O)、硫(S)、硒(Se)、碲(Te)、锗(Ge)、锑(Sb)、硅(Si)或砷(As)中的至少一种制成的OTS器件。
7.根据权利要求1所述的存储器单元，其中，所述相变材料包括硫属化物成分，所述硫属化物成分包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一种。
8.根据权利要求1所述的存储器单元，其中，所述存储器单元还包括形成在所述第一电极层与所述选择器件之间的第二金属层。
9.根据权利要求8所述的存储器单元，其中，所述第二金属层具有第三导电率，所述第三导电率高于所述中间电极层的第一导电率。
10.根据权利要求8-9中的任一项所述的存储器单元，其中，所述第二金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。
11.根据权利要求8-10中的任一项所述的存储器单元，其中，所述第二金属层具有在2nm与40nm之间的厚度。
12.根据权利要求1所述的存储器单元，其中，所述存储器单元还包括形成在所述中间电极层与所述相变材料之间的第三金属层。
13.根据权利要求12所述的存储器单元，其中，所述第三金属层具有第四导电率，所述第四导电率高于所述中间电极层的第一导电率。
14.根据权利要求12-13中的任一项所述的存储器单元，其中，所述存储器单元还包括形成在所述相变材料与所述第二电极层之间的第四金属层。
15.根据权利要求1-14中的任一项所述的存储器单元，其中，所述第一电极层形成在位线或者字线上。
16.根据权利要求1-14中的任一项所述的存储器单元，其中，位线或者字线形成在所述第二电极层上。
17.一种位于位线与字线之间的存储器器件，包括：
选择单元；
储存单元；
形成在所述选择单元与所述储存单元之间的中间电极；以及
形成在所述选择单元与所述中间电极之间的第一金属层，
其中，所述第一金属层的第一导电率高于所述中间电极的第二导电率。
18.根据权利要求17所述的存储器器件，其中，所述选择单元包括第一电极和选择器件，并且所述选择器件的电阻响应于施加在所述第一电极与所述中间电极之间的选择电压而改变。
19.根据权利要求18所述的存储器器件，其中，所述选择器件是二极管、隧道结、双极结型晶体管(BJT)、混合离子电子传导(MIEC)器件、金属氧化物半导体(MOS)晶体管或者双向阈值开关(OTS)器件。
20.根据权利要求18所述的存储器器件，其中，所述选择器件为由氧(O)、硫(S)、硒(Se)、碲(Te)、锗(Ge)、锑(Sb)、硅(Si)或砷(As)中的至少一种制成的OTS器件。
21.根据权利要求17所述的存储器器件，其中，所述储存单元包括第二电极和相变材料，并且所述相变材料响应于施加到所述相变材料的电流而在非晶相与晶相之间变换。
22.根据权利要求21所述的存储器器件，其中，所述相变材料包括硫属化物成分，所述硫属化物成分包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一种。
23.根据权利要求17-22中的任一项所述的存储器器件，其中，所述第一金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。
24.根据权利要求17-23中的任一项所述的存储器器件，其中，所述第一金属层具有在2nm与40nm之间的厚度。
25.根据权利要求18所述的存储器器件，其中，所述选择单元还包括形成在所述第一电极与所述选择器件之间的第二金属层。
26.根据权利要求25所述的存储器器件，其中，所述第二金属层的第三导电率高于所述中间电极的所述第二导电率。
27.根据权利要求25-26中的任一项所述的存储器器件，其中，所述第二金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。
28.根据权利要求25-27中的任一项所述的存储器器件，其中，所述第二金属层具有在2nm与40nm之间的厚度。
29.一种开关器件，包括：
第一电极；
由非晶碳形成的第二电极；
形成在所述第一电极与所述第二电极之间的双向阈值开关(OTS)层；以及
形成在所述OTS层与所述第二电极之间的第一金属层，
其中，所述第一金属层的第一导电率高于所述第二电极的第二导电率。
30.根据权利要求29所述的开关器件，其中，所述第一金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。
31.根据权利要求29-30中的任一项所述的开关器件，其中，所述第一金属层具有在2nm与40nm之间的厚度。
32.根据权利要求29-31中的任一项所述的开关器件，还包括：
形成在所述OTS层与所述第一电极之间的第二金属层。
33.根据权利要求32所述的开关器件，其中，所述第二金属层的第三导电率高于所述第二电极的所述第二导电率。
34.根据权利要求33所述的开关器件，其中，所述第二金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。
35.根据权利要求32-34中的任一项所述的开关器件，其中，所述第二金属层具有在2nm与40nm之间的厚度。
36.根据权利要求29-35中的任一项所述的开关器件，其中，所述OTS层由氧(O)、硫(S)、硒(Se)、碲(Te)、锗(Ge)、锑(Sb)、硅(Si)或砷(As)中的至少一种制成。
37.一种用于制造存储器单元的方法，包括：
在第一电极层上形成选择器件；
在所述选择器件上形成第一金属层；
在所述第一金属层上形成具有与所述第一金属层不同的导电率的中间电极层；
在所述中间电极层上形成相变材料；以及
在所述相变材料上形成第二电极层。
38.根据权利要求37所述的方法，其中，形成具有与所述第一金属层不同的导电率的所述中间电极层包括：
形成具有第一导电率的所述中间电极层，所述第一导电率低于所述第一金属层的第二导电率。
39.根据权利要求37-38中的任一项所述的方法，其中，所述第一金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。
40.根据权利要求37-39中的任一项所述的方法，其中，所述第一金属层具有在2nm与40nm之间的厚度。
41.根据权利要求37所述的方法，其中，形成所述选择器件包括：
形成二极管、隧道结、双极结型晶体管(BJT)、混合离子电子传导(MIEC)器件、金属氧化物半导体(MOS)晶体管或者双向阈值开关(OTS)器件。
42.根据权利要求37所述的方法，其中，所述选择器件为由氧(O)、硫(S)、硒(Se)、碲(Te)、锗(Ge)、锑(Sb)、硅(Si)或砷(As)中的至少一种制成的OTS器件。
43.根据权利要求37所述的方法，其中，所述相变材料包括硫属化物成分，所述硫属化物成分包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一种。
44.根据权利要求37所述的方法，在所述第一金属层上形成所述选择器件之前，所述方法还包括：
在所述第一电极层上形成第二金属层。
45.根据权利要求44所述的方法，其中，所述第二金属层具有第三导电率，所述第三导电率高于所述中间电极层的第一导电率。
46.根据权利要求44-45中的任何一项所述的方法，其中，所述第二金属层由钨(W)、氮化钨(WN)、氮化硅钨(WSiN)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)形成。
47.根据权利要求44-46中的任一项所述的方法，其中，所述第二金属层具有在2nm与40nm之间的厚度。
48.根据权利要求37所述的方法，在所述中间电极层上形成所述相变材料之前，所述方法还包括：
在所述中间电极层上形成第三金属层。
49.根据权利要求48所述的方法，其中，所述第三金属层具有第四导电率，所述第四导电率高于所述中间电极层的第一导电率。
50.根据权利要求48-49中的任一项所述的方法，在所述相变材料上形成所述第二电极层之前，所述方法还包括：
在所述相变材料上形成第四金属层。
CN202180000265.XA 2021-01-14 2021-01-14 相变存储器单元结构及其制造方法 Active CN112840459B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/071821 WO2022151184A1 (en) 2021-01-14 2021-01-14 Phase-change memory cell structure and method for fabricating the same

Publications (2)

Publication Number Publication Date
CN112840459A true CN112840459A (zh) 2021-05-25
CN112840459B CN112840459B (zh) 2023-07-25

Family

ID=75929813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180000265.XA Active CN112840459B (zh) 2021-01-14 2021-01-14 相变存储器单元结构及其制造方法

Country Status (2)

Country Link
CN (1) CN112840459B (zh)
WO (1) WO2022151184A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140097397A1 (en) * 2012-10-08 2014-04-10 SK Hynix Inc. Resistive memory device and memory apparatus and data processing system having the same
CN105390610A (zh) * 2014-09-03 2016-03-09 株式会社东芝 电阻随机存取存储器装置及其制造方法
US20170084835A1 (en) * 2013-11-07 2017-03-23 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance
CN107004765A (zh) * 2014-12-05 2017-08-01 英特尔公司 用于相变存储器元件的阻挡膜技术与构造
CN108231822A (zh) * 2016-12-15 2018-06-29 三星电子株式会社 可变电阻存储装置
CN108666417A (zh) * 2017-03-27 2018-10-16 三星电子株式会社 包括可变电阻材料层的存储器件
CN111326652A (zh) * 2018-12-14 2020-06-23 爱思开海力士有限公司 具有抗氧化电极的可变电阻半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933656B (zh) * 2020-10-19 2021-02-23 长江先进存储产业创新中心有限责任公司 一种三维相变存储器及其制备方法
CN112117298B (zh) * 2020-11-18 2021-03-23 长江先进存储产业创新中心有限责任公司 三维相变存储器及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140097397A1 (en) * 2012-10-08 2014-04-10 SK Hynix Inc. Resistive memory device and memory apparatus and data processing system having the same
US20170084835A1 (en) * 2013-11-07 2017-03-23 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance
CN105390610A (zh) * 2014-09-03 2016-03-09 株式会社东芝 电阻随机存取存储器装置及其制造方法
CN107004765A (zh) * 2014-12-05 2017-08-01 英特尔公司 用于相变存储器元件的阻挡膜技术与构造
CN108231822A (zh) * 2016-12-15 2018-06-29 三星电子株式会社 可变电阻存储装置
CN108666417A (zh) * 2017-03-27 2018-10-16 三星电子株式会社 包括可变电阻材料层的存储器件
CN111326652A (zh) * 2018-12-14 2020-06-23 爱思开海力士有限公司 具有抗氧化电极的可变电阻半导体器件

Also Published As

Publication number Publication date
WO2022151184A1 (en) 2022-07-21
CN112840459B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
US10586593B2 (en) Programmable resistive device and memory using diode as selector
US10879459B2 (en) Phase change memory cell with constriction structure
US9397290B2 (en) Memory cells
US8116129B2 (en) Variable resistance memory device and method of manufacturing the same
US11031435B2 (en) Memory device containing ovonic threshold switch material thermal isolation and method of making the same
WO2018186166A1 (en) Memory cell switch device
US20190221739A1 (en) Switching device, method of fabricating the same, and non-volatile memory device having the same
CN112041997A (zh) 用于3D X-Point存储器的具有减小的编程电流和热串扰的新单元结构
US20090146131A1 (en) Integrated Circuit, and Method for Manufacturing an Integrated Circuit
US20190123102A1 (en) Non-volatile memory device
WO2022151182A1 (en) Phase-change memory cell and method for fabricating the same
US10818730B2 (en) Semiconductor memory device
CN112840459B (zh) 相变存储器单元结构及其制造方法
US20200066794A1 (en) Memory cell switch device
US11616197B2 (en) Variable resistance memory device
US20210036218A1 (en) Semiconductor memory device
US10700127B2 (en) Semiconductor memory device
WO2023087131A1 (en) Phase-change memory device and method for forming the same
US20230232639A1 (en) Ovonic threshold switch selectors with high-conductivity current spreading layer
US11672132B2 (en) Variable resistance memory device
WO2023004609A1 (en) Phase-change memory device and method for forming the same
US20230403955A1 (en) Semiconductor memory device
WO2023108406A1 (en) Memory device and layout of the same
WO2023168696A1 (en) Three-dimensional memory device and method of manufacturing thereof
CN112602152A (zh) 具有多个阈值电压的存储单元的存储器件及其形成和操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant