CN107004765A - 用于相变存储器元件的阻挡膜技术与构造 - Google Patents

用于相变存储器元件的阻挡膜技术与构造 Download PDF

Info

Publication number
CN107004765A
CN107004765A CN201580060284.6A CN201580060284A CN107004765A CN 107004765 A CN107004765 A CN 107004765A CN 201580060284 A CN201580060284 A CN 201580060284A CN 107004765 A CN107004765 A CN 107004765A
Authority
CN
China
Prior art keywords
electrode layer
barrier film
layer
phase
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580060284.6A
Other languages
English (en)
Other versions
CN107004765B (zh
Inventor
C·W·佩茨
Y·J·胡
D·W·柯林斯
A·麦克蒂尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107004765A publication Critical patent/CN107004765A/zh
Application granted granted Critical
Publication of CN107004765B publication Critical patent/CN107004765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开的实施例描述了用于相变存储器元件的阻挡膜技术和构造。在实施例中，装置包括多个相变存储器(PCM)元件，其中所述多个PCM元件中的单独的PCM元件包括：底部电极层、设置在所述底部电极层上的选择器件层、设置在所述选择器件层上的中间电极层、设置在所述中间电极层上的相变材料层、设置在所述相变材料上的顶部电极层、以及阻挡膜，所述阻挡膜包括IV族过渡金属、VI族过渡金属、碳(C)和氮(N)，所述阻挡膜设置在所述底部电极层与所述顶部电极层之间。可以描述和/或要求保护其它实施例。

Description

用于相变存储器元件的阻挡膜技术与构造
相关申请的交叉引用
本专利申请要求在2014年12月5日提交的美国专利申请No.14/562,473，并且名称为“BARRIER FILM TECHNIQUES AND CONFIGURATIONS FOR PHASE-CHANGE MEMORYELEMENTS”的优先权，出于所有目的在此其全部内容通过引用的方式被并入到本文中。
技术领域
本公开的实施例大体上涉及集成电路的领域，并且更具体地涉及用于相变存储器元件的阻挡膜技术与构造。
背景技术
相变存储器(PCM)技术(例如，多栈交叉点PCM)对于其它非易失性存储(NVM)技术而言是有希望的替代物。目前，PCM元件中的硫族化物材料通过周围的电极可以是易于扩散的，这可能会阻碍活性膜的成分控制。
附图说明
通过以下结合附图的具体描述，将会容易地理解实施例。为了有利于实施这个描述，相似的附图标记指定相似的结构元件。以举例而不是限制的方式在附图中示出了实施例。
图1示意地示出了根据一些实施例的以晶圆形式和以单一化形式的示例性管芯的上视图。
图2示意地示出了根据一些实施例的集成电路(IC)组件的截面侧视图。
图3示意地示出了根据一些实施例的PCM器件的截面侧视图。
图4A-图4E示意地示出了根据一些实施例的具有设置在底部电极层与顶部电极层之间的阻挡膜的PCM元件的截面侧视图。
图5是根据一些实施例的制造PCM器件的方法的流程图。
图6示意地示出了根据本文中描述的多种实施例的包括PCM器件的示例性系统。
具体实施方式
本公开的实施例描述了用于相变存储器元件的阻挡膜技术和构造。在以下具体描述中，参考构成本文一部分的附图，其中在本文中相似的附图标记指定相似的部件，并且在其中以说明性的方式示出了可以实施本公开的主题的实施例。应该理解的是，在不脱离本公开范围的情况下，可以利用其它实施例并且可以做出结构或逻辑的改变。因此，以下详细描述不会被理解为限制的意义，并且实施例的范围由所附权利要求及其等同物来进行限定。
出于本公开的目的，短语“A和/或B”表示(A)、(B)、或(A和B)。出于本公开的目的，短语“A、B、和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。
该描述可以使用短语“在实施例中”或“在若干实施例中”，其各自可以指的是相同或不同的实施例中的一个或多个。此外，如关于本公开的实施例所使用的，术语“包括”、“包含”、“具有”等是同义的。术语“耦合”可以指的是直接的连接、间接的连接、或间接的通信。
如本文中所使用的，术语“模块”可以指的是以下的部分，或包括以下：专用集成电路(ASIC)、电子电路、处理器(共享的、专用的、或成组的)和/或执行一个或多个软件或固件程序的存储器(共享的、专用的、或成组的)、组合逻辑电路、状态机、和/或提供所述功能的其它适合的部件。
图1示意地示出了根据一些实施例的以晶圆形式10和以单一化形式100的示例性管芯102的上视图。在一些实施例中，管芯102可以是由半导体材料(诸如，例如，硅或其它适合的材料)组成的晶圆11的多个管芯(例如，管芯102、102a、102b)中的一个。多个管芯可以形成在晶圆11的表面上。管芯中的每一个可以是包括本文中所描述的相变存储器(PCM)器件的半导体产品的重复单元。例如，根据一些实施例，管芯102可以包括PCM器件的电路103。依据多种实施例，电路103可以包括一个或多个PCM元件(例如，单元)，其可以被配置在阵列中。PCM元件可以包括相变材料，例如可以应用由电流产生的热而在结晶态与非晶态之间进行切换的硫属玻璃。相变材料的状态(结晶的/非晶质的)可以与PCM元件的逻辑值(例如，1或0)相对应。在一些实施例中，电路103可以是PCM与开关(PCMS)器件的部分。即，PCM元件可以包括开关诸如，例如，双向阈值开关(OTS)，其被配置用于PCM元件的选择/编程操作中。
电路103可以进一步包括耦合到PCM元件的一个或多个位线以及一个或多个字线。在一些实施例中，位线和字线可以被配置为使得PCM元件中的每一个被设置在每个单独的位线与字线的相交处。可以使用字线和位线将电压或偏压应用到PCM元件的目标PCM元件以选择用于读或写操作的目标单元。位线驱动器可以耦合到位线并且字线驱动器可以耦合到字线以有利于实施PCM元件的解码/选择。电容器和电阻器可以耦合到位线和字线。在一些实施例中，电路103可以包括其它适合的器件和构造。例如，电路103可以包括被配置为执行读取、编程、验证和/或分析操作的一个或多个模块。
在一些实施例中，电路103可以使用PCM制造工艺和/或其它适合的半导体制造工艺来形成。应该意识到的是，在图1中仅示意地描写了电路103，并且电路103可以以包括例如一个或多个状态机的电路形式表示广泛的多种适合的逻辑或存储器，一个或多个状态机包括电路和/或被配置为执行动作例如，读取、编程、验证和/或分析操作的在存储设备中的指令(例如，固件或软件)。
在半导体产品的制造过程完成之后，晶圆11可以经历单一化过程，其中管芯(例如，管芯102、102a、102b)中的每个彼此分离以提供半导体产品的分立的“芯片”。晶圆11可以是多种尺寸中的任何尺寸。在一些实施例中，晶圆11具有范围从大约25.4mm到大约450mm的直径。在其它实施例中，晶圆11可以包括其它尺寸和/或其它形状。依据多种实施例，电路103可以设置在以晶圆形式10或以单一化形式100的半导体衬底上。在一些实施例中，管芯102可以包括逻辑或存储器，或其组合。
图2示意地示出了根据一些实施例的集成电路(IC)组件200的截面侧视图。在一些实施例中，IC组件200可以包括与封装衬底121电耦合和/或物理耦合的一个或多个管芯(在下文中“管芯102”)。管芯102可以包括电路(例如，图1的电路103)诸如本文中描述的PCM器件。在一些实施例中，封装衬底121可以与电路板122耦合，如可以看到的。
管芯102可以表示使用半导体制造工艺(例如，薄膜沉积、光刻、蚀刻以及关于形成PCM器件所使用的相似的工艺)由半导体材料(例如，硅)制成的分立的产品。在一些实施例中，管芯102可以是以下、包括、或是以下中的部分：处理器、存储器、片上系统(SoC)或一些实施例中的ASIC。在一些实施例中，电绝缘的材料(诸如，例如，模制物料或填充材料(未示出))可以封装管芯102和/或管芯级互连结构106的至少部分。
如所述，管芯102可以依据广泛的多种适合的结构来附连到封装衬底121，适合的结构包括例如，以倒装芯片构造的方式直接与封装衬底121耦合。在倒装芯片构造中，包括有源电路的管芯102的有源侧S1使用管芯级互连结构106附连到封装衬底121的表面，管芯级互连结构106例如，凸点、柱形、或也可以将管芯102与封装衬底121电耦合的其它适合的结构。管芯102的有源侧S1可以包括电路，诸如，例如，PCM元件。可以与有源侧S1相对地来设置无源侧S2，如可以看到的。在其它实施例中，管芯102可以设置在以多种适合的堆叠式管芯构造中的任何一种的方式与封装衬底121耦合的另一个管芯上。例如，处理器管芯可以以倒装芯片构造与封装衬底121耦合，并且管芯102可以以倒装芯片构造安装到处理器管芯上并且使用通过处理器管芯而形成的硅通孔(TSV)与封装衬底电耦合。在另一其它实施例中，管芯102可以嵌入在封装衬底121内或与嵌入在封装衬底121内的管芯耦合。在其它实施例中，其它管芯可以与管芯102一起以并排构造与封装衬底121耦合。
在一些实施例中，管芯级互连结构106可以被配置为在管芯102与封装衬底121之间路由电信号。电信号可以包括，例如，与管芯的操作相关地使用的输入/输出(I/O)信号和/或功率/地信号。管芯级互连结构106可以与设置在管芯102的有源侧S1上的相对应的管芯触点耦合，并且与设置在封装衬底121上的封装触点耦合。管芯触点和/或封装触点可以包括，例如，焊盘、通孔、沟槽、迹线和/或其它适合的触点结构。
在一些实施例中，封装衬底121是具有内核和/或内建层的环氧树脂型层压衬底，诸如，例如，Ajinomoto内建膜(ABF)衬底。在其它实施例中，封装衬底121可以包括其它适合的类型的衬底包括，例如，由玻璃、陶瓷、或半导体材料形成的衬底。
封装衬底121可以包括电路由特征，电路由特征被配置为将电信号路由到管芯102或从管芯路由电信号。电路由特征可以包括，例如，设置在封装衬底121的一个或多个表面上的封装触点(例如，焊盘110)和/或内部路由特征(未示出)诸如，例如，沟槽、通孔或用于通过封装衬底121路由电信号的其它互连结构。
电路板122可以是由诸如环氧树脂层压板之类的电绝缘材料构成的印刷电路板(PCB)。例如，电路板122可以包括由以下材料构成的电绝缘层：诸如，例如，聚四氟乙烯、酚醛棉纸材料(例如，阻燃剂4(FR-4)、FR-1)、绵纸和环氧材料(例如，CEM-1或CEM-3)、或使用环氧树脂预浸材料层压在一起的玻璃织物材料。例如，迹线、沟槽、通孔等的互连结构(未示出)可以通过电绝缘层形成，以通过电路板122路由管芯102的电信号。在其它实施例中，电路板122可以由其它适合的材料构成。在一些实施例中，电路板122是主板(例如，图6的主板602)。
封装级互连(诸如，例如，焊球112)可以耦合到封装衬底121上和/或电路板122上的焊盘110以形成相对应的焊点，该焊点被配置为进一步在封装衬底121和电路板122之间路由电信号。焊盘110可以由任何适合的导电材料构成，导电材料诸如包括例如镍(Ni)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)以及其组合等的金属。封装级互连可以包括其它结构和/或构造，其包括例如平面网格阵列(LGA)结构等。
在其它实施例中，IC组件200可以包括广泛的多种其它适合的构造，该结构包括以下的适合的组合：例如，倒装芯片和/或引线接合构造、中介层、包括系统级封装(SiP)和/或封装叠加(PoP)的多芯片封装构造。在管芯102与IC组件200的其它部件之间路由电信号的其它适合的技术可以被用在一些实施例中。
图3示意地示出了根据一些实施例的PCM器件300的截面侧视图。PCM器件可以包括在衬底302上形成的多个PCM元件(例如，单独的PCM元件316)。单独的PCM元件306可以与PCM器件的单元的阵列的单元相对应。
依据多个实施例，单独的PCM元件316中每一个可以包括设置在字线304上的层的堆置体。一个或多个介入层和/或结构(例如，电路)可以设置在衬底302与字线304之间。例如，在字线304与衬底302之间，电路可以包括形成在衬底302上的互补金属氧化物半导体(CMOS)器件和/或金属化物。在一些实施例中，电路可以包括电荷泵和/或选择电路。在一些实施例中，衬底302可以是半导体衬底诸如，例如，硅。字线304可以包括例如钨。衬底302和字线304的其它适合的材料可以被用在其它实施例中。
在一些实施例中，单独的PCM元件316均可以包括选择器件(SD)层308和设置在电极之间的相变材料(PM)层312。例如，在描写的实施例中，SD层308可以设置在可以在字线304上形成的底部电极层306上。中间电极层310可以设置在SD层308上。PM层312可以设置在中间电极层310上并且顶部电极层314可以设置在PM层312上。依据多种实施例，单独的PCM元件316可以包括其它介入材料和/或层。
依据一些实施例，单独的PCM元件316可以包括设置在底部电极层306与顶部电极层314之间的阻挡膜307。阻挡膜307可以提供针对单独的PCM元件316中的硫族化物材料(例如，硒(Se)、碲(Te))的化学隔离。在一些实施例中，阻挡膜307可以被配置为防止或减少硫族化物材料从SD层308和/或PM层312到底部电极层306、中间电极层310和/或顶部电极层314的扩散。例如，在描写的实施例中，如可以看到的，阻挡膜307设置在SD层308与底部电极层306之间以使得阻挡膜307可以抑制硫族化物材料在SD层308与底部电极306之间的扩散。在其它实施例中，阻挡膜307可以设置在包括例如与图4A-图4E相关描写的和/或描述的示例的层的堆置体306、308、310、312、314中的其它层之间。
阻挡膜307可以是由在电极层306、310、314的材料与SD层308和/或PM层312的硫族化物材料之间提供适合的界面的材料构成的。在一些实施例中，阻挡膜307可以包括IV族过渡金属、VI族过渡金属、碳(C)和氮(N)。IV族过渡金属可以包括，例如，钛(Ti)、锆(Zr)、或铪(Hf)、或其适合的组合。VI族过渡金属可以包括，例如，铬(Cr)、钼(Mo)、钨(W)、或钅喜(Sg)、或其适合的组合。在一个实施例中，阻挡膜307可以由TiWCN构成。在其它实施例中，阻挡膜307可以包括IV族和VI族过渡金属与C和N的其它适合的组合。在一些实施例中，阻挡膜307可以由具有相同或不同的化学成分的多个膜构成。
依据多种实施例，阻挡膜307可以通过任何适合的沉积技术来形成。例如，在一个实施例中，阻挡膜可以是通过在Ar+N2的反应溅镀气体混合物中固体成分(Ti、W和C)的磁控溅镀沉积来形成的。气体比率(Ar/N2)可以根据20-1Ar/N2来调整。具有期望的成分的薄膜可以由在多阴极(共溅镀)物理气相沉积(PVD)容器中的纯净的(Ti、W、C)或混合的(TiW、TiC、WC、TiWC)目标的任何组合来获得。在其它实施例中，TiWCN膜可以通过使用原子层沉积(ALD)的超晶格沉积来获得。例如，TiWCN膜可以通过TiN+WN+C的连续原子层沉积来实现。其它适合的沉积技术可以用于其它实施例。
阻挡膜307的电阻率、结构和/或阻挡属性可以通过调制IV族过渡金属、VI族过渡金属、碳(C)和氮(N)的相对含量来调整。例如，在其中阻挡膜307是由TiWCN薄层构成的实施例中，根据一些实施例，可以使用在W的原子在范围0-15％中以及Ti的原子在范围0-75％中对Ti和/或W的调制，来调整阻挡膜307的属性。在一些实施例中，阻挡膜307中的N含量可以取决于反应性溅镀金属的化学计量，并且以原子为单位可以在20％-35％之间。在一些实施例中，阻挡膜307中的C的成分以原子为单位可以在范围5％-90％。在阻挡膜307中增加C和N的成分可以提供如所沉积的非晶质结构并且可以保持非晶质结构，即使在加热处理(例如，在600℃)之后。
在阻挡膜307中W的使用可以增加与电极层306、310、314的散装材料相关的界面间层的密度，这可以引起改进的阻挡质量。在一些实施例中，阻挡膜307内的Ti-C和W-C夹杂物的沉淀可以在与电极层306、310、314的界面处形成，这可以改进热稳定性。
在一些实施例中，阻挡膜307可以具有范围从1毫欧·厘米(mOhm·cm)到50mOhm·cm的电阻，以及范围从15埃(A)到50A的厚度。在其它实施例中，阻挡膜307可以具有其它适合的电阻和/或厚度。
依据多种实施例，电极层306、310、和314可以由碳(C)构成。可以针对电阻率、平滑度和C键合(sp2或sp3)来调整电极层306、310和314。在一些实施例中，电极层306、310和/或314可以由具有电阻率范围从1毫欧·厘米(mOhm·cm)到100mOhm·cm的一个或多个导电和/或半导电材料构成，导电和/或半导电材料诸如，例如，碳(C)、碳氮化物(CxNy)；n掺杂的多晶硅和p掺杂的多晶硅；金属包括：Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta和W；导电的金属氮化物包括：TiN、TaN、WN和TaCN；导电的金属硅化物包括：钽硅化物、钨硅化物、镍硅化物、钴硅化合物和钛硅化物；导电的金属氮硅化物包括：TiSiN和WSiN；导电的金属氮碳化物包括：TiCN和WCN；以及导电的金属氧化物包括：RuO2。
依据多种实施例，PM层312可以由诸如硫属玻璃等的相变材料构成，硫属玻璃可以应用由电流产生的热而在结晶态与非晶态之间进行切换，例如包括以下元素之中的至少两个的合金：锗、锑、碲、硅、铟、硒、硫、氮和碳。
依据多种实施例，SD层308可以包括基于具有包括针对存储元件(例如，PM层312)所描述的硫族化物合金系统中的任一个的成分的硫族化物合金的P-N二极管、MIEC(电子离子混合导电)器件或OTS(双向阈值开关)，并且SD层308另外可以进一步包括能够抑制结晶化的元件。在其它实施例中，层306、308、310、312和314可以由具有其它适合属性的其它适合的材料构成。
PCM器件300可以进一步包括电介质衬层318，该电介质衬层318共形地被沉积在单独的PCM元件316的层的堆置体的表面上的，如可以看到的。电介质填充材料320可以被沉积在电介质衬层318上以使用任何适合的技术来填充单独的PCM元件316之间的区域。在一些实施例中，电介质衬层318可以由氮化硅(Si3N4或通常SixNy，其中x和y表示任何适合的相对量)构成，并且电介质填充材料320可以由氧化硅(SiO2)构成。在其它实施例中，电介质衬层318和电介质填充材料320可以由其它适合的材料构成。
PCM器件300可以进一步包括与单独的PCM元件316耦合的位线324，如可以看到的。在一些实施例中，位线324可以与顶部电极314电耦合和/或直接耦合。位线金属324可以由包括例如钨的任何适合的金属构成并且可以使用任何适合的技术来沉积。
图4A-图4E示意地示出了根据一些实施例的具有设置在底部电极层306与顶部电极层314之间的阻挡膜307的PCM元件的截面侧视图。图4A-图4E相应的PCM元件416A-416E中的每一个可以与与图3的单独的PCM元件316相关所描述的实施例一致并且反之亦然。
参照图4A的PCM元件416A，SD层308和PM层312中的每一个设置在相应的阻挡膜307之间。阻挡膜307设置在SD层308与底部电极层306之间的和在SD层308与中间电极310之间的界面处，如可以看到的。此外，阻挡层307设置在PM层312与中间电极层310之间的和在PM层312与顶部电极314之间的界面处，如可以看到的。
参照图4B的PCM元件416B，SD层308设置在阻挡膜307之间。阻挡膜307设置在SD层308与底部电极层306之间的和在SD层308与中间电极310之间的界面处，如可以看到的。
参照图4C的PCM元件416C，PM层312设置在阻挡膜307之间。阻挡膜307设置在PM层312与中间电极层310之间的和在PM层312与顶部电极314之间的界面处，如可以看到的。
参照图4D的PCM元件416D，阻挡膜307设置在SD层308与底部电极306之间的界面处。
参照图4E的PCM元件416E，阻挡膜307设置在SD层308与中间电极310之间的界面处。
阻挡膜307可以以除了其它实施例中所描写的其它构造而设置在底部电极306与顶部电极314之间。例如，在一些实施例中，阻挡膜307可以设置在PM层312与中间电极310之间的界面处或在PM层312与顶部电极314之间的界面处。
图5是根据一些实施例的制造PCM器件(例如，图3的PCM器件300)的方法500的流程图。方法500可以与关于图1-图4所描述的实施例一致，反之亦然。
在502，方法500可以包括提供衬底(例如，图3的衬底302)。衬底可以包括，例如诸如硅晶圆或管芯等的半导体衬底。
在504，方法500可以包括在衬底上形成多个相变存储器(PCM)元件，其中多个PCM元件中的单独的PCM元件(例如，图3的单独的PCM元件316)包括：底部电极层(例如，图3和图4A-图4E的底部电极层306)、设置在底部电极层上的选择器件层(例如，图3和图4A-图4E的SD层308)、设置在选择器件层上的中间电极层(例如，图3和图4A-图4E的中间电极层310)、设置在中间电极层上的相变材料层(例如，图3和图4A-图4E的PM层312)、设置在相变材料层上的顶部电极层(例如，图3和图4A-图4E的顶部电极层314)、以及包括IV族过渡金属、VI族金属、碳(C)和氮(N)的阻挡膜(例如，图3和图4A-图4E的阻挡膜307)，该阻挡膜设置在底部电极层与顶部电极层之间。依据多种实施例，阻挡膜可以依据关于图3或图4A-图4E中的一个所描述和/或描写的构造中的一个来布置。阻挡膜可以依据关于图3所描述的技术来形成。
继而，多种操作以最有助于理解所要求保护的主题的方式被描述为多个分立的操作。然而，描述的顺序不应该被理解为暗示这些操作需要依赖于的顺序。具体地，这些操作可以不以演示的顺序来执行。所描述的操作可以以与所描述的实施例中的不同的顺序来执行。在额外的实施例中，可以执行多种额外的操作和/或忽略所描述的操作。
本公开的实施例可以被实现为使用任何适合的硬件和/或软件根据需要来进行配置的系统。图6示意地示出了根据本文中描述的多种实施例的包括PCM器件(例如，图3的PCM器件)的示例性系统(例如，计算设备600)。计算设备600可以容纳(例如，在外壳609中)例如主板602的板。主板602可以包括许多部件，包括但不限于：处理器604和至少一个通信芯片606。处理器604可以物理耦合或电耦合到主板602。在一些实施例中，该至少一个通信芯片606也可以物理耦合并且电耦合到主板602。在其它实施例中，通信芯片606可以是处理器604的部分。
取决于它的应用，计算设备600可以包括可以或者可以不物理耦合并且电耦合到主板602的其它部件。这些其它部件可以包括但不限于：易失性存储器(例如，DRAM)、非易失性存储器(例如，PCM 608或ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触屏显示器、触屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖格计数器、加速度计、陀螺仪、扬声器、摄像机、和大容量存储设备(例如，硬盘驱动、压缩光盘(CD)、数字通用光盘(DVD)等)。
依据多种实施例，PCM 608可以与本文中描述的实施例一致。例如，PCM 608可以包括如本文中描述的PCM器件(例如，图3的PCM器件300)。
通信芯片606可以实现无线通信以用于向计算设备600传送数据并且从计算设备600发送数据。术语“无线”和它的衍生物可以用于描述可以通过使用调制的电磁辐射通过非固体介质来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语不表明相关联的设备不包含任何线，尽管在一些实施例中它们可能不包含。通信芯片606可以实现许多无线标准或协议中的任何一个，许多无线标准或协议包括但不限于：电气与电子工程师协会(IEEE)标准，其包括WiFi(IEEE 802.11族)、IEEE 802.16标准(例如，IEEE 802.16-2005修订)、长期演进技术(LTE)项目以及任何修订、更新、和/或修正(例如，高级LTE项目、超移动宽带(UMB)项目(也被称为3GPP2)等)。IEEE 802.16兼容的BWA网络通常被称为WiMAX网络，该缩写代表全球微波互联接入，其是用于通过了IEEE 802.16标准的一致性和互操作性测试的产品的证明商标。通信芯片606可以是根据以下来操作的：全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动通信系统(UMTS)、高速分组接入(HSPA)、演进式HSPA(E-HSPA)或LTE网络。通信芯片606可以是根据以下来操作的：增强型数据速率GSM演进技术(EDGE)、GSM EDGE无线接入网(GERAN)、通用陆地无线接入网(UTRAN)、或演进式UTRAN(E-UTRAN)。通信芯片可以是根据以下来操作的：码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳通信(DECT)、演进数据优化(EV-DO)、其衍生物、还有指定为3G、4G、5G及以后的任何其它无线协议。在其它实施例中，通信芯片606可以根据其它无线通信协议来操作。
计算设备600可以包括多个通信芯片606。例如，第一通信芯片606可以致力于较短距离无线通信，例如，Wi-Fi和蓝牙，并且第二通信芯片606可以致力于较长距离无线通信，例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其它。
在多种实施方式中，计算设备600可以是移动计算设备、膝上型计算机、上网本计算机、笔记本计算机、超级本计算机、智能电话、平板计算机、个人数字助理(PDA)、超级移动个人计算机、移动电话、桌上型计算机、服务器、打印机、扫描仪、监测器、机顶盒、娱乐控制单元、数字摄像机、便携式音乐播放器、或数字视频记录器。在其它实施方式中，计算设备600可以是处理数据的任何其它电子设备。
示例
依据多种实施例，本公开描述了一种装置。装置的示例1可以包括多个相变存储器(PCM)元件，其中，所述多个PCM元件中的单独的PCM元件包括：底部电极层；设置在所述底部电极层上的选择器件层；设置在所述选择器件层上的中间电极层；设置在所述中间电极层上的相变材料层；设置在所述相变材料上的顶部电极层；以及阻挡膜，所述阻挡膜包括IV族过渡金属、VI族过渡金属、碳(C)和氮(N)，所述阻挡膜设置在所述底部电极层与所述顶部电极层之间。示例2可以包括示例1所述的装置，其中：所述IV族过渡金属包括钛(Ti)；以及所述VI族过渡金属包括钨(W)。示例3可以包括示例2所述的装置，其中所述阻挡膜包括多达15％的Ti的原子和从20％到35％的W的原子。示例4可以包括示例1所述的装置，其中：所述底部电极层，所述中间电极层和所述顶部电极层包括碳；以及所述选择器件层和所述相变材料层包括硫族化物材料。示例5可以包括示例1-4中的任何一项所述的装置，其中所述阻挡膜设置在所述底部电极层与所述选择器件层之间的界面处。示例6可以包括示例1-4中的任何一项所述的装置，其中所述阻挡膜设置在所述选择器件层与所述中间电极之间的界面处。示例7可以包括示例1-4中的任何一项所述的装置，其中所述阻挡膜设置在所述中间电极层与所述相变材料层之间的界面处。示例8可以包括示例1-4中的任何一项所述的装置，其中所述阻挡膜设置在所述相变材料层与所述顶部电极层之间的界面处。示例9可以包括示例1-4中的任何一项所述的装置，其中所述阻挡膜是设置在所述底部电极层与所述选择器件层之间的界面处的第一阻挡膜，所述装置进一步包括：设置在所述选择器件层与所述中间电极层之间的界面处的第二阻挡膜，所述第二阻挡膜包括所述IV族过渡金属、所述VI族过渡金属、碳(C)和氮(N)。示例10可以包括示例1-4中的任何一项所述的装置，其中所述阻挡膜是设置在所述中间电极层与所述相变材料层之间的界面处的第一阻挡膜，所述装置进一步包括：设置在所述相变材料层与所述顶部电极层之间的界面处的第二阻挡膜，所述第二阻挡膜包括所述IV族过渡金属、所述VI族过渡金属、碳(C)和氮(N)。示例11可以包括示例1-4中的任何一项所述的装置，其中所述阻挡膜是设置在所述底部电极层与所述选择器件层之间的界面处的第一阻挡膜，所述装置进一步包括：设置在所述选择器件层与所述中间电极层之间的界面处的第二阻挡膜，所述第二阻挡膜包括所述IV族过渡金属、所述VI族过渡金属、碳(C)和氮(N)；设置在所述中间电极层与所述相变材料层之间的界面处的第三阻挡膜，所述第三阻挡膜包括所述IV族过渡金属、所述VI族过渡金属、碳(C)和氮(N)；以及设置在所述相变材料层与所述顶部电极层之间的界面处的第四阻挡膜，所述第四阻挡膜包括所述IV族过渡金属、所述VI族过渡金属、碳(C)和氮(N)。
依据多种实施例，本公开描述了一种方法。方法的示例12可以包括提供衬底；以及形成多个相变存储器(PCM)元件，其中所述多个PCM元件中的单独的PCM元件包括：底部电极层；设置在所述底部电极层上的选择器件层；设置在所述选择器件层上的中间电极层；设置在所述中间电极层上的相变材料层；设置在所述相变材料层上的顶部电极层；以及阻挡膜，所述阻挡膜包括IV族过渡金属、VI族过渡金属、碳(C)和氮(N)，所述阻挡膜设置在所述底部电极层与所述顶部电极层之间。示例13可以包括示例12所述的方法，其中形成所述多个PCM元件包括：在设置在所述衬底上的字线上沉积所述底部电极层；在所述底部电极层上沉积所述选择器件层；在所述选择器件层上沉积所述中间电极层；在所述中间电极层上沉积所述相变材料层；在所述相变材料层上沉积所述顶部电极层；以及在所述底部电极层、所述选择器件层、所述中间电极层、所述相变材料层、以及所述顶部电极层中的一个上沉积所述阻挡膜。示例14可以包括示例13所述的方法，其中沉积所述阻挡膜通过物理气相沉积(PVD)或原子层沉积(ALD)来执行。示例15可以包括示例13-14中的任何一项所述的方法，其中：所述IV族过渡金属包括钛(Ti)；以及所述VI族过渡金属包括钨(W)。示例16可以包括示例15所述的方法，其中所述阻挡膜包括多达15％的Ti的原子和从20％到35％的W的原子。
依据多种实施例，本公开描述了一种系统(例如，计算设备)。系统的示例17可以包括电路板；以及与所述电路板耦合的管芯，所述管芯包括：多个相变存储器(PCM)元件，其中所述多个PCM元件中的单独的PCM元件包括：底部电极层；设置在所述底部电极层上的选择器件层；设置在所述选择器件层上的中间电极层；设置在所述中间电极层上的相变材料层；设置在所述相变材料层上的顶部电极层；以及阻挡膜，所述阻挡膜包括IV族过渡金属、VI族过渡金属、碳(C)和氮(N)，所述阻挡膜设置在所述底部电极层与所述顶部电极层之间。示例18可以包括示例17所述的系统，其中：所述IV族过渡金属包括钛(Ti)；以及所述VI族过渡金属包括钨(W)。示例19可以包括示例17所述的系统，其中：所述底部电极层，所述中间电极层和所述顶部电极层包括碳；以及所述选择器件层和所述相变材料层包括硫族化物材料。示例20可以包括示例17-19中的任何一项所述的系统，其中所述系统是移动计算设备，所述移动计算设备包括与所述电路板耦合的以下中的一个或多个：天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖格计数器、加速度计、陀螺仪、扬声器、或摄像机。
多种实施例可以包括上述实施例中的任何适合的组合，其包括以上述结合形式(和)描述的实施例的替代的(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括具有存储在其上的指令的一个或多个制品(例如，非暂时性计算机可读介质)，当执行时，指令会产生上述实施例中任何一个的动作。此外，一些实施例可以包括具有用于执行上述实施例的多种操作的任何适合的单元的装置或系统。
所示出的实施方式的以上描述，包括摘要中的所述内容，不旨在是详尽的，或不旨在将本公开的实施例限制于公开的精确形式。虽然用于说明性的目的本文中描述了具体的实施方式和示例，但是在本公开的范围内进行多种等同的修改是可能的，正如相关领域的技术人员将会认识到的。
鉴于以上详细描述，可以对本公开的实施例进行这些修改。以下权利要求中使用的术语不应该被理解为将本公开的多种实施例限制于说明书和权利要求中公开的具体的实施方式。而是，该范围将完全由所附权利要求确定，这将根据已确立的权利要求解读的原则来进行解释。

Claims (20)

1.一种装置，包括：
多个相变存储器(PCM)元件，其中，所述多个PCM元件中的单独的PCM元件包括：
底部电极层；
选择器件层，其被设置在所述底部电极层上；
中间电极层，其被设置在所述选择器件层上；
相变材料层，其被设置在所述中间电极层上；
顶部电极层，其被设置在所述相变材料层上；以及
阻挡膜，其包括IV族过渡金属、VI族过渡金属、碳(C)和氮(N)，所述阻挡膜被设置在所述底部电极层与所述顶部电极层之间。
2.根据权利要求1所述的装置，其中：
所述IV族过渡金属包括钛(Ti)；以及
所述VI族过渡金属包括钨(W)。
3.根据权利要求2所述的装置，其中，所述阻挡膜包括多达15％的Ti的原子和从20％到35％的W的原子。
4.根据权利要求1所述的装置，其中：
所述底部电极层，所述中间电极层以及所述顶部电极层包括碳；以及所述选择器件层和所述相变材料层包括硫族化物材料。
5.根据权利要求1-4中的任何一项所述的装置，其中，所述阻挡膜被设置在所述底部电极层与所述选择器件层之间的界面处。
6.根据权利要求1-4中的任何一项所述的装置，其中，所述阻挡膜被设置在所述选择器件层与所述中间电极之间的界面处。
7.根据权利要求1-4中的任何一项所述的装置，其中，所述阻挡膜被设置在所述中间电极层与所述相变材料层之间的界面处。
8.根据权利要求1-4中的任何一项所述的装置，其中，所述阻挡膜被设置在所述相变材料层与所述顶部电极层之间的界面处。
9.根据权利要求1-4中的任何一项所述的装置，其中，所述阻挡膜是被设置在所述底部电极层与所述选择器件层之间的界面处的第一阻挡膜，所述装置进一步包括：
被设置在所述选择器件层与所述中间电极层之间的界面处的第二阻挡膜，所述第二阻挡膜包括所述IV族过渡金属、所述VI族过渡金属、碳(C)和氮(N)。
10.根据权利要求1-4中的任何一项所述的装置，其中，所述阻挡膜是被设置在所述中间电极层与所述相变材料层之间的界面处的第一阻挡膜，所述装置进一步包括：
被设置在所述相变材料层与所述顶部电极层之间的界面处的第二阻挡膜，所述第二阻挡膜包括所述IV族过渡金属、所述VI族过渡金属、碳(C)和氮(N)。
11.根据权利要求1-4中的任何一项所述的装置，其中，所述阻挡膜是被设置在所述底部电极层与所述选择器件层之间的界面处的第一阻挡膜，所述装置进一步包括：
被设置在所述选择器件层与所述中间电极层之间的界面处的第二阻挡膜，所述第二阻挡膜包括所述IV族过渡金属、所述VI族过渡金属、碳(C)和氮(N)；
被设置在所述中间电极层与所述相变材料层之间的界面处的第三阻挡膜，所述第三阻挡膜包括所述IV族过渡金属、所述VI族过渡金属、碳(C)和氮(N)；以及
被设置在所述相变材料层与所述顶部电极层之间的界面处的第四阻挡膜，所述第四阻挡膜包括所述IV族过渡金属、所述VI族过渡金属、碳(C)和氮(N)。
12.一种方法，包括：
提供衬底；以及
形成多个相变存储器(PCM)元件，其中，所述多个PCM元件中的单独的PCM元件包括：
底部电极层；
选择器件层，其被设置在所述底部电极层上；
中间电极层，其被设置在所述选择器件层上；
相变材料层，其被设置在所述中间电极层上；
顶部电极层，其被设置在所述相变材料层上；以及
阻挡膜，所述阻挡膜包括IV族过渡金属、VI族过渡金属、碳(C)和氮(N)，所述阻挡膜被设置在所述底部电极层与所述顶部电极层之间。
13.根据权利要求12所述的方法，其中，形成所述多个PCM元件包括：
在被设置在所述衬底上的字线上沉积所述底部电极层；
在所述底部电极层上沉积所述选择器件层；
在所述选择器件层上沉积所述中间电极层；
在所述中间电极层上沉积所述相变材料层；
在所述相变材料层上沉积所述顶部电极层；以及
在所述底部电极层、所述选择器件层、所述中间电极层、所述相变材料层、以及所述顶部电极层中的一个上沉积所述阻挡膜。
14.根据权利要求13所述的方法，其中，沉积所述阻挡膜是通过物理气相沉积(PVD)或原子层沉积(ALD)来执行的。
15.根据权利要求13-14中的任何一项所述的方法，其中：
所述IV族过渡金属包括钛(Ti)；以及
所述VI族过渡金属包括钨(W)。
16.根据权利要求15所述的方法，其中，所述阻挡膜包括多达15％的Ti的原子和从20％到35％的W的原子。
17.一种系统，包括：
电路板；以及
与所述电路板耦合的管芯，所述管芯包括：
多个相变存储器(PCM)元件，其中，所述多个PCM元件中的单独的PCM元件包括：
底部电极层；
选择器件层，其被设置在所述底部电极层上；
中间电极层，其被设置在所述选择器件层上；
相变材料层，其被设置在所述中间电极层上；
顶部电极层，其被设置在所述相变材料层上；以及
阻挡膜，所述阻挡膜包括IV族过渡金属、VI族过渡金属、碳(C)和氮(N)，所述阻挡膜被设置在所述底部电极层与所述顶部电极层之间。
18.根据权利要求17所述的系统，其中：
所述IV族过渡金属包括钛(Ti)；以及
所述VI族过渡金属包括钨(W)。
19.根据权利要求17所述的系统，其中：
所述底部电极层，所述中间电极层和所述顶部电极层包括碳；以及
所述选择器件层和所述相变材料层包括硫族化物材料。
20.根据权利要求17-19中任何一项所述的系统，其中，所述系统是移动计算设备，所述移动计算设备包括与所述电路板耦合的以下中的一个或多个：天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖格计数器、加速度计、陀螺仪、扬声器、或摄像机。
CN201580060284.6A 2014-12-05 2015-11-05 用于相变存储器元件的阻挡膜技术与构造 Active CN107004765B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/562,473 2014-12-05
US14/562,473 US9419212B2 (en) 2014-12-05 2014-12-05 Barrier film techniques and configurations for phase-change memory elements
PCT/US2015/059338 WO2016089542A1 (en) 2014-12-05 2015-11-05 Barrier film techniques and configurations for phase-change memory elements

Publications (2)

Publication Number Publication Date
CN107004765A true CN107004765A (zh) 2017-08-01
CN107004765B CN107004765B (zh) 2021-02-05

Family

ID=56092227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580060284.6A Active CN107004765B (zh) 2014-12-05 2015-11-05 用于相变存储器元件的阻挡膜技术与构造

Country Status (7)

Country Link
US (1) US9419212B2 (zh)
EP (1) EP3227932B1 (zh)
JP (1) JP6657529B2 (zh)
KR (1) KR102432053B1 (zh)
CN (1) CN107004765B (zh)
TW (1) TWI587497B (zh)
WO (1) WO2016089542A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112840459A (zh) * 2021-01-14 2021-05-25 长江先进存储产业创新中心有限责任公司 相变存储器单元结构及其制造方法
CN113196510A (zh) * 2018-12-19 2021-07-30 汉阳大学校产学协力团 选择器件及利用其的存储器件
CN114628577A (zh) * 2020-12-09 2022-06-14 美光科技公司 电阻性接口材料
CN114836729A (zh) * 2022-05-17 2022-08-02 合肥安德科铭半导体科技有限公司 一种功函数可调的wcn薄膜沉积方法
WO2022222343A1 (zh) * 2021-04-22 2022-10-27 华中科技大学 一种基于相变原理的忆阻器及其制备方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741930B2 (en) * 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices
US10256406B2 (en) * 2016-05-16 2019-04-09 Micron Technology, Inc. Semiconductor structures including liners and related methods
US10147876B1 (en) 2017-08-31 2018-12-04 Sandisk Technologies Llc Phase change memory electrode with multiple thermal interfaces
KR102401181B1 (ko) * 2017-10-11 2022-05-24 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
KR102638628B1 (ko) 2017-10-20 2024-02-22 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
JP2019160981A (ja) 2018-03-13 2019-09-19 東芝メモリ株式会社 磁気記憶装置
CN111902955A (zh) * 2018-05-31 2020-11-06 英特尔公司 相变存储器结构和器件
US10892406B2 (en) * 2018-06-04 2021-01-12 Intel Corporation Phase change memory structures and devices
US10714684B2 (en) * 2018-07-02 2020-07-14 International Business Machines Corporation Phase change memory with doped silicon germanium alloy-containing electrodes and air gap-containing spacer
US10622555B2 (en) * 2018-07-31 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme to improve peeling in chalcogenide based PCRAM
US10991879B2 (en) 2019-06-26 2021-04-27 Western Digital Technologies, Inc. Multi-level phase change memory cells and method of making the same
US11647683B2 (en) * 2019-09-20 2023-05-09 International Business Machines Corporation Phase change memory cell with a thermal barrier layer
US11659778B2 (en) 2020-02-11 2023-05-23 Micron Technology, Inc. Composite electrode material chemistry
JP2022146047A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 セレクタ装置及び半導体記憶装置
US20220344582A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell, semiconductor device having the same, and methods of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060073655A1 (en) * 2004-09-24 2006-04-06 Dennison Charles H Phase change memory with a select device having a breakdown layer
EP1677357A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Phase change memory device having an adhesion layer and manufacturing process thereof
US20090230505A1 (en) * 2008-03-14 2009-09-17 Ovonyx, Inc. Self-aligned memory cells and method for forming
US20090250682A1 (en) * 2008-04-08 2009-10-08 Samsung Electronics Co., Ltd. Phase change memory device
US20090321706A1 (en) * 2008-06-25 2009-12-31 Qimonda Ag Resistive Memory Devices with Improved Resistive Changing Elements
US20110110156A1 (en) * 2009-11-10 2011-05-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20130277637A1 (en) * 2010-11-17 2013-10-24 Samsung Electronics Co., Ltd. Variable resistance memory device and method of manufacturing the same
US20140217349A1 (en) * 2013-02-05 2014-08-07 Micron Technology, Inc. Methods of Forming Memory and Methods of Forming Vertically-Stacked Structures

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100082604A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 가변저항 메모리 장치 및 그의 형성 방법
KR20110058031A (ko) 2009-11-25 2011-06-01 삼성전자주식회사 가변저항 메모리 장치의 제조 방법
US8817524B2 (en) * 2011-07-29 2014-08-26 Intermolecular, Inc. Resistive random access memory cells having metal alloy current limiting layers
US9054295B2 (en) * 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
JP2013069933A (ja) 2011-09-22 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060073655A1 (en) * 2004-09-24 2006-04-06 Dennison Charles H Phase change memory with a select device having a breakdown layer
EP1677357A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Phase change memory device having an adhesion layer and manufacturing process thereof
US20090230505A1 (en) * 2008-03-14 2009-09-17 Ovonyx, Inc. Self-aligned memory cells and method for forming
US20090250682A1 (en) * 2008-04-08 2009-10-08 Samsung Electronics Co., Ltd. Phase change memory device
US20090321706A1 (en) * 2008-06-25 2009-12-31 Qimonda Ag Resistive Memory Devices with Improved Resistive Changing Elements
US20110110156A1 (en) * 2009-11-10 2011-05-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20130277637A1 (en) * 2010-11-17 2013-10-24 Samsung Electronics Co., Ltd. Variable resistance memory device and method of manufacturing the same
US20140217349A1 (en) * 2013-02-05 2014-08-07 Micron Technology, Inc. Methods of Forming Memory and Methods of Forming Vertically-Stacked Structures

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196510A (zh) * 2018-12-19 2021-07-30 汉阳大学校产学协力团 选择器件及利用其的存储器件
CN114628577A (zh) * 2020-12-09 2022-06-14 美光科技公司 电阻性接口材料
CN112840459A (zh) * 2021-01-14 2021-05-25 长江先进存储产业创新中心有限责任公司 相变存储器单元结构及其制造方法
WO2022222343A1 (zh) * 2021-04-22 2022-10-27 华中科技大学 一种基于相变原理的忆阻器及其制备方法
CN114836729A (zh) * 2022-05-17 2022-08-02 合肥安德科铭半导体科技有限公司 一种功函数可调的wcn薄膜沉积方法

Also Published As

Publication number Publication date
CN107004765B (zh) 2021-02-05
EP3227932B1 (en) 2020-12-30
KR20170093117A (ko) 2017-08-14
EP3227932A1 (en) 2017-10-11
WO2016089542A1 (en) 2016-06-09
TWI587497B (zh) 2017-06-11
KR102432053B1 (ko) 2022-08-12
EP3227932A4 (en) 2018-07-25
JP2018502444A (ja) 2018-01-25
TW201633526A (zh) 2016-09-16
JP6657529B2 (ja) 2020-03-04
US20160163975A1 (en) 2016-06-09
US9419212B2 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
CN107004765A (zh) 用于相变存储器元件的阻挡膜技术与构造
US9608042B2 (en) Electrode configurations to increase electro-thermal isolation of phase-change memory elements and associated techniques
EP3084830B1 (en) Liner for phase change memory (pcm) array and associated techniques and configurations
CN107004693A (zh) 用于虚设阵列泄漏减少的相变存储器单元注入
JP2015532789A (ja) ３次元メモリアレイアーキテクチャ
KR20190071227A (ko) 전자 장치 및 그 제조 방법
KR20100137627A (ko) 다공성 산화막 속에 형성된 나노와이어 네트워크 단원계 상변화층을 갖는 상변화 메모리 및 형성 방법
US9502646B2 (en) Semiconductor integrated circuit device having encapsulation film and method of fabricating the same
CN108123032B (zh) 阻变随机存储器存储单元及其制作方法、电子装置
KR101297088B1 (ko) 3차원 비휘발성 메모리 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant