WO2022222343A1 - 一种基于相变原理的忆阻器及其制备方法 - Google Patents

一种基于相变原理的忆阻器及其制备方法 Download PDF

Info

Publication number
WO2022222343A1
WO2022222343A1 PCT/CN2021/116095 CN2021116095W WO2022222343A1 WO 2022222343 A1 WO2022222343 A1 WO 2022222343A1 CN 2021116095 W CN2021116095 W CN 2021116095W WO 2022222343 A1 WO2022222343 A1 WO 2022222343A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase change
layer
dielectric layer
confinement layer
memristor
Prior art date
Application number
PCT/CN2021/116095
Other languages
English (en)
French (fr)
Inventor
徐�明
王俊钦
缪向水
Original Assignee
华中科技大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华中科技大学 filed Critical 华中科技大学
Publication of WO2022222343A1 publication Critical patent/WO2022222343A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the invention belongs to the technical field of microelectronics, and more particularly, relates to a memristor based on a phase transition principle and a preparation method thereof.
  • Memristor is a passive circuit element related to magnetic flux and charge, and is considered to be the fourth basic circuit element besides resistance, capacitance and inductance. As early as the 1970s, Professor Cai Shaotang deduced the existence of such components from the viewpoint of logic and axioms, but it was not until 2008 that this "lost device" was first realized in a single TiO2 device by HP Labs. . Memristors have excellent properties such as non-volatility, small size, low power consumption, multi-resistance states, and good CMOS compatibility, making them show great potential in storage and brain-like neural computing.
  • the existing memristive devices based on the phase change principle are generally sandwich structures with top electrodes, bottom electrodes and resistive switching layers.
  • the switching process uses the Joule heat generated by the current to make the phase change materials in the lower crystalline state and the configuration.
  • the higher configuration is the transition between amorphous states.
  • the phase change material has few phase states, and in a certain phase state, it will gradually change to a more stable phase state with the passage of time. Therefore, the traditional memristor based on the phase change principle has a large resistance drift coefficient. , and with the different selection of phase change materials, its resistance state is also less, which limits its application in memory that requires high stability and brain-like neural computing that requires multi-resistance states.
  • the traditional memristor is thick and the mechanical ductility of the device is poor, which limits its application in flexible and wearable devices.
  • the present invention provides a memristor based on the phase change principle and a preparation method thereof, so as to solve the problem of the large drag coefficient caused by the sandwich structure of the existing memristor device.
  • the present invention provides a memristor based on the phase transition principle
  • a bottom-up substrate Including: a bottom-up substrate, a bottom electrode, a first confinement layer, a dielectric layer, a second confinement layer and a top electrode;
  • the materials of the first confinement layer and the second confinement layer both include two-dimensional atomic crystal materials; the material of the dielectric layer includes phase change materials; the first confinement layer and the second confinement layer are used to limit the phase change range of the dielectric layer .
  • the above-mentioned two-dimensional atomic crystal is molybdenum trioxide.
  • the thickness of the dielectric layer is less than or equal to 10 nm.
  • the first confinement layer and the second confinement layer introduce nanoscale confinement for the dielectric layer, limiting the phase transition range of the dielectric layer to the nanoscale.
  • phase change material is a chalcogenide phase change material.
  • the material of the above-mentioned substrate is one or more of silicon-based oxides, nitrides, aluminum-based oxides and nitrides.
  • the above-mentioned base material is a flexible material.
  • the above-mentioned memristor based on the phase transition principle further comprises: a protective layer located on the top electrode for isolating air and water vapor;
  • the material of the above protective layer is one or more of silicon nitride, boron nitride, polymethyl methacrylate, silicon oxide and aluminum oxide.
  • first confinement layer and the second confinement layer are used to limit the phase transition range of the dielectric layer.
  • the above-mentioned preparation method of the memristor based on the phase change principle further includes step S6 executed after step S5; step S6 includes: adopting chemical vapor deposition, spin coating, atomic layer deposition or mechanical lift-off method on the top electrode above Covered with a protective layer to keep out air and moisture.
  • the present invention provides a memristor based on a phase transition principle, comprising a bottom-up substrate, a bottom electrode, a first confinement layer, a dielectric layer, a second confinement layer, and a top electrode; wherein, the materials of the confinement layer all include Two-dimensional atomic crystal material, the material of the dielectric layer includes phase change materials; the two-dimensional atomic crystal in the two-dimensional atomic crystal material has high structural stability, and the preparation of confinement layers on both sides of the dielectric layer can provide the dielectric layer in the vertical direction. A larger stress is applied to limit the phase change range of the dielectric layer, thereby effectively improving the stability of the phase change material in the same resistance state, and greatly improving the stability of the memristor.
  • the memristor based on the phase change principle provided by the present invention has high stability and long holding time in various resistance states, which can make the metastable state of the phase change material more stable and become a stable state, Thus, the device can have a better stable resistance state.
  • the thickness of the dielectric layer in the memristor based on the phase change principle provided by the present invention is less than or equal to 10 nm.
  • the first restriction The layer and the second confinement layer introduce nano-scale confinement for the dielectric layer, which limits the phase transition range of the dielectric layer to the nano-scale. The region where the phase transition occurs, thereby achieving a stable multi-resistance state, increasing the storage capacity of the memristive device, and making it have great application potential in resistive memory and artificial synapses or artificial neurons.
  • the materials of the confinement layer include two-dimensional atomic crystal materials
  • the materials of the dielectric layer include phase change materials
  • the bottom electrode can be selected from two-dimensional materials such as graphene
  • the substrate can be made of flexible materials, so that the prepared memristor has a certain flexibility and can be used in flexible and wearable devices.
  • FIG. 1 is a schematic structural diagram of a memristor based on a phase-change principle provided by the first aspect of the present invention
  • FIG. 2 is a flow chart of a method for preparing a memristor based on a phase transition principle provided by the second aspect of the present invention
  • FIG. 3 is a flow chart of a method for preparing a memristor based on a phase transition principle provided in Embodiment 1 of the present invention
  • FIG. 4 is a flowchart of a method for fabricating a memristor based on a phase transition principle provided in Embodiment 3 of the present invention.
  • the present invention provides a memristor based on the phase transition principle, specifically a high stability memristor based on the phase transition principle, as shown in FIG. 1 , including: an upper substrate, a bottom electrode, a first confinement layer, a dielectric layer, a second confinement layer, and a top electrode;
  • the materials of the first confinement layer and the second confinement layer both include two-dimensional atomic crystal materials; the material of the dielectric layer includes phase change materials; the first confinement layer and the second confinement layer are used to limit the phase change range of the dielectric layer .
  • the existence of the two confinement layers greatly improves the stability of each crystal state of the dielectric layer material, so that the device can have better retention characteristics, thereby making the device more stable.
  • the two-dimensional atomic crystal in the two-dimensional atomic crystal material has high structural stability, and the preparation of confinement layers on both sides of the dielectric layer can apply a large stress to the dielectric layer in the vertical direction and limit the phase transition range of the dielectric layer.
  • the two-dimensional atomic crystal material is a single-crystal two-dimensional atomic crystal material, preferably a transition metal oxide, which can be molybdenum trioxide; the transition metal oxide is conductive, has a dense lattice, and is not easily oxidized; Molybdenum oxide is a commonly used transition metal oxide with mature preparation and deposition processes, and can be well preserved at room temperature.
  • the above-mentioned two-dimensional atomic crystal material can be prepared by methods such as mechanical exfoliation, chemical vapor deposition (CVD), chemical vapor transport (CVT), molecular beam epitaxy (MBE), and laser thinning.
  • the confinement layer uses two-dimensional atoms Crystal materials, whose thickness is greater than or equal to a single atomic layer, that is, the thickness ranges from a single atomic layer to multiple atomic layers; and the thickness of a single atomic layer is about 0.3nm, so the thickness of the confinement layer is about 0.3-100nm, at this time the device performance is compatible with both device resistance and limiting effects.
  • the thickness of the dielectric layer is thinner, the confinement effect of the confinement layer on the dielectric layer is more obvious; therefore, preferably, the thickness of the dielectric layer is less than or equal to 10 nm, so as to control the position of the phase change material more precisely.
  • the first confinement layer and the second confinement layer introduce nanoscale confinement for the dielectric layer, limiting the phase transition range of the dielectric layer to the nanoscale.
  • the region where the phase transition occurs can be precisely controlled by changing the conditions of Set and Reset, thereby achieving a stable multi-resistance state, increasing the storage capacity of the memristive device, and making it suitable for use in resistive memory and Artificial synapse or artificial neuron orientation has great potential for application. Since the thickness of the dielectric layer is smaller, the control of the phase transition is more accurate. In consideration of the process level, the thickness of the dielectric layer is selected to be less than 10 nm; in this embodiment, the requirements of the process level and the performance of the dielectric layer are compromised. At an acceptable level of difficulty, the thickness of the dielectric layer is set to 3-10 nm.
  • phase change material used in the dielectric layer is a chalcogenide phase change material, which can be Ge 2 Sb 2 Te 5 , Ge 1 Sb 4 Te 7 , Sb, Sb 2 Te 3 , GeTe, etc., and magnetron sputtering can be used method prepared.
  • the material of the substrate can be: one of silicon-based oxides (such as silicon oxide), nitrides (such as silicon nitride), aluminum-based oxides (such as aluminum oxide) and nitrides (such as aluminum nitride) or more; it can also be a flexible material, such as polyimide, polydimethylsiloxane, etc.
  • the materials of the bottom electrode and the top electrode can be: metal materials or flexible conductive materials; wherein, metal materials include but are not limited to tungsten, titanium-tungsten, titanium platinum or nickel-gold; flexible conductive materials include but are not limited to indium tin oxide or Graphene.
  • the material used in the confinement layer is a two-dimensional atomic crystal material
  • the dielectric layer is an extremely thin phase change material
  • two-dimensional materials such as graphene are selected as flexible conductive materials to prepare the bottom and top electrodes.
  • Using flexible materials to prepare the substrate can make the prepared memristor have a certain degree of flexibility, which can be used in flexible devices, wearable devices and other scenarios.
  • the above-mentioned memristor based on the phase change principle further comprises: a protective layer located on the top electrode for isolating air and water vapor; the material of the protective layer is: silicon nitride, boron nitride, polymethyl methacrylate One or more of ester (PMMA), silicon oxide and aluminum oxide; can be prepared by chemical vapor deposition (CVD), spin coating, atomic layer deposition (ALD) or mechanical lift-off transfer method.
  • CVD chemical vapor deposition
  • ALD atomic layer deposition
  • the present invention provides a method for preparing a memristor based on a phase transition principle, as shown in FIG. 2 , comprising the following steps:
  • S4 preparing a two-dimensional atomic crystal material, and transferring the two-dimensional atomic crystal material to the above-mentioned dielectric layer to form a second confinement layer; specifically, mechanical exfoliation, chemical vapor deposition (CVD), chemical vapor transport (CVT) can be used Or molecular beam epitaxy (MBE) to prepare two-dimensional atomic crystal materials;
  • CVD chemical vapor deposition
  • CVT chemical vapor transport
  • MBE molecular beam epitaxy
  • first confinement layer and the second confinement layer are used to limit the phase transition range of the dielectric layer.
  • the above-mentioned method for preparing a memristor based on the phase change principle further includes step S6 executed after step S5; step S6 includes: chemical vapor deposition (CVD), spin coating, atomic layer deposition (ALD) or mechanical lift-off
  • step S6 includes: chemical vapor deposition (CVD), spin coating, atomic layer deposition (ALD) or mechanical lift-off
  • CVD chemical vapor deposition
  • ALD atomic layer deposition
  • mechanical lift-off The above-mentioned top electrode is covered with a protective layer to isolate air and water vapor.
  • the materials of the bottom electrode and the top electrode are metal materials.
  • Graphene is prepared by mechanical exfoliation method or chemical vapor deposition method
  • the two-dimensional atomic crystal material is prepared by mechanical exfoliation, chemical vapor deposition, chemical vapor transport, molecular beam epitaxy or laser thinning;

Landscapes

  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种基于相变原理的忆阻器及其制备方法，属于微电子技术领域；其中，忆阻器包括：由下至上的基底、底电极、第一限制层、介质层、第二限制层以及顶电极；第一限制层和第二限制层的材料均包括二维原子晶体材料；介质层的材料包括相变材料；第一限制层和第二限制层用于对介质层的相变范围进行限制；二维原子晶体材料中的二维原子晶体具有较高的结构稳定性，在介质层两侧制备限制层能够为介质层在垂直方向上施加较大的应力，对介质层的相变范围进行限制，大大提高了忆阻器的稳定性以及各种阻态下的保持时间，能够使得相变材料的亚稳态状态更加稳定，成为稳态，进而使器件拥有更好的稳定阻态。

Description

一种基于相变原理的忆阻器及其制备方法 【技术领域】
本发明属于微电子技术领域，更具体地，涉及一种基于相变原理的忆阻器及其制备方法。
【背景技术】
忆阻器(Memristor)是一个与磁通量和电荷量相关的无源电路元件，被认为是电阻、电容、电感之外的第四种电路基本元件。早在上世纪70年代，蔡少棠教授就从逻辑和公理的观点推断出这种元件的存在，但直到2008年，这种“丢失的器件”才首次被惠普实验室在单一的TiO 2器件中实现。忆阻器具有非易失、尺寸小、功耗低、多阻态、很好的CMOS兼容性等优异的性能，使之在存储和类脑神经计算等方面展现出巨大的潜力。
现有的基于相变原理的忆阻器件一般是具有顶电极、底电极以及阻变层的三明治结构，其开关过程利用电流产生的焦耳热，使得相变材料在组态较低的晶态与组态较高的非晶态之间转变。但是相变材料的相态较少、且在某相态下会随时间的推移而逐渐向着更稳定的相态相变，因此，传统的基于相变原理的忆阻器的阻飘系数较大，且随着相变材料选择的不同，其阻态也较少，限制了其在需要高稳定性的存储器、需要多阻态的类脑神经计算等方面的应用。此外，传统忆阻器厚度较厚，器件的机械延展性很差，同时限制了其在柔性及可穿戴设备上的应用。
【发明内容】
针对现有技术的以上缺陷或改进需求，本发明提供一种基于相变原理的忆阻器及其制备方法，用以解决现有忆阻器器件由于采用三明治结构，阻飘系数较大而导致的稳定性较差的技术问题。
为了实现上述目的，第一方面，本发明提供了一种基于相变原理的忆 阻器，
包括：由下至上的基底、底电极、第一限制层、介质层、第二限制层以及顶电极；
其中，第一限制层和第二限制层的材料均包括二维原子晶体材料；介质层的材料包括相变材料；第一限制层和第二限制层用于对介质层的相变范围进行限制。
进一步优选地，上述二维原子晶体为三氧化钼。
进一步优选地，介质层的厚度小于或等于10nm，此时，第一限制层和第二限制层为介质层引入纳米级限制，将介质层的相变范围限制在纳米级别。
进一步优选地，上述相变材料为硫系相变材料。
进一步优选地，上述基底的材料为：硅基氧化物、氮化物、铝基氧化物和氮化物中的一种或多种。
进一步优选地，上述基底材料为柔性材料。
进一步优选地，上述底电极和顶电极的材料为：金属材料或柔性导电材料。
进一步优选地，上述基于相变原理的忆阻器还包括：位于顶电极之上的保护层，用于隔绝空气和水汽；
上述保护层的材料为：氮化硅、氮化硼、聚甲基丙烯酸甲酯、氧化硅和氧化铝中的一种或多种。
第二方面，本发明提供了一种基于相变原理的忆阻器的制备方法，包括以下步骤：
S1、在基底上制备底电极；
S2、制备二维原子晶体材料，并将二维原子晶体材料转移至上述底电极上，形成第一限制层；
S3、在第一限制层上制备相变材料，形成介质层；
S4、制备二维原子晶体材料，并将二维原子晶体材料转移至上述介质层上，形成第二限制层；
S5、在第二限制层上制备顶电极；
其中，第一限制层和第二限制层用于对介质层的相变范围进行限制。
进一步优选地，上述基于相变原理的忆阻器的制备方法还包括在步骤S5之后执行的步骤S6；步骤S6包括：采用化学气相沉积、旋涂、原子层沉积或机械剥离法在上述顶电极上覆盖保护层，以隔绝空气和水汽。
总体而言，通过本发明所构思的以上技术方案，能够取得以下有益效果：
1、本发明提供了一种基于相变原理的忆阻器，包括下至上的基底、底电极、第一限制层、介质层、第二限制层以及顶电极；其中，限制层的材料均包括二维原子晶体材料，介质层的材料包括相变材料；二维原子晶体材料中的二维原子晶体具有较高的结构稳定性，在介质层两侧制备限制层能够为介质层在垂直方向上施加较大的应力，对介质层的相变范围进行限制，从而有效的提高了相变材料在同一阻态下的稳定性，大大提高了忆阻器的稳定性。
2、本发明所提供的基于相变原理的忆阻器，由于稳定性较高，各种阻态下的保持时间较长，能够使得相变材料的亚稳态状态更加稳定，成为稳态，进而使得器件能拥有更好的稳定阻态。
3、由于介质层厚度越薄，限制层对介质层的限制效果就越明显，本发明所提供的基于相变原理的忆阻器中介质层的厚度小于或等于10nm，此时，第一限制层和第二限制层为介质层引入纳米级限制，将介质层的相变范围限制在纳米级别，可以更加精确的控制相变材料发生相变的位置，进而可以通过施加不同的电流来精确控制相变发生的区域，从而实现稳定的多阻态，增加忆阻器件的存储能力，也使其在阻变存储器以及人工突触或人工神经元方向有极大的应用潜力。
4、本发明所提供的基于相变原理的忆阻器，由于限制层的材料均包括二维原子晶体材料，介质层的材料包括相变材料，而底电极可选用石墨烯等二维材料，基底可选用柔性材料，使制备出的忆阻器具有一定的柔性，可用于柔性、可穿戴设备。
【附图说明】
图1为本发明第一方面所提供的基于相变原理的忆阻器的结构示意图；
图2为本发明第二方面所提供的基于相变原理的忆阻器制备方法的流程图；
图3为本发明实施例1所提供的基于相变原理的忆阻器制备方法的流程图；
图4为本发明实施例3所提供的基于相变原理的忆阻器制备方法的流程图。
【具体实施方式】
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
为了实现上述目的，第一方面，本发明提供了一种基于相变原理的忆阻器，具体为一种基于相变原理的高稳定性忆阻器，如图1所示，包括：由下至上的基底、底电极、第一限制层、介质层、第二限制层以及顶电极；
其中，第一限制层和第二限制层的材料均包括二维原子晶体材料；介质层的材料包括相变材料；第一限制层和第二限制层用于对介质层的相变范围进行限制。两层限制层的存在大大提高了介质层材料各个晶态的稳定性，使得器件能够拥有更好的保持特性，从而使器件更加稳定。二维原子 晶体材料中的二维原子晶体具有较高的结构稳定性，在介质层两侧制备限制层能够为介质层在垂直方向上施加较大的应力，对介质层的相变范围进行限制，从而有效提高相变材料在同一阻态下的稳定性，提高了忆阻器的稳定性，以及各种阻态下的保持时间，能够使得相变材料的亚稳态状态更加稳定，成为稳态，进而使得器件拥有更好的稳定阻态，具有更好的电学特性。本实施例中，二维原子晶体材料为单晶二维原子晶体材料，优选为过渡金属氧化物，可以为三氧化钼；过渡金属氧化物能够导电、晶格致密、且不易被氧化；而三氧化钼是一种常用的过渡金属氧化物，有着成熟的制备工艺和沉积工艺，在常温下也能很好的保存。进一步地，上述二维原子晶体材料能够通过机械剥离、化学气相沉积(CVD)、化学气相传输(CVT)、分子束外延(MBE)、激光减薄等方法制备得到。
进一步说明的是，限制层厚度越厚，限制效果越好，但是限制层厚度太厚可能会导致较大的器件电阻，从而导致器件的性能变差；本发明中，限制层由于采用二维原子晶体材料，其厚度大于或等于单个原子层，即厚度范围从单个原子层到多个原子层；而单个原子层的厚度约为0.3nm，故限制层的厚度约为0.3-100nm，此时器件的性能能够同时兼容器件电阻和限制效果。
进一步地，由于介质层厚度越薄，限制层对介质层的限制效果就越明显；故优选地，介质层的厚度小于或等于10nm，以更加精确的控制相变材料发生相变的位置，此时，第一限制层和第二限制层为介质层引入纳米级限制，将介质层的相变范围限制在纳米级别。由于介质层的厚度极薄，可以通过改变Set和Reset的条件，精确的控制相变发生的区域，从而实现稳定的多阻态，增加忆阻器件的存储能力，也使其在阻变存储器以及人工突触或人工神经元方向有极大的应用潜力。由于介质层的厚越小，对相变的控制就越精准，结合对工艺水平的考虑，选择介质层厚度为10nm以下；本实施例中，折衷了工艺水平和介质层性能的要求，在工艺难度可接受的 程度下，将介质层的厚度设置为3-10nm。进一步地，介质层所采用的相变材料为硫系相变材料，可以为Ge 2Sb 2Te 5、Ge 1Sb 4Te 7、Sb、Sb 2Te 3、GeTe等，能够采用磁控溅射方法制备得到。
进一步地，基底的材料可以为：硅基氧化物(如氧化硅)、氮化物(如氮化硅)、铝基氧化物(如氧化铝)和氮化物(如氮化铝)中的一种或多种；还可以为柔性材料，如聚酰亚胺、聚二甲基硅氧烷等。
进一步地，底电极和顶电极的材料可以为：金属材料或柔性导电材料；其中，金属材料包括但不限于钨、钛钨、钛铂或镍金；柔性导电材料包括但不限于氧化铟锡或石墨烯。
需要说明的是，由于限制层所采用的材料为二维原子晶体材料，且介质层为极薄的相变材料，选择石墨烯等二维材料作为柔性导电材料来制备底电极和顶电极，同样选用柔性材料来制备基底，可使得制备出的忆阻器具有一定的柔性，可用于柔性设备、可穿戴设备等场景下。
优选地，上述基于相变原理的忆阻器还包括：位于顶电极之上的保护层，用于隔绝空气和水汽；保护层的材料为：氮化硅、氮化硼、聚甲基丙烯酸甲酯(PMMA)、氧化硅和氧化铝中的一种或多种；可采用化学气相沉积(CVD)、旋涂、原子层沉积(ALD)或机械剥离转移法制备得到。
第二方面，本发明提供了一种基于相变原理的忆阻器的制备方法，如图2所示，包括以下步骤：
S1、在基底上制备底电极；
S2、制备二维原子晶体材料，并将二维原子晶体材料转移至上述底电极上，形成第一限制层；具体地，可采用机械剥离、化学气相沉积(CVD)、化学气相传输(CVT)或分子束外延法(MBE)制备二维原子晶体材料；
S3、在第一限制层上制备相变材料，形成介质层；具体地，可采用磁控溅射法在第一限制层上制备相变材料；
S4、制备二维原子晶体材料，并将二维原子晶体材料转移至上述介质层上，形成第二限制层；具体地，可采用机械剥离、化学气相沉积(CVD)、化学气相传输(CVT)或分子束外延法(MBE)制备二维原子晶体材料；
S5、在第二限制层上制备顶电极；
其中，第一限制层和第二限制层用于对介质层的相变范围进行限制。
优选地，上述基于相变原理的忆阻器的制备方法还包括在步骤S5之后执行的步骤S6；步骤S6包括：采用化学气相沉积(CVD)、旋涂、原子层沉积(ALD)或机械剥离法在上述顶电极上覆盖保护层，以隔绝空气和水汽。
进一步地，在一种可选实施例1中，底电极和顶电极的材料为金属材料，此时，如图3所示，上述基于相变原理的忆阻器的制备方法的具体步骤包括：
1)在干燥洁净的基底上采用紫外光刻法、电子束光刻法或掩膜版法设计好底电极图案；
2)采用磁控溅射法或者物理气相沉积方法在基底上制备底电极；
3)利用机械剥离、化学气相沉积、化学气相传输或分子束外延法制备得到二维原子晶体材料；
4)将二维原子晶体材料转移至制备好的底电极上，形成第一限制层；
5)采用磁控溅射法方法在第一限制层上制备相变材料，形成介质层；
6)利用机械剥离、化学气相沉积、化学气相传输或分子束外延法制备得到二维原子晶体材料；
7)将二维原子晶体材料转移至制备好的介质层上，形成第二限制层；
8)在第二限制层表面采用紫外光刻法、电子束光刻法或掩膜版法设计好顶电极的图案；
9)用磁控溅射法或物理气相沉积方法在第二限制层上制备出顶部电极。
10)利用化学气相沉积、旋涂、原子层沉积或机械剥离转移法在制备好的结构顶部覆盖上保护层材料，用以隔绝空气和水汽。
另一种可选实施例2用于制备柔性忆阻器件，其底电极和顶电极的材料为柔性导电材料(本实施例中的柔性导电材料为石墨烯)，此时，上述基于相变原理的忆阻器的制备方法的具体步骤包括：
1)采用机械剥离法或者化学气相沉积法，制备石墨烯；
2)采用紫外光刻法或电子束光刻法在基底上制备设计好石墨烯电极形状；
3)采用刻蚀工艺，将多余石墨烯刻蚀干净，得到底电极；
4)利用机械剥离、化学气相沉积、化学气相传输、分子束外延或激光减薄法制备得到二维原子晶体材料；
5)将二维原子晶体材料转移至制备好的底电极上，形成第一限制层；
6)采用磁控溅射法在第一限制层上制备相变材料，形成介质层；
7)利用机械剥离、化学气相沉积、化学气相传输、分子束外延或激光减薄法制备得到二维原子晶体材料；
8)将二维原子晶体转移至制备好的介质层上，形成第二限制层；
9)在电介质材料表面采用紫外光刻法、电子束光刻法或掩膜版法设计好顶电极的图案；
10)用磁控溅射法或者物理气相沉积法在第二限制层制备出顶部电极；
11)利用化学气相沉积、旋涂、原子层沉积或机械剥离转移法在制备好的结构的顶部覆盖保护层材料，用以隔绝空气和水汽。
为了进一步说明本发明所提供的基于相变原理的忆阻器及其制备方法，下面结合一个具体的实施例3进行详述：
本实施例中的高稳定性忆阻器，其结构是基底上具有底电极/二维原子晶体材料层/相变材料层/二维原子晶体材料层/顶电极的结构以及最顶部的保护层；通过相变材料层的晶态和非晶态的改变造成器件电阻的变化，其 中二维原子晶体材料层为相变材料层引入纳米级限制，将相变材料层的相变范围限制在纳米级别，使得忆阻器有更高的稳定性。
本实施例中，顶电极和底电极的材料均为钨，二维原子晶体材料为三氧化钼，相变材料为Ge 2Sb 2Te 5，保护层的材料为六方氮化硼；此时，如图4所示，上述忆阻器的制备方法如下：
1)钨底电极的制备：先在基底上用匀胶机先后以1500转/分钟旋转15秒和4000转/分钟旋转30s旋涂一层AZ5214光刻胶，用光刻机曝光出条状的电极图案(线宽约3μm)，用显影液显出图案，随后用电子束蒸发手段在基底上生长30nm的钨电极，最后分别放入丙酮、酒精和去离子水中，去除多余的光刻胶。
2)三氧化钼(MoO 3)的制备和转移：利用机械剥离的方法剥离出三氧化钼薄膜至金电极之上，薄膜的厚度约100nm。
3)保护底电极：在以上结构上用匀胶机先后以1500转/分钟旋转15秒和4000转/分钟旋转30s旋涂一层AZ5214光刻胶，用光刻机曝光出除去底电极接触孔外的区域，用显影液显出图案。
4)Ge 2Sb 2Te 5的制备：利用磁控溅射方法在其上溅射Ge 2Sb 2Te 5，薄膜厚度约为4nm。
5)暴露底电极：将以上结构放入丙酮、酒精和去离子水中，去除底电极接触孔外上方的光刻胶和Ge 2Sb 2Te 5。
6)三氧化钼的制备和转移：利用机械剥离的方法剥离出三氧化钼薄膜至金电极之上，薄膜的厚度约100nm。
7)钨顶电极的制备：钨顶电极的制备方法同步骤1)中所介绍的方法一样。
8)最顶部保护层的制备：用机械剥离法在其上覆盖一层六方氮化硼薄膜。
本发明首先制备带有图案的底部电极，接着制备二维原子晶体材料，并转移至制备好的底电极上，再制备较薄的相变材料，作为忆阻器中的介质层，之后再制备二维原子晶体材料，将至转移至相变材料层上，两层二维原子晶体材料用于增加相变材料层的稳定程度，而后在二维原子晶体上制备带有图案的顶部电极，最后制备最顶部的保护层，从而得到高稳定度的相变忆阻器。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

  1. 一种基于相变原理的忆阻器，其特征在于，包括：由下至上的基底、底电极、第一限制层、介质层、第二限制层以及顶电极；
    所述第一限制层和所述第二限制层的材料均包括二维原子晶体材料；所述介质层的材料包括相变材料；所述第一限制层和所述第二限制层用于对所述介质层的相变范围进行限制。
  2. 根据权利要求1所述的基于相变原理的忆阻器，其特征在于，所述介质层的厚度小于或等于10nm，此时，所述第一限制层和所述第二限制层为所述介质层引入纳米级限制，将所述介质层的相变范围限制在纳米级别。
  3. 根据权利要求1所述的基于相变原理的忆阻器，其特征在于，所述相变材料为硫系相变材料。
  4. 根据权利要求1所述的基于相变原理的忆阻器，其特征在于，所述二维原子晶体为三氧化钼。
  5. 根据权利要求1所述的基于相变原理的忆阻器，其特征在于，所述基底的材料为：硅基氧化物、氮化物、铝基氧化物和氮化物中的一种或多种。
  6. 根据权利要求1所述的基于相变原理的忆阻器，其特征在于，所述基底材料为柔性材料。
  7. 根据权利要求1所述的基于相变原理的忆阻器，其特征在于，所述底电极和所述顶电极的材料均为：金属材料或柔性导电材料。
  8. 根据权利要求1-7任意一项所述的基于相变原理的忆阻器，其特征在于，所述基于相变原理的忆阻器还包括：位于顶电极之上的保护层，用于隔绝空气和水汽；
    所述保护层的材料为：氮化硅、氮化硼、聚甲基丙烯酸甲酯、氧化硅和氧化铝中的一种或多种。
  9. 一种基于相变原理的忆阻器的制备方法，其特征在于，包括以下步骤：
    S1、在基底上制备底电极；
    S2、制备二维原子晶体材料，并将二维原子晶体材料转移至所述底电极上，形成第一限制层；
    S3、在所述第一限制层上制备相变材料，形成介质层；
    S4、制备二维原子晶体材料，并将二维原子晶体材料转移至所述介质层上，形成第二限制层；
    S5、在所述第二限制层上制备顶电极；
    其中，所述第一限制层和所述第二限制层用于对所述介质层的相变范围进行限制。
  10. 根据权利要求9所述的基于相变原理的忆阻器的制备方法，其特征在于，还包括在所述步骤S5之后执行的步骤S6；所述步骤S6包括：采用化学气相沉积、旋涂、原子层沉积或机械剥离法在所述顶电极上覆盖保护层，以隔绝空气和水汽。
PCT/CN2021/116095 2021-04-22 2021-09-02 一种基于相变原理的忆阻器及其制备方法 WO2022222343A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110436345.1 2021-04-22
CN202110436345.1A CN113206193B (zh) 2021-04-22 2021-04-22 一种基于相变原理的忆阻器及其制备方法

Publications (1)

Publication Number Publication Date
WO2022222343A1 true WO2022222343A1 (zh) 2022-10-27

Family

ID=77027961

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/116095 WO2022222343A1 (zh) 2021-04-22 2021-09-02 一种基于相变原理的忆阻器及其制备方法

Country Status (2)

Country Link
CN (1) CN113206193B (zh)
WO (1) WO2022222343A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117677281A (zh) * 2023-11-14 2024-03-08 深圳大学 一种忆阻行为可调控的忆阻器及其调控方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140339490A1 (en) * 2013-05-14 2014-11-20 Industry-Academic Cooperation Foundation, Yonsei University Resistive switching memory device having improved nonlinearity and method of fabricating the same
CN107004765A (zh) * 2014-12-05 2017-08-01 英特尔公司 用于相变存储器元件的阻挡膜技术与构造

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378328B2 (en) * 2008-02-22 2013-02-19 International Business Machines Corporation Phase change memory random access device using single-element phase change material
KR20090116500A (ko) * 2008-05-07 2009-11-11 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
CN102810637A (zh) * 2012-09-13 2012-12-05 中国科学院上海微系统与信息技术研究所 用于替代dram及flash的相变存储单元及其制作方法
CN103904214B (zh) * 2014-03-03 2017-06-16 上海新储集成电路有限公司 一种二维相变存储器单元结构及其制造方法
CN108089350A (zh) * 2017-11-15 2018-05-29 华中科技大学 一种基于硫系相变材料的全光开关及其制备方法
CN108365092B (zh) * 2018-01-18 2020-06-16 南京大学 一种基于二维原子晶体的耐高温忆阻器
US10418550B2 (en) * 2018-05-29 2019-09-17 Nanjing University High temperature resistant memristor based on two-dimensional covalent crystal and preparation method thereof
CN109920909A (zh) * 2019-02-21 2019-06-21 南京邮电大学 基于二维MXene材料的忆阻器件及其制备方法
CN110212088B (zh) * 2019-06-17 2021-10-08 华中科技大学 一种二维材料相变存储单元
CN111029459B (zh) * 2019-11-29 2022-06-14 华中科技大学 一种界面型原子忆阻器及其制备方法
CN112271253A (zh) * 2020-10-19 2021-01-26 南京邮电大学 一种基于二维v2c材料的忆阻器及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140339490A1 (en) * 2013-05-14 2014-11-20 Industry-Academic Cooperation Foundation, Yonsei University Resistive switching memory device having improved nonlinearity and method of fabricating the same
CN107004765A (zh) * 2014-12-05 2017-08-01 英特尔公司 用于相变存储器元件的阻挡膜技术与构造

Also Published As

Publication number Publication date
CN113206193A (zh) 2021-08-03
CN113206193B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
CN111029459B (zh) 一种界面型原子忆阻器及其制备方法
KR101056078B1 (ko) 다단자 칼코겐화물 스위칭 소자
WO2021083010A1 (zh) 低密度变化的超晶格相变薄膜、相变存储器及其制备方法
WO2022222343A1 (zh) 一种基于相变原理的忆阻器及其制备方法
WO2015196412A1 (zh) 一种金属掺杂的Ge-Sb-Te基多值存储相变材料及相变存储器
CN113497063A (zh) 一种基于二维铁电半导体的异源突触电子器件及其制备方法
JP2022055333A (ja) 相変化（ｐｃｍ）デバイス及び製造方法
CN106025065A (zh) 一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件
TW200913251A (en) Phase change memory bridge cell
WO2019200790A1 (zh) 基于金属阳离子修饰黑磷的突触器件及其制备方法
CN112397646B (zh) 三端超晶格存算一体器的阈值电压调节方法
CN115084368B (zh) 一种基于导电丝电极的相变存储器及其制备方法
CN114203756B (zh) 忆阻器单元与cmos电路的后端集成结构及其制备方法
CN112447831B (zh) 提升铁电晶体管性能的器件结构及制备方法
CN113921706B (zh) 一种基于二维碲烯纳米线的场效应忆阻器及其制作方法
CN108963070A (zh) 一种阻变存储器及其制作方法
CN105322090B (zh) 一种存储器及其制作方法
CN107706154B (zh) 一种存储元件、存储装置、制作方法及驱动方法
CN112382720A (zh) 增大铁电隧穿结工作电流的器件结构及其制备方法
KR20160150282A (ko) 절연 나노입자를 이용한 상변화 메모리 소자, 플렉서블 상변화 메모리 소자 및 그 제조방법
CN112382719B (zh) 提升铁电隧穿结性能的器件结构及其制备方法
US20240081159A1 (en) Phase change multilayer heterostructure with multiple heaters
CN111755587B (zh) 场效应超导纳米桥结及其结构和制备方法
US20230284541A1 (en) Phase change memory cell with double active volume
CN117750874A (zh) 一种导电桥型阈值转换器件及其制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21937565

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21937565

Country of ref document: EP

Kind code of ref document: A1