CN107706154B - 一种存储元件、存储装置、制作方法及驱动方法 - Google Patents

一种存储元件、存储装置、制作方法及驱动方法 Download PDF

Info

Publication number
CN107706154B
CN107706154B CN201710897335.1A CN201710897335A CN107706154B CN 107706154 B CN107706154 B CN 107706154B CN 201710897335 A CN201710897335 A CN 201710897335A CN 107706154 B CN107706154 B CN 107706154B
Authority
CN
China
Prior art keywords
drain electrode
signal
storage function
functional layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710897335.1A
Other languages
English (en)
Other versions
CN107706154A (zh
Inventor
王瑞勇
曲连杰
杨瑞智
尤杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710897335.1A priority Critical patent/CN107706154B/zh
Publication of CN107706154A publication Critical patent/CN107706154A/zh
Priority to US16/054,821 priority patent/US10651377B2/en
Application granted granted Critical
Publication of CN107706154B publication Critical patent/CN107706154B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Abstract

本发明提供一种存储元件、存储装置、制作方法及驱动方法。所述存储元件的制作方法包括：提供一基板；在所述基板上制备薄膜晶体管；使用相变材料制备存储功能图形，所述存储功能图形与所述薄膜晶体管的漏电极连接。本发明的方案使薄膜晶体管具有存储功能，可作为存储元件以阵列方式集成，从而能够记录海量信息，实现了大容量存储。

Description

一种存储元件、存储装置、制作方法及驱动方法
技术领域
本发明涉及存储元件领域，特别是一种存储元件、存储装置、制作方法及驱动方法。
背景技术
目前应用在基板上的存储元件主要是基于硅片制备的独立结构，因此制作成本较高且制作工艺复杂，无法以阵列方式进行集成控制。此外，这一类存储元件需要较高的能耗，特别是在执行数据的读、写、擦时，需要较高的驱动电流。
有鉴于此，当前亟需一种全新方案，能够解决上述现有存储元件的一系列问题。
发明内容
本发明的目的是解决提供一种存储元件、存储装置、制作方法及驱动方法，能够以阵列方式海量集成存储元件，实现大容量的存储。
为实现上述目的，一方面，本发明的实施例提供一种存储元件的制作方法，包括：
提供一基板；
在所述基板上制备薄膜晶体管；
使用相变材料制备存储功能图形，所述存储功能图形与所述薄膜晶体管的漏电极连接。
其中，在所述基板上制备薄膜晶体管的步骤，包括：
在所述基板上制备薄膜晶体管的源电极、漏电极和覆盖所述源电极和所述漏电极的绝缘层，所述绝缘层具有露出所述漏电极的过孔；
制备由相变材料形成的存储功能图形的步骤，包括：
在形成所述绝缘层后，使用相变材料制备存储功能图形，所述存储功能图形通过所述绝缘层的过孔与所述漏电极连接。
其中，制备绝缘层的步骤包括：
在形成所述源电极和漏电极后，形成覆盖所述源电极和漏电极的绝缘层；
在所述绝缘层上形成第一功能层，并对第一功能层进行刻蚀，形成对应所述漏电极的第一过渡过孔；
通过气相沉积法，沉积形成第二功能层，所述第二功能层填充所述第一过渡过孔；所述第二功能层填充所述第一过渡过孔的部分的内部形成有空洞；
对所述第二功能层进行刻蚀，以保留部分形成于所述第一过渡过孔内壁的第二功能层作为刻蚀残留图形；所述刻蚀残留图形包括暴露部分所述绝缘层、并对应所述漏电极的第二过渡过孔；
以所述第一功能层和所述刻蚀残留图形为掩膜板，对所述绝缘层刻蚀，形成露出所述漏电极的亚微米级的过孔；
去除所述第一功能层以及所述刻蚀残留图形；
其中，在所述绝缘层上形成第一功能层，并对第一功能层进行刻蚀，形成正对所述漏电极的过渡过孔的步骤，包括：
在所述绝缘层上沉积感光树脂材料，以形成第一功能层，所述第一功能层的厚度为100nm～3000nm；
对所述第一功能层进行曝光、显影，形成正对所述漏电极的过渡过孔，所述过渡过孔的孔径为1μm～3μm。
其中，通过气相沉积法，沉积形成覆盖所述过渡过孔的第二功能层的步骤，包括：
在温度为100℃至300℃且真空度为1mpa～1000mPa的环境下，通过气相沉积法，以50nm/min～200nm/min的沉积速度沉积多晶硅材料，以形成厚度大于或等于200nm的第二功能层。
其中，对所述第二功能层进行刻蚀的步骤，包括：
使用六氟化硫气体或氯气对所述第二功能层进行干式刻蚀，形成具有亚微米级的第二过渡过孔的刻蚀残留图形。
另一方面，本发明的另一实施例还提供一种存储元件，包括：
薄膜晶体管；
由相变材料形成的存储功能图形，所述存储功能图形与所述薄膜晶体管的漏电极连接。
其中，所述薄膜晶体管包括：源电极、漏电极和覆盖所述源电极和所述漏电极的绝缘层，所述绝缘层具有露出所述漏电极的过孔，所述过孔的孔径为亚微米级；
所述存储功能图形位于通过所述绝缘层的过孔与所述漏电极连接。
其中，所述过孔在平行所述绝缘层方向上的横截面积小于或等于1μm2。
其中，所述存储功能图形的厚度为100nm～1000nm。
此外，本发明的另一实施例还提供一种存储装置，包括：
多个以阵列排布的如权利要求7-10任一项所述的存储元件；
多个第一信号线，每个第一信号线与至少一个存储元件中的薄膜晶体管的栅电极连接；
多个第二信号线，每个第二信号线与至少一个存储元件中的薄膜晶体管的源电极连接；
多个第三信号线，每个第三信号线与至少一个存储元件的存储功能图形连接；
控制器，用于向所述多个第一信号线、所述多个第二信号线和所述多个第三信号线加载信号，并获取所述多个第三信号线的电流。
此外，本发明的另一实施例还提供一种存储装置的制作方法，包括：
在基板上采用本发明提供的上述制作方法制作多个阵列排布的存储元件；
形成多个第一信号线，每个第一信号线与至少一个存储元件的栅电极连接；
形成多个第二信号线，每个第二信号线与至少一个存储元件的源电极连接；
形成多个第三信号线，每个第三信号线与至少一个存储元件的存储功能图形连接。
此外，本发明的另一实施例还提供一种存储装置的驱动方法，应用于本发明提供的上述存储装置，包括：
向第一信号线加载第一信号，以使所述第一信号线对应的存储元件的源电极和漏电极之间的链路导通；
向第二信号线加载第二信号，使得所述第二信号从所述第二信号线对应的存储元件的源电极流向与该存储元件的漏电极连接的存储功能图形，以使所述存储功能图形发生以下其中一者：由非晶态转换为晶态、维持晶态以及由晶态转换为非晶态；
向所述第三信号线加载第三信号，获取第三信号线在加载第三信号时的电流，并基于所述电流，获取所述存储功能图形存储的信息。
其中，所述第二信号包括第一脉冲信号、第二脉冲信号和第三脉冲信号，向第二信号线加载第二信号的步骤，包括：
在所述存储元件的源电极和漏电极之间的链路导通时，向所述第二信号线加载第一脉冲信号，使得所述存储功能图形的非晶态转变为晶态，从而实现存储功能图形的写入功能；
在所述存储元件的源电极和漏电极之间的链路导通时，向所述第二信号线加载第二脉冲信号，使得存储功能图形维持晶态，从而实现存储功能图形的读取功能；
在所述存储元件的源电极和漏电极之间的链路导通时，向所述第二信号线加载第三脉冲信号，从而使所述存储功能图形由晶态转变为非晶态，从而实现存储功能图形的擦除功能；
其中，所述第二脉冲信号的电位低于所述第一脉冲信号的电位，所述第一脉冲信号的电位低于所述第三脉冲信号的电位。
其中，在所述存储功能图形维持晶态期间，所述第三信号线加载第三信号所产生的电流即为所述存储功能图形存储的信息。
本发明的上述方案具有如下有益效果：
本发明的存储元件是基于薄膜晶体管制作得到的，能够以薄膜晶体管为开关进行驱动。当薄膜晶体管开启时，源电极所加载的信号可以经漏电极传递至存储功能图形，从而以电加热的方式控制存储功能图形在晶态和非晶态之间进行转换，致使存储功能图形的阻值发生急剧变化以表示存储数据。在实际应用中，本发明的存储元件可通过矩阵方式进行海量设置，并能够基于传统的矩阵式的薄膜晶体管的控制方法，实现无数种组合结果，实现大容量存储。
附图说明
图1为本发明实施例提供的存储元件的结构示意图；
图2为本发明实施例提供的存储元件的制作方法的步骤示意图；
图3A至图3F本发明实施例提供的存储元件的制作方法制作绝缘层的流程示意图；
图4为本发明实施例提供的存储装置的结构示意图；
图5为本发明实施例提供的存储装置的制作方法的步骤示意图；
图6为本发明实施例提供的存储装置中的存储元件的电路原理图；
图7为本发明实施例提供的存储装置的制作方法的步骤示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。在下面的描述中，提供诸如具体的配置和组件的特定细节仅仅是为了帮助全面理解本发明的实施例。因此，本领域技术人员应该清楚，可以对这里描述的实施例进行各种改变和修改而不脱离本发明的范围和精神。另外，为了清楚和简洁，省略了对已知功能和构造的描述。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
本发明针对现有的存储元件不易集成，且能耗较高的问题，提供一种解决方案。
一方面，本发明的实施例提供一种存储元件，包括：
薄膜晶体管；
由相变材料形成的存储功能图形，该存储功能图形与该薄膜晶体管的漏电极连接。
其中，相变材料具有晶化温度，当在晶化温度的范围内则呈晶态，若温度超出晶化温度的范围则呈非晶态。
本实施例的存储元件是基于薄膜晶体管制作得到的，能够以薄膜晶体管为开关进行驱动。当薄膜晶体管开启时，源电极所加载的信号可以经漏电极传递至存储功能图形，从而以电加热的方式控制存储功能图形在晶态和非晶态之间进行转换，致使存储功能图形的阻值发生急剧变化以表示存储数据。在实际应用中，本实施例的存储元件可通过矩阵方式进行海量设置，并能够基于传统的矩阵式的薄膜晶体管的控制方法，实现无数种组合结果，实现大容量存储。
作为示例性，以顶栅型的薄膜晶体管为例，如图1所示，本实施例的存储元件包括：
形成在基板11上的薄膜晶体管，该薄膜晶体管包括：
栅电极12、源电极13、漏电极14和覆盖源电极13和漏电极14的绝缘层15，该绝缘层15具有露出漏电极14的过孔151；上述存储功能图形16通过绝缘层15的过孔151与漏电极14连接。
基于上述结构，在薄膜晶体管开启后，源电极13所加载的信号可以从漏电极14经绝缘层15的过孔151传递至存储功能图形16上。
作为优选方案，本实施例的过孔151的孔径为亚微米级(国际公认的亚微米级的尺寸空间为100nm～1000nm)，源电极13所加载的信号经过亚微米级过孔151可以显著提高对存储功能图形16进行加热的效果，从而能够使用电位较小的信号即可控制存储功能图形16在晶态与非晶态之间进行转换，可减少存储元件的驱动能耗。
下面结合一个实际应用，对本实施例的存储元件进行详细介绍。
进一步参考图1，本实施例的存储元件在实际应用中可以包括：
基板11，该基板11作为衬底基板，可以是以下其中一种：单层的玻璃、单层的聚酰亚胺薄膜以及玻璃与聚酰亚胺薄膜组成的复合层结构。
薄膜晶体管的栅极12，该栅极12可以由金属材料制成，金属材料优选为钼、铝和钼铝合金中的一种。
薄膜晶体管的栅绝缘层17，该栅绝缘层17可以由无机化合物制成，无机化合物优选为氮与硅的化合物(例如氮化硅)。
薄膜晶体管的有源层18，该有源层18可以由半导体材料制成，半导体材料优选多晶硅、非晶硅、铟镓锌氧化物中的一者或任意几者的组合。
薄膜晶体管的源电极13和漏电极14，该源电极13和漏电极14可以由金属材料制成，金属材料优选为钛、铝和钛铝合金中的一种。
绝缘层15，该绝缘层15可以由绝缘材料制成，缘材料优选为氮与硅的化合物(如氮化硅)或者氧与硅的化合物(如氧化硅)。
存储功能图形16，该存储功能图形16由相变材料制成，相变材料优选为硫族化合物，例如GexBiySez(x、y、z均为合理的正整数)、GST(Ge2Sb2Te5)，或者相变材料优选为钒氧化物例如VO2。
电极11，该电极11由导电材料制成，导电材料制优选铝、钼、钛中的一种，或者是铝、钼、钛中至少两种的合金。
当然，需要基于说明的是，本实施例的存储元件中的薄膜晶体管也可以是顶栅型结构，即栅电极位于源电极和漏电极的上方，由于原理相同，都是需存储功能图形与薄膜晶体管的漏电极连接，从而通过薄膜晶体管驱动存储功能图形执行数据的写、读、擦三种动作，因此本文不再进行详细赘述。
另一方面，本发明的实施例还提供一种上述存储元件的制作方法，如图2所示，包括：
步骤201，提供一基板；
步骤202，在基板上制备薄膜晶体管；
步骤203，使用相变材料制备存储功能图形，该存储功能图形与薄膜晶体管的漏电极连接。
显然，本实施例的制作方法用于制作本发明提供的上述存储元件，因此该存储元件所能实现的技术效果，本实施例的制作方法同样也能够实现。
下面对本实施例的制作方法进行详细介绍。
本实施例的制作方法中，具体在基板上制备的薄膜晶体管主要图形包括：源电极、漏电极和覆盖源电极和漏电极的绝缘层，其中，绝缘层具有露出漏电极的过孔，该过孔的孔径优选为亚微米级；
在形成绝缘层后，使用相变材料制备存储功能图形，该存储功能图形通过绝缘层的过孔与漏电极连接。
其中，源电极所加载的信号通过亚微米级孔径可对存储功能图形进行效果显著的加热，因此本实施例基于该亚微米级过孔的设计，只需要对源电极加载较小电位的信号就能够控制存储功能图形在晶态与非晶态之间进行转换，从而降低存储元件的驱动能耗。
这里需要给予说明的是，以现有掩膜板的掩膜精度，尚不能直接在绝缘层上刻蚀出亚微米级的过孔。有鉴于此，本发明在现有掩膜刻蚀技术的基础上，经过反复实践，最终确定了一个可行的制备工艺，下面对亚微米级过孔的制备工艺进行详细介绍。
本实施例形成具有亚微米级过孔的绝缘层的步骤包括：
步骤A1，参考图3A，在形成源电极13和漏电极14后，形成覆盖源电极13和漏电极14的绝缘层15。
步骤A2，参考图3B，在绝缘层15上形成第一功能层31，并对第一功能层31进行刻蚀，形成对应漏电极14的第一过渡过孔311，该过渡过孔311露出至少一部分漏电极14。
在实际应用中，本步骤的第一功能层可以由感光树脂材料形成，且厚度为100nm～3000nm；在刻蚀过程中，可以使用传统的掩膜板对感光树脂材料进行曝光、显影，形成第一过渡过孔311；
这里需要基于说明的，由于目前的掩膜板无法具备亚微米级的掩膜精度，本步骤中所制作的第一过渡过孔311的孔径尺寸尚未精细到亚微米级，但该第一过渡过孔311的孔径要求在1μm～3μm，以1.5μm～2μm为宜。
步骤A3，参考图3C，通过气相沉积法，沉积形成第二功能层32；该第二功能层32填充第一过渡过孔311，且填充第一过渡过孔311的部分的内部形成有空洞321；
在实际应用中，本步骤的第二功能层32可以由多晶硅材料形成，具体执行时，可以在温度为100℃至300℃且真空度为1mpa～1000mPa的环境下，通过气相沉积法，以50nm/min～200nm/min的沉积速度沉积多晶硅材料，以形成厚度大于或等于200nm的第二功能层32。
步骤A4，参考图3D，对第二功能层32进行刻蚀，以保留部分形成于第一过渡过孔311内壁的第二功能层32作为刻蚀残留图形32＇；该刻蚀残留图形32＇为第二功能层32填充第一过渡过孔311的部分因刻蚀而使内部的空洞321破开形成的，以如图3D所示，刻蚀残留图形32＇包括暴露部分绝缘层15、并对应漏电极14的第二过渡过孔322，该第二过渡过孔322为亚微米级；
在实际应用中，若第二功能层32由多晶硅材料形成，则本步骤可以使用六氟化硫气体或氯气对第二功能层32进行干式刻蚀。
步骤A5，参考图3E，以第一功能层31和刻蚀残留图形32＇为掩膜板，对绝缘层15刻蚀；
可以知道的是，由于上述步骤A4最终形成了亚微米级的第二过渡过孔322，因此本步骤基于该第二过渡过孔322，能够在绝缘层15上刻蚀出同样为亚微米级的过孔151。
步骤A6，去除第一功能层31以及刻蚀残留图形32＇，得到如图3F所示的结构。
在实际应用中，本步骤可以使用有机强碱剥离液，在温度为20℃-30℃条件下，对基板进行10s～60s的浸泡或这10s～60s喷淋，以去除第一功能层31以及刻蚀残留图形32＇。
基于上述步骤A1-A6，最终可以获得具有亚微米级过孔151的绝缘层15。之后本实施例可以在绝缘层15上进一步形成相变材料层，通过构图工艺使相变材料层形成通过过孔151与漏电极14连接的存储功能图形16。
以上是本实施例的制作方法的介绍，可以看出本实施例的制作方法使用传统的掩膜刻蚀工艺可以在绝缘层上制作出亚微米级的过孔，该亚微米级的过孔可以显著增加源电极13加载的信号对存储功能图形16的加热效果，可降低存储元件的驱动能耗。
此外，本发明的另一实施例还提供一种存储装置，如图4所示，包括：
多个以阵列排布的本发明提供的上述存储元件400；
多个第一信号线41，每个第一信号线41与至少一个存储元件的栅电极12连接；
多个第二信号线42，每个第二信号线42与至少一个存储元件的源电极13连接；
多个第三信号线43，每个第三信号线43与至少一个存储元件的存储功能图形连接(在图4中以存储元件的漏电极14进行表示)；
控制器(未在图4中示出，用于向多个第一信号线41、多个第二信号线42和多个第三信号线43加载信号，并获取多个第三信号线43的电流。
在本实施例的存储装置中，控制器可以向第一信号线加载第一信号，可控制压存储元件的薄膜晶体管开启。在开启后，控制器向第二信号线加载第二信号，该第二信号用于控制存储元件的存储功能图形在晶态和非晶态之间转换，使其阻值发生显著变化，从而对应数据的写入、读取和擦除功能。例如：存储功能图形由非晶态转换为非晶态转变为晶态则对应写入功能，反之存储功能图形晶态转变为非晶态晶态对应擦除功能，存储功能图形维持晶态则对应读取功能。
显然，基于图4所示结构，存储元件400是通过矩阵方式集成设置，处理器基于现有驱动信号线的选址方法，可以有目的地选择信号线加载第一信号和第二信号，从而控制大量重复的存储元件处于晶态或非晶态，以实现多种排列组合结果，可用于记录海量的数据信息，实现了大容量的存储功能。
对应地，本发明的另一实施例提供一种针对上述存储装置的驱动方法，如图5所示，包括：
步骤501，向第一信号线加载第一信号，以使第一信号线对应的存储元件的源电极和漏电极之间的链路导通；
步骤502，向第二信号线加载第二信号，使得第二信号从第二信号线对应的存储元件的源电极流向与该存储元件的漏电极连接的存储功能图形，以使所存储功能图形发生以下其中一者：由非晶态转换为晶态、维持晶态以及由晶态转换为非晶态；
步骤503，向第三信号线加载第三信号，获取第三信号线在加载第三信号时的电流，并基于该电流，获取存储功能图形存储的信息。
下面结合一个实际应用，对本实施例的驱动方法进行详细介绍。
参考图6，图6为本实施例一个存储元件等效对应的电路结构图，其中a点表示存储元件的栅电极的电位，即向第一信号线所加载的第一信号的电位；b点表示存储元件的源电极的电位，即向第二信号线所加载的第二信号的电位；c点表示存储元件的漏电极的电位，即向第二信号线所加载的第二信号的电位；
对应图6所示的电路结构，进一步参考下表：
Figure BDA0001422447780000111
基于上述表格可以知道，本实施例的第二信号至少包括三种：用于实现写功能的第一脉冲信号、用于实现读取功能的第二脉冲信号以及用于实现擦除功能的第三信号。其中，第二脉冲信号的电位低于第一脉冲信号的电位，第一脉冲信号的电位低于第三脉冲信号的电位。
根据上述三种第二信号可以实现存储元件的写入功能、读取功能已经擦除功能。
即在执行上述步骤502时具体包括：
步骤5021，在存储元件的源电极和漏电极之间的链路导通时，向第二信号线加载第一脉冲信号，使得存储功能图形的非晶态转变为晶态，从而实现存储功能图形的写入功能；
步骤5022，在存储元件的源电极和漏电极之间的链路导通时，向第二信号线加载第二脉冲信号，使得存储功能图形维持晶态，从而实现存储功能图形的读取功能；
步骤5023，在存储元件的源电极和漏电极之间的链路导通时，向第二信号线加载第三脉冲信号，从而使存储功能图形由晶态转变为非晶态，从而实现存储功能图形的擦除功能；
基于上述原理可知，存储功能图的晶态和非晶态可以作为最基本的二级制语音“0”和“1”，实现信息的直接记录和擦除。因此在存储功能图形维持晶态期间，第三信号线加载第三信号所产生的电流(或者该电流等效表示的阻值)即为所述存储功能图形存储的信息。
实施例提供一种上述存储装置的制作方法，如图7所示，包括：
步骤701，在基板上采用本发明提供的制作方法制作多个阵列排布的存储元件；
步骤702，形成多个第一信号线，每个第一信号线与至少一个存储元件的栅电极连接；
步骤703，形成多个第二信号线，每个第二信号线与至少一个存储元件的源电极连接；
步骤704，形成多个第三信号线，每个第三信号线与至少一个存储元件的漏电极连接。
显然，本实施例的制作方法用于制作本发明提供的上述存储装置，因此该存储装置所能实现的技术效果，本实施例的制作方法也同样能够实现。
下面结合实现应用，对本实施例的制作方法进行详细介绍。
示例性地，以存储装置中的存储元件采用底栅型薄膜晶体管为例，本实施例的制作方法可以包括以下步骤：
步骤B1，提供一基板；
步骤B2，在基板上沉积一层导电材料，并采用一次构图工艺，对导电材料进行刻蚀，得到栅电极和第一信号线；
步骤B2，沉积栅绝缘层；
步骤B4，在栅绝缘层上进一步形成有源层；
步骤B2，在有源层上沉积一层导电材料，并采用一次构图工艺，对导电材料进行刻蚀，得到源电极、漏电极以及第二信号线，该第二信号线与源电极连接；
步骤B3，形成具有亚微米级过孔的绝缘层，该过孔露出漏电极；
步骤B4，使用相变材料在绝缘层上制作存储功能图形，存储功能图形通过绝缘层的过孔与漏电极连接；
步骤B5，在有源层上沉积一层导电材料，并采用一次构图工艺，对导电材料进行刻蚀，得到与存储功能图形连接的第三信号线。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。此外，本发明实施例中所定义的步骤的序号不具有表示在实际应用中的执行顺序。

Claims (14)

1.一种存储元件的制作方法，其特征在于，包括：
提供一基板；
在所述基板上制备薄膜晶体管；
使用相变材料制备存储功能图形，所述存储功能图形与所述薄膜晶体管的漏电极连接；
在所述基板上制备薄膜晶体管的步骤，包括：
在所述基板上制备薄膜晶体管的源电极、漏电极和覆盖所述源电极和所述漏电极的绝缘层，所述绝缘层具有露出所述漏电极的过孔；制备由相变材料形成的存储功能图形的步骤，包括：
在形成所述绝缘层后，使用相变材料制备存储功能图形，所述存储功能图形通过所述绝缘层的过孔与所述漏电极连接。
2.根据权利要求1所述的制作方法，其特征在于，
制备绝缘层的步骤，包括：
在形成所述源电极和漏电极后，形成覆盖所述源电极和漏电极的绝缘层；
在所述绝缘层上形成第一功能层，并对第一功能层进行刻蚀，形成对应所述漏电极的第一过渡过孔；
通过气相沉积法，沉积形成第二功能层，所述第二功能层填充所述第一过渡过孔；所述第二功能层填充所述第一过渡过孔的部分的内部形成有空洞；
对所述第二功能层进行刻蚀，以保留部分形成于所述第一过渡过孔内壁的第二功能层作为刻蚀残留图形；所述刻蚀残留图形包括暴露部分所述绝缘层、并对应所述漏电极的第二过渡过孔；
以所述第一功能层和所述刻蚀残留图形为掩膜板，对所述绝缘层刻蚀，形成露出所述漏电极的过孔；
去除所述第一功能层以及所述刻蚀残留图形。
3.根据权利要求2所述的制作方法，其特征在于，
在所述绝缘层上形成第一功能层，并对第一功能层进行刻蚀，形成正对所述漏电极的过渡过孔的步骤，包括：
在所述绝缘层上沉积感光树脂材料，以形成第一功能层，所述第一功能层的厚度为100nm～3000nm；
对所述第一功能层进行曝光、显影，形成对应所述漏电极的第一过渡过孔，所述第一过渡过孔的孔径为1μm～3μm。
4.根据权利要求2所述的制作方法，其特征在于，
通过气相沉积法，沉积形成覆盖所述过渡过孔的第二功能层的步骤，包括：
在温度为100℃至300℃且真空度为1mpa～1000mPa的环境下，通过气相沉积法，以50nm/min～200nm/min的沉积速度沉积多晶硅材料，以形成厚度大于或等于200nm的第二功能层。
5.根据权利要求4所述的制作方法，其特征在于，
对所述第二功能层进行刻蚀的步骤，包括：
使用六氟化硫气体或氯气对所述第二功能层进行干式刻蚀，形成具有亚微米级的第二过渡过孔的刻蚀残留图形。
6.一种存储元件，其特征在于，包括：
薄膜晶体管；
由相变材料形成的存储功能图形，所述存储功能图形与所述薄膜晶体管的漏电极连接；所述薄膜晶体管包括：源电极、漏电极和覆盖所述源电极和所述漏电极的绝缘层，所述绝缘层具有露出所述漏电极的过孔，所述存储功能图形位于通过所述绝缘层的过孔与所述漏电极连接。
7.根据权利要求6所述的存储元件，其特征在于，
所述过孔的孔径为亚微米级。
8.根据权利要求7所述的存储元件，其特征在于，
所述过孔在平行所述绝缘层方向上的横截面积小于或等于1μm2。
9.根据权利要求6所述的存储元件，其特征在于，
所述存储功能图形的厚度为100nm～1000nm。
10.一种存储装置，其特征在于，包括：
多个以阵列排布的如权利要求6-9任一项所述的存储元件；
多个第一信号线，每个第一信号线与至少一个存储元件中的薄膜晶体管的栅电极连接；
多个第二信号线，每个第二信号线与至少一个存储元件中的薄膜晶体管的源电极连接；
多个第三信号线，每个第三信号线与至少一个存储元件的存储功能图形连接；
控制器，用于向所述多个第一信号线、所述多个第二信号线和所述多个第三信号线加载信号，并获取所述多个第三信号线的电流。
11.一种存储装置的制作方法，其特征在于，包括：
在基板上采用如权利要求1-5中任一项所述的方法制作多个阵列排布的存储元件；
形成多个第一信号线，每个第一信号线与至少一个存储元件的栅电极连接；
形成多个第二信号线，每个第二信号线与至少一个存储元件的源电极连接；
形成多个第三信号线，每个第三信号线与至少一个存储元件的存储功能图形连接。
12.一种存储装置的驱动方法，应用于权利要求10所述的存储装置，其特征在于，包括：
向第一信号线加载第一信号，以使所述第一信号线对应的存储元件的源电极和漏电极之间的链路导通；
向第二信号线加载第二信号，使得所述第二信号从所述第二信号线对应的存储元件的源电极流向与该存储元件的漏电极连接的存储功能图形，以使所述存储功能图形发生以下其中一者：由非晶态转换为晶态、维持晶态以及由晶态转换为非晶态；
向所述第三信号线加载第三信号，获取第三信号线在加载第三信号时的电流，并基于所述电流，获取所述存储功能图形存储的信息。
13.根据权利要求12所述的驱动方法，其特征在于，所述第二信号包括第一脉冲信号、第二脉冲信号和第三脉冲信号，向第二信号线加载第二信号的步骤，包括：
在所述存储元件的源电极和漏电极之间的链路导通时，向所述第二信号线加载第一脉冲信号，使得所述存储功能图形的非晶态转变为晶态，从而实现存储功能图形的写入功能；
在所述存储元件的源电极和漏电极之间的链路导通时，向所述第二信号线加载第二脉冲信号，使得存储功能图形维持晶态，从而实现存储功能图形的读取功能；
在所述存储元件的源电极和漏电极之间的链路导通时，向所述第二信号线加载第三脉冲信号，从而使所述存储功能图形由晶态转变为非晶态，从而实现存储功能图形的擦除功能；
其中，所述第二脉冲信号的电位低于所述第一脉冲信号的电位，所述第一脉冲信号的电位低于所述第三脉冲信号的电位。
14.根据权利要求13所述的驱动方法，其特征在于，
在所述存储功能图形维持晶态期间，所述第三信号线加载第三信号所产生的电流即为所述存储功能图形存储的信息。
CN201710897335.1A 2017-09-28 2017-09-28 一种存储元件、存储装置、制作方法及驱动方法 Expired - Fee Related CN107706154B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710897335.1A CN107706154B (zh) 2017-09-28 2017-09-28 一种存储元件、存储装置、制作方法及驱动方法
US16/054,821 US10651377B2 (en) 2017-09-28 2018-08-03 Storage element, storage device, method for manufacturing the same and driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710897335.1A CN107706154B (zh) 2017-09-28 2017-09-28 一种存储元件、存储装置、制作方法及驱动方法

Publications (2)

Publication Number Publication Date
CN107706154A CN107706154A (zh) 2018-02-16
CN107706154B true CN107706154B (zh) 2020-06-30

Family

ID=61176150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710897335.1A Expired - Fee Related CN107706154B (zh) 2017-09-28 2017-09-28 一种存储元件、存储装置、制作方法及驱动方法

Country Status (2)

Country Link
US (1) US10651377B2 (zh)
CN (1) CN107706154B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293178A (zh) * 2020-02-21 2020-06-16 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1573844A (zh) * 2003-06-19 2005-02-02 株式会社日立制作所 图像显示装置
CN101057329A (zh) * 2004-11-11 2007-10-17 株式会社半导体能源研究所 半导体器件
KR20090006452A (ko) * 2007-07-11 2009-01-15 한국전자통신연구원 금속-절연체 상전이 메모리 셀 및 그의 제조 방법
CN101677080A (zh) * 2007-09-14 2010-03-24 旺宏电子股份有限公司 一种存储单元阵列的制造方法与存储装置
CN105575991A (zh) * 2014-09-04 2016-05-11 财团法人交大思源基金会 记忆体结构及形成记忆体结构的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253174B2 (en) * 2008-11-26 2012-08-28 Palo Alto Research Center Incorporated Electronic circuit structure and method for forming same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1573844A (zh) * 2003-06-19 2005-02-02 株式会社日立制作所 图像显示装置
CN101057329A (zh) * 2004-11-11 2007-10-17 株式会社半导体能源研究所 半导体器件
KR20090006452A (ko) * 2007-07-11 2009-01-15 한국전자통신연구원 금속-절연체 상전이 메모리 셀 및 그의 제조 방법
CN101677080A (zh) * 2007-09-14 2010-03-24 旺宏电子股份有限公司 一种存储单元阵列的制造方法与存储装置
CN105575991A (zh) * 2014-09-04 2016-05-11 财团法人交大思源基金会 记忆体结构及形成记忆体结构的方法

Also Published As

Publication number Publication date
US20190097131A1 (en) 2019-03-28
US10651377B2 (en) 2020-05-12
CN107706154A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
Li et al. Three-dimensional crossbar arrays of self-rectifying Si/SiO 2/Si memristors
JP4332881B2 (ja) 固体電解質スイッチング素子及びそれを用いたｆｐｇａ、メモリ素子、並びに固体電解質スイッチング素子の製造方法
TWI309454B (en) Process in the manufacturing of a resistor random access memory and memory device
US20050180189A1 (en) Memory device electrode with a surface structure
US7675052B2 (en) Nonvolatile memory device and fabrication method thereof
TWI325164B (en) Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
US8445887B2 (en) Nonvolatile programmable switch device using phase-change memory device and method of manufacturing the same
TWI385790B (zh) 相變化記憶體之多晶矽栓塞雙極性電晶體
TWI313044B (en) Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
TW200947695A (en) Memory cell having a buried phase change region and method for fabricating the same
JP2007525816A (ja) 多端子カルコゲニドスイッチングデバイス
JP2004342843A (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
KR20050108318A (ko) 기억소자 및 이를 이용한 기억장치
CN111029459A (zh) 一种界面型原子忆阻器及其制备方法
US7655939B2 (en) Memory cell, memory device and method for the production thereof
JP2002246561A (ja) 記憶セル、この記録セルを用いたメモリマトリックス及びこれらの製造方法
US7659566B2 (en) Method of fabricating a resistance based memory device and the memory device
CN107706154B (zh) 一种存储元件、存储装置、制作方法及驱动方法
JP2004288843A (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
TWI400798B (zh) 介電層夾置之柱狀記憶裝置
TWI549263B (zh) 記憶體結構及其製備方法
CN112397646B (zh) 三端超晶格存算一体器的阈值电压调节方法
CN106206639A (zh) 具有针状接面的相变化记忆装置及其制造方法
KR101213225B1 (ko) 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법
US20140369107A1 (en) Structures for resistance random access memory and methods of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200630