TW201633526A - 用於相位變化記憶體元件之阻隔膜技術及組態 - Google Patents

用於相位變化記憶體元件之阻隔膜技術及組態 Download PDF

Info

Publication number
TW201633526A
TW201633526A TW104133549A TW104133549A TW201633526A TW 201633526 A TW201633526 A TW 201633526A TW 104133549 A TW104133549 A TW 104133549A TW 104133549 A TW104133549 A TW 104133549A TW 201633526 A TW201633526 A TW 201633526A
Authority
TW
Taiwan
Prior art keywords
electrode layer
layer
barrier film
disposed
group
Prior art date
Application number
TW104133549A
Other languages
English (en)
Other versions
TWI587497B (zh
Inventor
克里斯多夫Ｗ 裴茲
永俊 胡
戴爾Ｗ 柯林斯
艾倫 麥克帝爾
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201633526A publication Critical patent/TW201633526A/zh
Application granted granted Critical
Publication of TWI587497B publication Critical patent/TWI587497B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明之實施例描述用於相位變化記憶體元件之阻隔膜技術及組態。在一實施例中，一種裝置包括複數個相位變化記憶體(PCM)元件，其中該複數個PCM元件之個別PCM元件包括：一底部電極層；安置於該底部電極層上之一選擇器件層；安置於該選擇器件層上之一中間電極層；安置於該中間電極層上之一相位變化材料層；安置於該相位變化材料層上之一頂部電極層；及一阻隔膜，其包含一第IV族過渡金屬、一第VI族過渡金屬、碳(C)及氮(N)，該阻隔膜安置於該底部電極層與該頂部電極層之間。可描述及/或主張其他實施例。

Description

用於相位變化記憶體元件之阻隔膜技術及組態 發明領域
本發明之實施例大體而言係關於積體電路之領域，且更特定言之，係關於用於相位變化記憶體元件之阻隔膜技術及組態。
發明背景
諸如多堆疊交叉點相位變化記憶體(phase-change memory，PCM)之PCM技術為對其他非依電性記憶體(non-volatile memory，NVM)技術之有前景的替代例。PCM元件中之當前硫族化物材料可傾於經由周圍電極擴散，此情形可阻撓作用膜之組合物控制。
依據本發明之一實施例，係特地提出一種裝置，其包含：複數個相位變化記憶體(PCM)元件，其中該等複數個PCM元件之個別PCM元件包括：一底部電極層；安置於該底部電極層上之一選擇器件層；安置於該選擇器件層上之一中間電極層；安置於該中間電極層上之一相位變化材 料層；安置於該相位變化材料層上之一頂部電極層；及一阻隔膜，其包含一第IV族過渡金屬、一第VI族過渡金屬、碳(C)及氮(N)，該阻隔膜安置於該底部電極層與該頂部電極層之間。
10、11‧‧‧晶圓
100‧‧‧單粒
102、102a、102b‧‧‧晶粒
103‧‧‧電路
106‧‧‧晶粒級互連結構
110‧‧‧襯墊
112‧‧‧焊球
121‧‧‧封裝基板
122‧‧‧電路板
200‧‧‧積體電路(IC)總成
300‧‧‧相位變化記憶體(PCM)器件
302‧‧‧基板
304‧‧‧字線
306‧‧‧底部電極層
307‧‧‧阻隔膜
308‧‧‧選擇器件(SD)層
310‧‧‧中間電極層
312‧‧‧相位變化材料(PM)層
314‧‧‧頂部電極層
316、416A、416B、416C、416D、416E‧‧‧相位變化記憶體(PCM)元件
318‧‧‧介電襯套
320‧‧‧介電填充材料
324‧‧‧位元線/位元線金屬
502、504‧‧‧步驟
600‧‧‧計算器件
602‧‧‧主板
604‧‧‧處理器
606‧‧‧通信晶片
608‧‧‧相位變化記憶體(PCM)
609‧‧‧外殼
S1‧‧‧作用側
S2‧‧‧非作用側
藉由以下詳細描述結合隨附圖式，將易於理解實施例。為了促進此描述，類似參考數字指定類似結構元件。在隨附圖式之各圖中藉助於實例而非限制性地說明實施例。
圖1示意性地說明根據一些實施例的呈晶圓形式及呈單粒形式之實例晶粒的俯視圖。
圖2示意性地說明根據一些實施例之積體電路(integrated circuit，IC)總成的橫截面側視圖。
圖3示意性地說明根據一些實施例之PCM器件的橫截面側視圖。
圖4A至圖4E示意性地說明根據一些實施例的具有阻隔膜之PCM元件的橫截面側視圖，阻隔膜安置於底部電極層與頂部電極層之間。
圖5為根據一些實施例的製造PCM器件之方法的流程圖。
圖6示意性說明包括根據本文所描述之各種實施例之PCM器件的實例系統。
較佳實施例之詳細說明
本發明之實施例描述用於相位變化記憶體元件之阻隔膜技術及組態。在以下詳細描述中，參考形成此處一部分的隨附圖式，其中通篇類似數字指定類似部件，且其中借助於說明來展示可供實踐本發明之主題之實施例。應理解，在不脫離本發明之範疇的情況下，可利用其他實施例，且可進行結構或邏輯變化。因此，以下詳細描述不應以限制性意義來理解，且實施例之範疇藉由附加申請專利範圍及其等效者來界定。
出於本發明之目的，片語「A及/或B」意謂(A)、(B)或(A及B)。出於本發明之目的，片語「A、B及/或C」意謂(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。
描述可使用片語「在一實施例中」或「在實施例中」，該等片語各自可指相同或不同實施例中之一或多者。此外，如關於本發明之實施例而使用，術語「包含」、「包括」、「具有」及其類似者為同義的。術語「耦接」可指直接連接、間接連接或間接通信。
如本文所使用，術語「模組」可指如下各者、為如下各者之部分或包括如下各者：特殊應用積體電路(Application Specific Integrated Circuit，ASIC)、電子電路、處理器(共用、專用或群組)及/或執行一或多個軟體或韌體程式之記憶體(共用、專用或群組)、組合邏輯電路、狀態機及/或提供所描述功能性之其他合適組件。
圖1示意性地說明根據一些實施例的呈晶圓形式10及呈單粒形式100之實例晶粒102的俯視圖。在一些實施 例中，晶粒102可為由半導體材料(諸如，矽或其他合適材料)構成的晶圓11之複數個晶粒(例如，晶粒102、102a、102b)中之一者。該複數個晶粒可形成於晶圓11之表面上。晶粒中之每一者可為包括如本文所描述之相位變化記憶體(PCM)器件之半導體產品的重複單元。舉例來說，晶粒102可包括根據一些實施例之PCM器件之電路103。根據各種實施例，電路103可包括可以陣列形式組態之一或多個PCM元件(例如，格胞)。舉例來說，PCM元件可包括可藉由施加由電流產生之熱而在結晶狀態與非晶狀態之間切換的相位變化材料，諸如，硫族化物玻璃。相位變化材料之狀態(例如，結晶/非晶)可與PCM元件之邏輯值(例如，1或0)對應。電路103在一些實施例中可為PCM及開關(PCMS)器件之部分。亦即，PCM元件可包括經組態以用於選擇/程式化PCM元件之操作的開關，諸如，雙向臨限開關(ovonic threshold switch，OTS)。
電路103可進一步包括耦接至PCM元件之一或多個位元線及一或多個字線。位元線及字線可經組態成使得在一些實施例中PCM元件中之每一者安置於每一個別位元線與字線之相交處。可使用字線及位元線將電壓或偏壓施加至PCM元件之目標PCM元件，以選擇供讀取或寫入操作之目標格胞。位元線驅動器可耦接至位元線且字線驅動器可耦接至字線以促進PCM元件之解碼/選擇。電容器及電阻器可耦接至位元線及字線。電路103在一些實施例中可包括其他合適器件及組態。舉例來說，電路103可包括經組態以 執行讀取、程式化、驗證及/或分析操作之一或多個模組。
在一些實施例中，可使用PCM製造技術及/或其他合適半導體製造技術來形成電路103。應注意，圖1中僅示意性地描繪電路103，且電路103可表示呈電路之形式的廣泛多種合適邏輯或記憶體，其包括(例如)一或多個狀態機，該一或多個狀態機包括經組態以執行諸如讀取、程式化、驗證及/或分析操作之動作的儲存體(例如，韌體或軟體)中之電路及/或指令。
在完成半導體產品之製造程序之後，晶圓11可經歷單粒化程序，其中使晶粒(例如，晶粒102、102a、102b)中之每一者彼此分離以提供半導體產品之離散「晶片」。晶圓11可為具有多種大小中的任一者。在一些實施例中，晶圓11具有在約25.4毫米至約450毫米之範圍內的直徑。晶圓11在其他實施例中可包括其他大小及/或其他形狀。根據各種實施例，電路103可安置於呈晶圓形式10或單粒形式100之半導體基板上。在一些實施例中，晶粒102可包括邏輯或記憶體，或其組合。
圖2示意地說明根據一些實施例之積體電路(IC)總成200的橫截面側視圖。在一些實施例中，IC總成200可包括與封裝基板121電耦接及/或實體耦接之一或多個晶粒(下文中為「晶粒102」)。晶粒102可包括諸如如本文所描述之PCM器件之電路(例如，圖1之電路103)。在一些實施例中，如可看出，封裝基板121可與電路板122耦接。
晶粒102可表示使用結合形成PCM器件而使用的 半導體製造技術而由半導體材料(例如，矽)製造的離散產品，半導體製造技術諸如，薄膜沈積、微影、蝕刻及其類似者。在一些實施例中，晶粒102可為、包括或為如下各者之一部分：一些實施例中之處理器、記憶體、系統單晶片(system-on-chip，SoC)或ASIC。在一些實施例中，諸如模製化合物或填充不足材料(未圖示)之電絕緣材料可囊封晶粒102及/或晶粒級互連結構106之至少一部分。
晶粒102可根據廣泛多種合適組態而附接至封裝基板121，如所描繪，包括(例如)以覆晶組態與封裝基板121直接耦接。在該覆晶組態中，晶粒102之包括主動式電路之作用側S1係使用晶粒級互連結構106(諸如，凸塊、導柱或亦可將晶粒102與封裝基板121電耦接之其他合適結構)而附接至封裝基板121之表面。晶粒102之作用側S1可包括諸如PCM元件之電路。如可看出，非作用側S2可安置成與作用側S1相對。在其他實施例中，晶粒102可安置於以多種合適堆疊晶粒組態中之任一組態與封裝基板121耦接的另一晶粒上。舉例來說，處理器晶粒可以覆晶組態與封裝基板121耦接，且晶粒102可以覆晶組態安裝於處理器晶粒上且使用經由處理器晶粒而形成的矽通孔(through-silicon via，TSV)與封裝基板電耦接。在又其他實施例中，晶粒102可嵌入於封裝基板121中或與嵌入於封裝基板121中的晶粒耦接。在其他實施例中，其他晶粒可以與晶粒102並排之組態與封裝基板121耦接。
在一些實施例中，晶粒級互連結構106可經組態 以將電信號投送於晶粒102與封裝基板121之間。舉例來說，電信號可包括結合晶粒之操作而使用的輸入/輸出(input/output，I/O)信號及/或功率/接地信號。晶粒級互連結構106可與安置於晶粒102之作用側S1上的對應晶粒接點耦接且與安置於封裝基板121上的對應封裝接點耦接。晶粒接點及/或封裝接點可包括(例如)襯墊、通孔、渠溝、跡線及/或其他合適接觸結構。
在一些實施例中，封裝基板121為具有核心及/或累積層的環氧樹脂基層壓基板，諸如，味之素累積膜(Ajinomoto Build-up Film，ABF)基板。封裝基板121在其他實施例中可包括其他合適類型之基板，包括(例如)由玻璃、陶瓷或半導體材料形成之基板。
封裝基板121可包括經組態以將電信號投送至晶粒102或自晶粒102投送電信號的電投送特徵。舉例來說，電投送特徵可包括：安置於封裝基板121之一或多個表面上的封裝接點(例如，襯墊110)及/或內部投送特徵(未圖示)，諸如，用以經由封裝基板121投送電信號之渠溝、通孔或其他互連結構。
電路板122可為由諸如環氧樹脂薄層之電絕緣材料構成的印刷電路板(PCB)。舉例來說，電路板122可包括由如下各者構成之電絕緣層：諸如聚四氟乙烯之材料、諸如阻燃劑4(FR-4)、FR-1棉紙之酚棉紙材料及諸如CEM-1或CEM-3之環氧樹脂材料，或使用環氧樹脂預浸體材料而層壓在一起之編織玻璃材料。可經由電絕緣層而形成諸如跡 線、渠溝、通孔之互連結構(未圖示)，以經由電路板122投送晶粒102之電信號。電路板122可由其他實施例中之其他合適材料構成。在一些實施例中，電路板122為主板(例如，圖6之主板602)。
諸如焊球112之封裝層級互連件可耦接至封裝基板121上之襯墊110及/或電路板122上，以形成經組態以在封裝基板121與電路板122之間進一步投送電信號之對應焊接點。襯墊110可由任何合適導電材料構成，諸如，包括(例如)鎳(Ni)、鈀(Pd)、金(Au)、銀(Ag)、銅(Cu)及其組合之金屬。封裝層級互連件可包括其他結構及/或組態，包括(例如)平台柵格陣列(land-grid array，LGA)結構及其類似者。
IC總成200可在其他實施例中包括廣泛多種其他合適組態，包括(例如)覆晶及/或導線結合組態、插入件、包括系統級封裝(system-in-package，SiP)及/或疊層封裝(package-on-package，PoP)組態的多晶片封裝組態之合適組合。在一些實施例中可使用用以在IC總成200之晶粒102與其他組件之間投送電信號之其他合適技術。
圖3示意性地說明根據一些實施例之PCM器件300的橫截面側視圖。該PCM器件可包括形成於基板302上之複數個PCM元件(例如，個別PCM元件316)。個別PCM元件316可與PCM器件之格胞陣列之格胞對應。
根據各種實施例，個別PCM元件316中之每一者可包括安置於字線304上之層堆疊。一或多個介入層及/或結構(例如，電路)可安置於基板302與字線304之間。舉例來 說，電路可包括在字線304與基板302之間形成於基板302上的互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)器件及/或金屬化物。在一些實施例中，電路可包括電荷泵及/或選擇電路。基板302可在一些實施例中為半導體基板，諸如，矽。字線304可包括(例如)鎢。可在其他實施例中使用用於基板302及字線304之其他合適材料。
在一些實施例中，個別PCM元件316可各自包括安置於電極之間的一選擇器件(select device，SD)層308及一相位變化材料(phase-change material，PM)層312。舉例來說，在所描繪實施例中，SD層308可安置於可形成於字線304上的底部電極層306上。中間電極層310可安置於SD層308上。PM層312可安置於中間電極層310上，且頂部電極層314可安置於PM層312上。個別PCM元件316根據各種實施例可包括其他介入材料及/或層。
根據一些實施例，個別PCM元件316可包括安置於底部電極層306與頂部電極層314之間的阻隔膜307。阻隔膜307可提供對個別PCM元件316中之硫族化物材料(例如，硒(Se)或碲(Te))之化學隔離度。在一些實施例中，阻隔膜307可經組態以防止或縮減硫族化物材料自SD層308及/或PM層312擴散至底部電極層306、中間電極層310及/或頂部電極層314。舉例來說，在所描繪實施例中，阻隔膜307安置於SD層308與底部電極層306之間(如可看出)，使得阻隔膜307可抑制硫族化物材料在SD層308與底部電極306之間擴 散。在其他實施例中，阻隔膜307可安置於層306、308、310、312、314堆疊之其他層之間，包括(例如)結合圖4A至圖4E所描繪及/或描述之實例。
阻隔膜307可由在電極層306、310、314之材料與SD層308及/或PM層312之硫族化物材料之間提供合適界面的材料構成。在一些實施例中，阻隔膜307可包括第IV族過渡金屬、第VI族過渡金屬、碳(C)及氮(N)。第IV族過渡金屬可包括(例如)鈦(Ti)、鋯(Zr)或鉿(Hf)，或其合適組合。第VI族過渡金屬可包括(例如)鉻(Cr)、鉬(Mo)、鎢(W)、或钅喜(seaborgium，Sg)，或其合適組合。在一項實施例中，阻隔膜307可由TiWCN構成。阻隔膜307在其他實施例中可包括具有C及N之第IV族過渡金屬及第VI族過渡金屬之其他合適組合。在一些實施例中，阻隔膜307可由具有相同或不同化學組合物之多個膜構成。
根據各種實施例，可藉由任何合適沈積技術來形成阻隔膜307。舉例來說，在一項實施例中，可藉由Ar+N2之反應性濺鍍氣體混合物中之固體組分(Ti、W及C)之磁控濺鍍沈積來形成阻隔膜。氣體比率(Ar/N2)可自20Ar/N2調諧至1Ar/N2。可藉由在多陰極(共同濺鍍)物理氣相沈積(physical vapor deposition，PVD)腔室中純(Ti、W、C)目標或複合(TiW、TiC、WC、TiWC)目標之任何組合而獲得所要組合物之薄膜。在其他實施例中，可藉由使用原子層沈積(atomic layer deposition，ALD)技術之超晶格沈積來獲得TiWCN膜。舉例來說，可藉由TiN+WN+C之順序原子層沈 積來達成TiWCN膜。可在其他實施例中使用其他合適沈積技術。
可經由第IV族過渡金屬、第VI族過渡金屬、碳(C)及氮(N)之相對含量之調變來調諧阻隔膜307之電阻率、結構及/或阻隔屬性。舉例來說，在阻隔膜307係由TiWCN薄層構成之一實施例中，根據一些實施例可使用W原子在0%至15%之範圍內且Ti原子在0%至75%之範圍內的Ti及/或W之調變，以調諧阻隔膜307之屬性。阻隔膜307中之N含量可取決於反應性濺鍍之金屬之化學計量，且在一些實施例中原子可在20%至35%之間。阻隔膜307中之C之組合物在一些實施例中原子可在5%至90%的範圍內。增加阻隔膜307中之C及N之組合物可提供如所沈積之非晶結構，且即使在熱處理(例如，在600℃下)之後仍可保留非晶結構。
在阻隔膜307中使用W可增加界面層相對於電極層306、310、314之整體材料之密度，此可引起改良型阻隔品質。在一些實施例中，在阻隔膜307內Ti-C及W-C夾雜物之沈澱可在與電極層306、310、314之界面處形成，此可改良熱穩定度。
在一些實施例中，阻隔膜307可具有自1毫歐姆-公分(mOhm．cm)至50mOhm．cm之範圍內的電阻且具有在15埃(A)至50A之範圍內的厚度。阻隔膜307在其他實施例中可具有其他合適電阻及/或厚度。
根據各種實施例，電極層306、310及314可由碳(C)構成。可關於電阻率、平滑度及C-結合(sp2或sp3)來調 諧電極層306、310及314。在一些實施例中，電極層306、310及/或314可由具有在1毫歐姆-公分(mOhm．cm)至100mOhm．cm之範圍內的電阻率之一或多個導電及/或半導電材料構成，諸如，碳(C)、氮化碳(CxNy)；n摻雜多晶矽及p摻雜多晶矽；包括Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta及W之金屬；包括TiN、TaN、WN及TaCN之導電金屬氮化物；包括矽化鉭、矽化鎢、矽化鎳、矽化鈷及矽化鈦之導電金屬矽化物；包括TiSiN及WSiN之導電金屬矽化物氮化物；包括TiCN及WCN之導電金屬碳化物氮化物；及包括RuO2之導電金屬氧化物。
根據各種實施例，PM層312可由相位變化材料構成，諸如，在施加由電流產生之熱時在結晶狀態與非晶狀態之間切換的硫族化物玻璃，諸如，包括鍺、銻、碲、矽、銦、硒、硫、氮及碳當中之元素中的至少兩者之合金。
根據各種實施例，SD層308可包括基於具有包括針對儲存元件(例如，PM層312)所描述之硫族化物合金系統中之任一者的組合物之硫族化物合金之P-N二極體、混合離子電子傳導(Mixed Ionic Electronic Conduction，MIEC)器件或雙向臨限開關(Ovonic Threshold Switch，OTS)，且另外可進一步包括可抑制結晶之元件。層306、308、310、312及314在其他實施例中可由具有其他合適屬性之其他合適材料構成。
如可看出，PCM器件300可進一步包括保形地沈積於個別PCM元件316之層堆疊之表面上的介電襯套318。 介電填充材料320可沈積於介電襯套318上以使用任何合適技術來填充個別PCM元件316之間的區。在一些實施例中，介電襯套318可由氮化矽(Si3N4或一般而言SixNy，其中x及y表示任何合適相對數量)構成，且介電填充材料320可由氧化矽(SiO2)構成。介電襯套318及介電填充材料320在其他實施例中可由其他合適材料構成。
如可看出，PCM器件300可進一步包括與個別PCM元件316耦接之位元線324。在一些實施例中，位元線324可與頂部電極314電耦接及/或直接耦接。位元線金屬324可由包括(例如)鎢之任何合適金屬構成，且可使用任何合適技術來沈積位元線金屬324。
圖4A至圖4E示意性地說明根據一些實施例的具有阻隔膜307之PCM元件的橫截面側視圖，阻隔膜307安置於底部電極層306與頂部電極層314之間。各別圖4A至圖4E之PCM元件416A至416E中之每一者可與結合圖3之個別PCM元件316所描述之實施例一致，且反之亦然。
參看圖4A之PCM元件416A，SD層308及PM層312中之每一者安置於各別阻擋膜307之間。如可看出，阻隔膜307安置於SD層308與底部電極層306之間的界面處及SD層308與中間電極310之間的界面處。另外，如可看出，阻隔膜307安置於PM層312與中間電極層310之間的界面處及PM層312與頂部電極314之間的界面處。
參看圖4B之PCM元件416B，SD層308安置於阻擋膜307之間。如可看出，阻隔膜307安置於SD層308與底部 電極層306之間的界面處及SD層308與中間電極310之間的界面處。
參看圖4C之PCM元件416C，PM層312安置於阻擋膜307之間。如可看出，阻隔膜307安置於PM層312與中間電極層310之間的界面處及PM層312與頂部電極314之間的界面處。
參看圖4D之PCM元件416D，阻隔膜307安置於SD層308與底部電極306之間的界面處。
參看圖4E之PCM元件416E，阻隔膜307安置於SD層308與中間電極310之間的界面處。
在其他實施例中，阻隔膜307可以與所描繪組態不同的組態安置於底部電極306與頂部電極314之間。舉例來說，在一些實施例中，阻隔膜307可安置於PM層312與中間電極310之間的界面處或PM層312與頂部電極314之間的界面處。
圖5為根據一些實施例的製造PCM器件(例如，圖3之PCM器件300)之方法500的流程圖。方法500可與結合圖1至圖4所描述之實施例一致且反之亦然。
在502處，方法500可包括提供基板(例如，圖3之基板302)。舉例來說，基板可包括諸如矽晶圓或晶粒之半導體基板。
在504處，方法500可包括在基板上形成複數個相位變化記憶體(PCM)元件，其中該複數個PCM元件之個別PCM元件(例如，圖3之個別PCM元件316)包括底部電極層 (例如，圖3及圖4A至圖4E之底部電極層306)、安置於底部電極層上之選擇器件層(例如，圖3及圖4A至圖4E之SD層308)、安置於選擇器件層上之中間電極層(例如，圖3及圖4A至圖4E之中間電極層310)、安置於中間電極層上之相位變化材料層(例如，圖3及圖4A至圖4E之PM層312)、安置於相位變化材料層上之頂部電極層(例如，圖3及圖4A至圖4E之頂部電極層314)，及包含第IV族過渡金屬、第VI族過渡金屬、碳(C)及氮(N)之阻隔膜(例如，圖3及圖4A至圖4E之阻隔膜307)，該阻隔膜安置於底部電極層與頂部電極層之間。根據各種實施例，可根據結合圖3或圖4A至圖4E中之一者所描述及/或描繪之組態中的一者來配置阻隔膜。可根據結合圖3所描述之技術來形成阻隔膜。
各種操作以最有助於理解所主張主題的方式被描述為依次排列之多個離散操作。然而，所描述之次序不應被解釋為暗示此等操作必須依賴於次序。詳言之，可不以所呈現之次序執行此等操作。可以與所描述之實施例不同的次序執行所描述之操作。可執行各種額外操作，且/或可在額外實施例中省略所描述之操作。
本發明之實施例可使用任何合適硬體及/或軟體視需要組態而實施至系統中。圖6示意性地說明根據本文所描述之各種實施例的包括PCM器件(例如，圖3之PCM器件300)的實例系統(例如，計算器件600)。計算器件600可容納(例如，在外殼609中)諸如主板602之板。主板602可包括數個組件，包括(但不限於)處理器604及至少一個通信晶片606。 處理器604可實體地且電耦接至主板602。在一些實施中，至少一通信晶片606亦可實體地且電耦接至主板602。在另外實施中，通信晶片606可為處理器604之部件。
取決於應用，計算器件600可包括可以或可不實體地且電耦接至主板602之其他組件。此等其他組件可包括(但不限於)：依電性記憶體(例如，DRAM)、非依電性記憶體(例如，PCM 608或ROM)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編碼解碼器、視訊編碼解碼器、功率放大器、全球定位系統(global positioning system，GPS)器件、羅盤、蓋格計數器、加速計、迴轉儀、揚聲器、攝影機，及大容量儲存器件(諸如，硬碟機、緊密光碟(compact disk，CD)、數位多功能光碟(digital versatile disk，DVD)，等等)。
根據各種實施例，PCM 608可與本文所描述之實施例一致。舉例來說，PCM 608可包括如本文所描述之PCM器件(例如，圖3之PCM器件300)。
通信晶片606可實現無線通信以用於將資料傳送至計算器件600及自計算器件600傳送資料。術語「無線」及其衍生物可用以描述可經由使用經由非固體介質之經調變電磁輻射來傳達資料之電路、器件、系統、方法、技術、通信頻道等等。該術語並不暗示關聯器件不含有任何導線，但在一些實施例中該等器件可能不含有導線。通信晶片606可實施數個無線標準或協定中之任一者，包括(但不限於)： 電機電子工程師學會(IEEE)標準，包括Wi-Fi(IEEE 802.11族)、IEEE 802.16標準(例如，IEEE 802.16-2005修正)、長期演進(Long-Term Evolution，LTE)計劃，連同任何修正、更新及/或修訂(例如，進階LTE計劃、超行動寬頻(ultra mobile broadband，UMB)計劃(亦被稱作「3GPP2」)等等)。IEEE 802.16相容BWA網路通常被稱作WiMAX網路(縮寫字代表微波存取全球互通)，其為對針對IEEE 802.16標準通過一致性及互通測試之產品的驗證標記。通信晶片606可根據全球行動通信系統(Global System for Mobile Communication，GSM)、通用封包無線電服務(General Packet Radio Service，GPRS)、全球行動電信系統(Universal Mobile Telecommunications System，UMTS)、高速封包存取(High Speed Packet Access，HSPA)、演進式HSPA(E-HSPA)或LTE網路進行操作。通信晶片606可根據增強型GSM演進資料(Enhanced Data for GSM Evolution，EDGE)、GSM EDGE無線電存取網路(GERAN)、通用陸地無線電存取網路(Universal Terrestrial Radio Access Network，UTRAN)或演進式UTRAN(E-UTRAN)進行操作。通信晶片606可根據分碼多重存取(Code Division Multiple Access，CDMA)、分時多重存取(Time Division Multiple Access，TDMA)、數位增強型無線電信(Digital Enhanced Cordless Telecommunication，DECT)、演進資料最佳化(Evolution-Data Optimized，EV-DO)、其衍生物以及表示為3G、4G、5G及更高之任何其他無線協定進行操作。通信晶 片606在其他實施例中可根據其他無線協定操作。
計算器件600可包括複數個通信晶片606。舉例來說，第一通信晶片606可專用於較短程無線通信，諸如，Wi-Fi及藍芽，且第二通信晶片606可專用於較長程無線通信，諸如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他者。
在各種實施中，計算器件600可為行動計算器件、膝上型電腦、迷你筆記型電腦、筆記型電腦、超級本、智慧型電話、平板電腦、個人數位助理(personal digital assistant，PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位攝影機、攜帶型音樂播放器或數位視訊記錄器。在另外實施中，計算器件600可為處理資料之任何其他電子器件。
實例
根據各種實施例，本發明描述一種裝置。裝置之實例1可包括複數個相位變化記憶體(PCM)元件，其中該複數個PCM元件之個別PCM元件包括：一底部電極層；安置於該底部電極層上之一選擇器件層；安置於該選擇器件層上之一中間電極層；安置於該中間電極層上之一相位變化材料層；安置於該相位變化材料層上之一頂部電極層；及一阻隔膜，其包含一第IV族過渡金屬、一第VI族過渡金屬、碳(C)及氮(N)，該阻隔膜安置於該底部電極層與該頂部電極層之間。實例2可包括實例1之裝置，其中：該第IV族過渡 金屬包含鈦(Ti)；且該第VI族過渡金屬包含鎢(W)。實例3可包括實例2之裝置，其中該阻隔膜包含至多15%的Ti原子及自20%至35%的W原子。實例4可包括實例1之裝置，其中：該底部電極層、該中間電極層及該頂部電極層包含碳；且該選擇器件層及該相位變化材料層包含一硫族化物材料。實例5可包括實例1至4中任一項之裝置，其中該阻隔膜安置於該底部電極層與該選擇器件層之間的一界面處。實例6可包括實例1至4中任一項之裝置，其中該阻隔膜安置於該選擇器件層與該中間電極之間的一界面處。實例7可包括實例1至4中任一項之裝置，其中該阻隔膜安置於該中間電極層與該相位變化材料層之間的一界面處。實例8可包括實例1至4中任一項之裝置，其中該阻隔膜安置於該相位變化材料層與該頂部電極層之間的一界面處。實例9可包括實例1至4中任一項之裝置，其中該阻隔膜為安置於該底部電極層與該選擇器件層之間的一界面處之一第一阻隔膜，該裝置進一步包含：一第二阻隔膜，其安置於該選擇器件層與該中間電極層之間的一界面處，該第二阻隔膜包含該第IV族過渡金屬、該第VI族過渡金屬、碳(C)及氮(N)。實例10可包括實例1至4中任一項之裝置，其中該阻隔膜為安置於該中間電極層與該相位變化材料層之間的一界面處之一第一阻隔膜，該裝置進一步包含：一第二阻隔膜，其安置於該相位變化材料層與該頂部電極層之間的一界面處，該第二阻隔膜包含該第IV族過渡金屬、該第VI族過渡金屬、碳(C)及氮(N)。實例11可包括實例1至4中任一項之裝置，其中該 阻隔膜為安置於該底部電極層與該選擇器件層之間的一界面處之一第一阻隔膜，該裝置進一步包含：一第二阻隔膜，其安置於該選擇器件層與該中間電極層之間的一界面處，該第二阻隔膜包含該第IV族過渡金屬、該第VI族過渡金屬、碳(C)及氮(N)；一第三阻隔膜，其安置於該中間電極層與該相位變化材料層之間的一界面處，該第三阻隔膜包含該第IV族過渡金屬、該第VI族過渡金屬、碳(C)及氮(N)；及一第四阻隔膜，其安置於該相位變化材料層與該頂部電極層之間的一界面處，該第四阻隔膜包含該第IV族過渡金屬、該第VI族過渡金屬、碳(C)及氮(N)。
根據各種實施例，本發明描述一種方法。方法之實例12可包括：提供一基板；及形成複數個相位變化記憶體(PCM)元件，其中該複數個PCM元件之個別PCM元件包括：一底部電極層；安置於該底部電極層上之一選擇器件層；安置於該選擇器件層上之一中間電極層；安置於該中間電極層上之一相位變化材料層；安置於該相位變化材料層上之一頂部電極層；及一阻隔膜，其包含一第IV族過渡金屬、一第VI族過渡金屬、碳(C)及氮(N)，該阻隔膜安置於該底部電極層與該頂部電極層之間。實例13可包括實例12之方法，其中形成該複數個PCM元件包含：將該底部電極層沈積於安置於該基板上之一字線上；將該選擇器件層沈積於該底部電極層上；將該中間電極層沈積於該選擇器件層上；將該相位變化材料層沈積於該中間電極層上；將該頂部電極層沈積於該相位變化材料層上；及將該阻隔膜 沈積於該底部電極層、該選擇器件層、該中間電極層、該相位變化材料層及該頂部電極層中之一者上。實例14可包括實例13之方法，其中藉由物理氣相沈積(PVD)或原子層沈積(ALD)來執行沈積該阻隔膜。實例15可包括實例13至14中任一項之方法，其中：該第IV族過渡金屬包含鈦(Ti)；且該第VI族過渡金屬包含鎢(W)。實例16可包括實例15之方法，其中該阻隔膜包含至多15%的Ti原子及自20%至35%的W原子。
根據各種實施例，本發明描述一種系統(例如，計算器件)。一系統之實例17可包括：一電路板；及與該電路板耦接之一晶粒，該晶粒包含：複數個相位變化記憶體(PCM)元件，其中該複數個PCM元件之個別PCM元件包括：一底部電極層；安置於該底部電極層上之一選擇器件層；安置於該選擇器件層上之一中間電極層；安置於該中間電極層上之一相位變化材料層；安置於該相位變化材料層上之一頂部電極層；及一阻隔膜，其包含一第IV族過渡金屬、一第VI族過渡金屬、碳(C)及氮(N)，該阻隔膜安置於該底部電極層與該頂部電極層之間。實例18可包括實例17之系統，其中：該第IV族過渡金屬包含鈦(Ti)；且該第VI族過渡金屬包含鎢(W)。實例19可包括實例17之系統，其中：該底部電極層、該中間電極層及該頂部電極層包含碳；且該選擇器件層及該相位變化材料層包含一硫族化物材料。實例20可包括實例17至19中任一項之系統，其中該系統為一行動計算器件，其包括如下各者中之一或多者：一天線、一 顯示器、一觸控螢幕顯示器、一觸控螢幕控制器、一電池、一音訊編碼解碼器、一視訊編碼解碼器、一功率放大器、一全球定位系統(GPS)器件、一羅盤、一蓋格計數器、一加速計、一迴轉儀、一揚聲器，或與該電路板耦接之一攝影機。
各種實施例可包括上述實施例之任何合適組合，包括(及)在上文以結合形式描述的實施例之替代(或)實施例(例如，「及」可為「及/或」)。此外，一些實施例可包括儲存有指令之一或多個製品(例如，非暫時性電腦可讀媒體)，該等指令在經執行時引起上述實施例中之任一者之動作。此外，一些實施例可包括具有用於進行上述實施例之各種操作的任何合適構件之裝置或系統。
所說明實施之以上描述(包括發明摘要中所描述之內容)不意欲詳盡的或將本發明之實施例限於所揭示之精確形式。雖然特定實施及實例出於說明之目的而在本文中被描述，但如熟習相關技術者將認識到，各種等效修改在本文中之範疇內係可能的。
可根據以上詳細描述對本發明之實施例進行此等修改。以下申請專利範圍中所使用之術語不應被解釋為將本發明之各種實施例限於本說明書及申請專利範圍中所揭示之特定實施。實情為，範疇應完全由以下申請專利範圍判定，將根據申請專利範圍解譯之已建立原則來解釋該等申請專利範圍。
300‧‧‧相位變化記憶體(PCM)器件
302‧‧‧基板
304‧‧‧字線
306‧‧‧底部電極層
307‧‧‧阻隔膜
308‧‧‧選擇器件(SD)層
310‧‧‧中間電極層
312‧‧‧相位變化材料(PM)層
314‧‧‧頂部電極層
316‧‧‧相位變化記憶體(PCM)元件
318‧‧‧介電襯套
320‧‧‧介電填充材料
324‧‧‧位元線/位元線金屬

Claims (20)

  1. 一種裝置，其包含：複數個相位變化記憶體(PCM)元件，其中該等複數個PCM元件之個別PCM元件包括：一底部電極層；安置於該底部電極層上之一選擇器件層；安置於該選擇器件層上之一中間電極層；安置於該中間電極層上之一相位變化材料層；安置於該相位變化材料層上之一頂部電極層；及一阻隔膜，其包含一第IV族過渡金屬、一第VI族過渡金屬、碳(C)及氮(N)，該阻隔膜安置於該底部電極層與該頂部電極層之間。
  2. 如申請專利範圍第1項之裝置，其中：該第IV族過渡金屬包含鈦(Ti)；且該第VI族過渡金屬包含鎢(W)。
  3. 如申請專利範圍第2項之裝置，其中該阻隔膜包含至多15%的Ti原子及自20%至35%的W原子。
  4. 如申請專利範圍第1項之裝置，其中：該底部電極層、該中間電極層及該頂部電極層包含碳；且該選擇器件層及該相位變化材料層包含一硫族化 物材料。
  5. 如申請專利範圍第1項之裝置，其中該阻隔膜安置於該底部電極層與該選擇器件層之間的一界面處。
  6. 如申請專利範圍第1項之裝置，其中該阻隔膜安置於該選擇器件層與該中間電極之間的一界面處。
  7. 如申請專利範圍第1項之裝置，其中該阻隔膜安置於該中間電極層與該相位變化材料層之間的一界面處。
  8. 如申請專利範圍第1項之裝置，其中該阻隔膜安置於該相位變化材料層與該頂部電極層之間的一界面處。
  9. 如申請專利範圍第1項之裝置，其中該阻隔膜為安置於該底部電極層與該選擇器件層之間的一界面處之一第一阻隔膜，該裝置進一步包含：一第二阻隔膜，其安置於該選擇器件層與該中間電極層之間的一界面處，該第二阻隔膜包含該第IV族過渡金屬、該第VI族過渡金屬、碳(C)及氮(N)。
  10. 如申請專利範圍第1項之裝置，其中該阻隔膜為安置於該中間電極層與該相位變化材料層之間的一界面處之一第一阻隔膜，該裝置進一步包含：一第二阻隔膜，其安置於該相位變化材料層與該頂部電極層之間的一界面處，該第二阻隔膜包含該第IV族過渡金屬、該第VI族過渡金屬、碳(C)及氮(N)。
  11. 如申請專利範圍第1項之裝置，其中該阻隔膜為安置於該底部電極層與該選擇器件層之間的一界面處之一第一阻隔膜，該裝置進一步包含： 一第二阻隔膜，其安置於該選擇器件層與該中間電極層之間的一界面處，該第二阻隔膜包含該第IV族過渡金屬、該第VI族過渡金屬、碳(C)及氮(N)；一第三阻隔膜，其安置於該中間電極層與該相位變化材料層之間的一界面處，該第三阻隔膜包含該第IV族過渡金屬、該第VI族過渡金屬、碳(C)及氮(N)；及一第四阻隔膜，其安置於該相位變化材料層與該頂部電極層之間的一界面處，該第四阻隔膜包含該第IV族過渡金屬、該第VI族過渡金屬、碳(C)及氮(N)。
  12. 一種方法，其包含：提供一基板；及形成複數個相位變化記憶體(PCM)元件，其中該等複數個PCM元件之個別PCM元件包括：一底部電極層；安置於該底部電極層上之一選擇器件層；安置於該選擇器件層上之一中間電極層；安置於該中間電極層上之一相位變化材料層；安置於該相位變化材料層上之一頂部電極層；及一阻隔膜，其包含一第IV族過渡金屬、一第VI族過渡金屬、碳(C)及氮(N)，該阻隔膜安置於該底部電極層與該頂部電極層之間。
  13. 如申請專利範圍第12項之方法，其中形成該等複數個 PCM元件包含：將該底部電極層沈積於安置於該基板上之一字線上；將該選擇器件層沈積於該底部電極層上；將該中間電極層沈積於該選擇器件層上；將該相位變化材料層沈積於該中間電極層上；將該頂部電極層沈積於該相位變化材料層上；及將該阻隔膜沈積於該底部電極層、該選擇器件層、該中間電極層、該相位變化材料層及該頂部電極層中之一者上。
  14. 如申請專利範圍第13項之方法，其中藉由物理氣相沈積(PVD)或原子層沈積(ALD)來執行沈積該阻隔膜。
  15. 如申請專利範圍第13項之方法，其中：該第IV族過渡金屬包含鈦(Ti)；且該第VI族過渡金屬包含鎢(W)。
  16. 如申請專利範圍第15項之方法，其中該阻隔膜包含至多15%的Ti原子及自20%至35%的W原子。
  17. 一種系統，其包含：一電路板；及與該電路板耦接之一晶粒，該晶粒包含：複數個相位變化記憶體(PCM)元件，其中該等複數個PCM元件之個別PCM元件包括：一底部電極層；安置於該底部電極層上之一選擇器件層； 安置於該選擇器件層上之一中間電極層；安置於該中間電極層上之一相位變化材料層；安置於該相位變化材料層上之一頂部電極層；及一阻隔膜，其包含一第IV族過渡金屬、一第VI族過渡金屬、碳(C)及氮(N)，該阻隔膜安置於該底部電極層與該頂部電極層之間。
  18. 如申請專利範圍第17項之系統，其中：該第IV族過渡金屬包含鈦(Ti)；且該第VI族過渡金屬包含鎢(W)。
  19. 如申請專利範圍第17項之系統，其中：該底部電極層、該中間電極層及該頂部電極層包含碳；且該選擇器件層及該相位變化材料層包含一硫族化物材料。
  20. 如申請專利範圍第17項所述之系統，其中該系統為一行動計算器件，其包括如下各者中之一或多者：與該電路板耦接之一天線、一顯示器、一觸控螢幕顯示器、一觸控螢幕控制器、一電池、一音訊編碼解碼器、一視訊編碼解碼器、一功率放大器、一全球定位系統(GPS)器件、一羅盤、一蓋格計數器、一加速計、一迴轉儀、一揚聲器，或一攝影機。
TW104133549A 2014-12-05 2015-10-13 用於相變記憶體元件之阻隔膜技術及組態 TWI587497B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/562,473 US9419212B2 (en) 2014-12-05 2014-12-05 Barrier film techniques and configurations for phase-change memory elements

Publications (2)

Publication Number Publication Date
TW201633526A true TW201633526A (zh) 2016-09-16
TWI587497B TWI587497B (zh) 2017-06-11

Family

ID=56092227

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133549A TWI587497B (zh) 2014-12-05 2015-10-13 用於相變記憶體元件之阻隔膜技術及組態

Country Status (7)

Country Link
US (1) US9419212B2 (zh)
EP (1) EP3227932B1 (zh)
JP (1) JP6657529B2 (zh)
KR (1) KR102432053B1 (zh)
CN (1) CN107004765B (zh)
TW (1) TWI587497B (zh)
WO (1) WO2016089542A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600463B2 (en) 2018-03-13 2020-03-24 Toshiba Memory Corporation Magnetic storage device having a memory cell including a magnetoresistive effect element and a selector which includes titanium (Ti), germanium (Ge) and tellurium (Te)
TWI817112B (zh) * 2021-03-22 2023-10-01 日商鎧俠股份有限公司 選擇器裝置及半導體記憶裝置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741930B2 (en) 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices
US10256406B2 (en) * 2016-05-16 2019-04-09 Micron Technology, Inc. Semiconductor structures including liners and related methods
US10147876B1 (en) 2017-08-31 2018-12-04 Sandisk Technologies Llc Phase change memory electrode with multiple thermal interfaces
KR102401181B1 (ko) * 2017-10-11 2022-05-24 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
KR102638628B1 (ko) 2017-10-20 2024-02-22 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
CN111902955A (zh) * 2018-05-31 2020-11-06 英特尔公司 相变存储器结构和器件
US10892406B2 (en) * 2018-06-04 2021-01-12 Intel Corporation Phase change memory structures and devices
US10714684B2 (en) * 2018-07-02 2020-07-14 International Business Machines Corporation Phase change memory with doped silicon germanium alloy-containing electrodes and air gap-containing spacer
US10622555B2 (en) * 2018-07-31 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme to improve peeling in chalcogenide based PCRAM
KR102030341B1 (ko) * 2018-12-19 2019-10-10 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
US10991879B2 (en) 2019-06-26 2021-04-27 Western Digital Technologies, Inc. Multi-level phase change memory cells and method of making the same
US11647683B2 (en) * 2019-09-20 2023-05-09 International Business Machines Corporation Phase change memory cell with a thermal barrier layer
US11659778B2 (en) 2020-02-11 2023-05-23 Micron Technology, Inc. Composite electrode material chemistry
US11641788B2 (en) 2020-12-09 2023-05-02 Micron Technology, Inc. Resistive interface material
CN112840459B (zh) * 2021-01-14 2023-07-25 长江先进存储产业创新中心有限责任公司 相变存储器单元结构及其制造方法
CN113206193B (zh) * 2021-04-22 2023-04-18 华中科技大学 一种基于相变原理的忆阻器及其制备方法
US12010928B2 (en) * 2021-04-23 2024-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell, semiconductor device having the same, and methods of manufacturing the same
CN114836729A (zh) * 2022-05-17 2022-08-02 合肥安德科铭半导体科技有限公司 一种功函数可调的wcn薄膜沉积方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105408B2 (en) 2004-09-24 2006-09-12 Intel Corporation Phase change memory with a select device having a breakdown layer
EP1677357A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Phase change memory device having an adhesion layer and manufacturing process thereof
US7838341B2 (en) * 2008-03-14 2010-11-23 Ovonyx, Inc. Self-aligned memory cells and method for forming
KR20090107320A (ko) * 2008-04-08 2009-10-13 삼성전자주식회사 상변화 메모리 장치
US8742387B2 (en) 2008-06-25 2014-06-03 Qimonda Ag Resistive memory devices with improved resistive changing elements
KR20100082604A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 가변저항 메모리 장치 및 그의 형성 방법
JP2011103332A (ja) 2009-11-10 2011-05-26 Renesas Electronics Corp 半導体装置およびその製造方法
KR20110058031A (ko) * 2009-11-25 2011-06-01 삼성전자주식회사 가변저항 메모리 장치의 제조 방법
KR101781625B1 (ko) 2010-11-17 2017-09-25 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
US8817524B2 (en) * 2011-07-29 2014-08-26 Intermolecular, Inc. Resistive random access memory cells having metal alloy current limiting layers
US9054295B2 (en) * 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
JP2013069933A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置
US10546998B2 (en) 2013-02-05 2020-01-28 Micron Technology, Inc. Methods of forming memory and methods of forming vertically-stacked structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600463B2 (en) 2018-03-13 2020-03-24 Toshiba Memory Corporation Magnetic storage device having a memory cell including a magnetoresistive effect element and a selector which includes titanium (Ti), germanium (Ge) and tellurium (Te)
TWI702743B (zh) * 2018-03-13 2020-08-21 日商東芝記憶體股份有限公司 磁性儲存裝置
TWI817112B (zh) * 2021-03-22 2023-10-01 日商鎧俠股份有限公司 選擇器裝置及半導體記憶裝置

Also Published As

Publication number Publication date
JP6657529B2 (ja) 2020-03-04
TWI587497B (zh) 2017-06-11
CN107004765B (zh) 2021-02-05
EP3227932A1 (en) 2017-10-11
US9419212B2 (en) 2016-08-16
WO2016089542A1 (en) 2016-06-09
KR102432053B1 (ko) 2022-08-12
CN107004765A (zh) 2017-08-01
EP3227932B1 (en) 2020-12-30
JP2018502444A (ja) 2018-01-25
US20160163975A1 (en) 2016-06-09
KR20170093117A (ko) 2017-08-14
EP3227932A4 (en) 2018-07-25

Similar Documents

Publication Publication Date Title
TWI587497B (zh) 用於相變記憶體元件之阻隔膜技術及組態
JP6659077B2 (ja) 装置、方法およびシステム
EP3084830B1 (en) Liner for phase change memory (pcm) array and associated techniques and configurations
TWI578438B (zh) 無電式填充傳導結構
TWI596661B (zh) 用於虛擬陣列洩漏縮減之相變記憶體胞元植入技術
JP5865881B2 (ja) 半導体装置及びその製造方法
TWI567831B (zh) 在積體電路裝置的金屬之間的選擇性擴散屏障
US10861867B2 (en) Memory device with reduced capacitance
TW202335228A (zh) 包含無銅導孔的積體電路互連結構