TWI578438B - 無電式填充傳導結構 - Google Patents

無電式填充傳導結構 Download PDF

Info

Publication number
TWI578438B
TWI578438B TW101148683A TW101148683A TWI578438B TW I578438 B TWI578438 B TW I578438B TW 101148683 A TW101148683 A TW 101148683A TW 101148683 A TW101148683 A TW 101148683A TW I578438 B TWI578438 B TW I578438B
Authority
TW
Taiwan
Prior art keywords
electroless
recess
layer
enm
esm
Prior art date
Application number
TW101148683A
Other languages
English (en)
Other versions
TW201342529A (zh
Inventor
丹尼爾Ｊ 札拉斯
夏斯塔格 裘德休瑞
曾智華
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201342529A publication Critical patent/TW201342529A/zh
Application granted granted Critical
Publication of TWI578438B publication Critical patent/TWI578438B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

無電式填充傳導結構
本發明係有關於無電式填充傳導結構。
發明背景
在積體電路的製造中，內連線通常使用銅雙鑲嵌製程而形成於一半導體基板上。此類製程一般以一溝槽被蝕刻入一介電層開始，進而使用物理氣相沈積(PVD)濺鍍製程來填充一阻障/黏結層及一晶種層。然後用電鍍製程以銅金屬來填充導孔及溝槽而形成該內連線。然而，隨著裝置尺寸縮小且該等特徵變窄，該等特徵的縱寬比變得更有侵略性。直線性(line-of-sight)PVD製程引起例如該屏障/黏結、及晶種層的溝槽懸垂的問題，其導致在電鍍中夾縮溝槽及導孔開孔，以及不充分的間隙填充。
依據本發明之一實施例，係特定提出一種半導體裝置，包含：一介電層，組配有一具有側壁及一底部區域的凹部；無電式成核材料，位於該凹部之該底部區域；無電式抑制材料，位於該凹部之該等側壁上，但不覆蓋該凹部的該底部區域；及無電式填充金屬，設置於該凹部內而 位於該無電式成核材料及該無電式抑制材料上。
1000‧‧‧計算系統/裝置
1002‧‧‧母板
1004‧‧‧處理器
1006‧‧‧通信晶片
圖1A-G’說明根據本發明各實施例的範例傳導溝槽結構之形成；圖2A-F’說明根據本發明實施例的範例傳導雙鑲嵌內連線結構之形成；圖3A-G’說明根據本發明其它實施例的範例傳導雙鑲嵌內連線結構之形成；圖4A-E”說明根據本發明其它實施例的範例傳導雙鑲嵌內連線結構之形成；圖5A-B各自說明根據本發明一實施例的一用以形成一內連線或其它傳導結構之範例方法；及圖6說明一計算系統例子，其具有一個或多個以根據本發明實施例而形成之傳導結構實現的裝置。
如將被理解的，圖式不一定按比例繪製、或意欲將所請求的發明限制至示出的特定組態。例如，雖然某些圖式通常表示直線、直角、及光滑表面，由於真實世界的加工設備及技術之限制，結構的真實實現可能有不到完美的直線、直角，且某些特徵可能有表面拓撲結構、或以其它方式為非光滑。簡言之，該等圖式僅被提供來示出範例結構。
較佳實施例之詳細說明
經由無電式材料沈積技術以使內連線、導孔、金屬閘、及其它傳導特徵能被形成的技術被揭露。在某些實 施例中，一無電式成核材料(ENM)層、及一無電式抑制材料(ESM)層被配合使用，以使該特徵能自底向上填充。在某些情況下，該ENM先被沈積然後被ESM覆蓋，其接著被選擇性地蝕刻以露出ENM的特定區域。或者，該ESM可先被沈積再被該ENM覆蓋，其接著被選擇性地蝕刻且/或回流以露出ESM的特定區域。還有一些情況下，該ENM層是底層、或以其它方式預先存在的金屬層，其可被利用來提供所欲的成核位置。根據某些實施例，無電式填充材料(EFM)可接著被沈積以填充該結構。大體上，該EFM在露出的ENM上，但不在露出的ESM上成核(或以其它方式在該ESM上比在該ENM上更慢成核)。因此，使自底向上無電式填充可行，藉此消除、或以其它方式降低與直線性溝槽沈積技術相關的問題。
總體概述
如前面解釋，傳統的內連線加工涉及了屏障、及銅晶種層沈積，接續著電鍍間隙填充製程。此類傳統製程的縮放會是困難的，例如，因為可用的實際佔地、及直線性問題，諸如屏障、黏結、及晶種層的溝槽懸垂，其接著導致在電鍍中夾縮溝槽、及導孔開孔，以及不充分的間隙填充。
因此，且根據一實施例，一用以形成各種傳導特徵，諸如內連線、溝槽、雙鑲嵌特徵(溝槽/導孔)、及通孔的方法，使用無電式填充聯同無電式成核材料(ENM)及無電式抑制材料(ESM)之間的高增長率選擇性，以生成此類特 徵的自底向上、或以其它方式所欲的填充樣式。合適的ENM可能出現於底層、或其它現存的結構，或可能被提供用於如本文描述以致能自底向上、或其它所欲填充製程之特定目的。ESM被置備以便防止或以其它方式抑制在該特徵之被ESM覆蓋之區域成核，其相應地防止或以其它方式減緩在該些區域的無電增長率。如此，在ENM位置上的無電增長率高於在ESM上的無電增長率。因此，無電式填充樣式可由在待填充的傳導特徵內置備ENM的特定露出區域而客製化。為了根據本發明之某些實施例而生成自底向上填充，ENM相對於ESM上的無電式金屬增長的成核率要大於1。
ESM沈積的選擇性可以多種方式達到。例如，ESM可平面沈積，然後利用許多蝕刻技術來蝕刻，例如包括：濕式及/或乾式蝕刻、等向性及/或非等向性蝕刻、電漿蝕刻、雷射剝蝕、或其它合適的蝕刻製程。或者，ESM可利用方向性沈積而被選擇性地沈積，使得ESM僅設在不需無電式增長的區域。或者，對於該ESM有自然選擇性的遮罩可利用標準微影來被佈署，藉此該ESM會僅沈積在沒有遮罩材料之區域上(或該ESM會僅沈積在有遮罩材料之區域上的相反情況)。根據此揭露內容，用以在成核將被防止或以其它方式被抑制的所欲區域提供ESM之多個技術將是顯而易見的。
於成核係所欲、且因此露出的ENM是所欲的區域將取決於給定的應用和結構。在任何此類情況下，無電 式技術可用來沈積無電式填充材料(EFM)，其會在該ENM上、但不會在該ESM上(或以一相對於該ENM的較慢速率)成核，藉此生成所欲的填充樣式。在某些此類實施例示例中，所欲填充樣式是自底向上填充，其中該EFM在被填充的溝槽或結構之底部表面、但不在側壁上成核，藉此消除或以其它方式顯著地減少溝槽懸垂及夾縮情況的發生。在此類情況中，具露出ENM之該特徵的區域是該特徵(例如：溝槽或導孔)的底部表面。在更一般的意義上，ENM可以任何方式在一將被填充的特徵內被選擇性地置備，以使一對應的所欲填充樣式可行。
與另一實施例一致，ESM是在一特徵(例如：溝槽或導孔結構)上被成層以防止無電式增長。然後合適的ENM被選擇性地僅沈積於該特徵上之無電式增長係所欲之區域(例如：利用方向性沈積技術)。或者，非選擇性沈積層ENM可被回流，以導致ENM流到將被填充的該特徵之一底部區域，以露出在該特徵之側壁的底層ESM。如將被理解的，此回流可在一足夠高而使ENM回流、但不夠高使ESM回流的溫度下進行。在另一替代方案中，ENM層可被非選擇性地沈積，然後利用許多合適蝕刻技術來蝕刻，例如包括：乾式及/或濕式蝕刻、等向性及/或非等向性蝕刻、電漿蝕刻、雷射剝蝕、或其它合適的蝕刻製程，以在不欲無電式增長的區域(例如：高縱寬比導孔及/或溝槽的側壁)露出底層ESM。然後無電式技術可用來沈積一EFM或多重EFM，其將在ENM上以高於在ESM上的速率成核，生成所 欲的填充樣式。在某些此類實施例中，所欲的填充樣式是自底向上填充，其中該EFM在將被填充的溝槽或結構之底部表面成核地較快。
與又一實施例一致，多重EFM或相同EFM的多重沈積可用來填充相同特徵。在某些此類實施例中，第二或其它後來沈積的EFM可在先前的EFM上成核。在其它此類實施例中，一額外的ENM層可沈積在先前的EFM上，藉此後續的EFM可在該額外的ENM層上成核。注意額外的ESM層可用來使根據本發明之某些此類實施例的製程變容易。
與又一實施例一致，該特徵可由該EFM或該等EFM而僅被部分填充，且所有後成的填充可藉由，例如把一帽材料直接沈積於露出的EFM上來完成。該帽材料可由例如原子層沈積(ALD)、化學氣相沈積(CVD)、物理氣象沈積(PVD)、電鍍、或無電式製程來沈積。在某些此類情況中，一擴散屏障層可插入於該EFM及該帽材料之間。此類屏障層是可取的，例如用來防止在不同的EFM沈積介面之伽凡尼耦合(galvanic couple)的形成。
於本文提供的傳導特徵製造程序及結構之特定實施例包括例如：ENM層、ESM層、及無電式金屬填充材料，多種材料及填充樣式方案根據本揭露內容將是顯而易見的，且所請求的發明並不意欲被限制於具有特定ENM-ESM-EFM方案的傳導結構。此外，本文提供了各種範例加工技術(例如：ALD、CVD、PVD、電鍍、無電式沈積等)，但其它合適的加工技術也可被用來提供如本文描述 所製造的結構。
傳導結構
圖1A-1G’、2A-2F’、3A-3G’、及4A-4E”說明根據本發明各個實施例而組配的範例傳導結構之形成。這些例子中的每一個一般包括溝槽、或雙鑲嵌凹部，其可被用作為例如：傳導路徑、接觸、電晶體閘、導孔、內連線、或其它此類金屬特徵。如可見於這些橫截面側視圖，該等溝槽及雙鑲嵌結構係被製造在沈積於、或以其它方式形成於一基板的一介電層上。如根據本揭露內容將被理解的，有許多輪廓、幾何形狀、及功能的其它傳導結構可得益於本發明之一實施例。
許多合適基板可用來實現該基板，包括塊狀基板(例如：矽、鍺、三-五材料等)、絕緣底半導體基板(XOI，X為諸如矽、鍺、或富含鍺的矽之半導體材料)、及多層結構。在一特定示例情況中，該基板是一矽塊狀基板。在其它實施例中，該基板可使用替代材料而形成，其可能或可能不與矽結合，該等替代材料包括但不限於鍺、矽鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、或銻化鎵。歸類為三-五族或四族材料的進一步材料也可用來形成該基板。雖然此處描述了可形成基板的幾個材料例子，但任何可作為具有內連線及/或傳導特徵的積體電路之基礎的材料皆落入所請求發明的精神及範圍內。
該介電層可以任何合適的介電或絕緣材料來實施，包括常用在積體電路應用的那些，諸如氧化物(例如： 二氧化矽、碳摻雜氧化物)、氮化矽，或有機聚合物(例如：八氟環丁烷、或聚四氟乙烯)、氟矽酸鹽玻璃、及有機矽酸鹽(例如：矽倍半氧烷，矽氧烷，或有機矽酸鹽玻璃)。該介電材料根據所欲的隔離可為low-k、或high-k，且可包括孔洞、或其它空隙以進一步減少其介電常數。雖然僅一個溝槽/導孔結構被一般性示出，但該介電層可包括多個這樣的結構(諸如在圖2A’的範例組態所示)，且某些實施例可包括多個介電層。該介電層的厚度可很大地變化，但在某些實施例例子中係在50nm到5000nm的範圍內。多種介電層組態可被使用，且所請求的發明並不意欲限制於任何特定的材料系統或幾何形狀組。
該導孔及/或溝槽可形成於該介電層中，例如利用標準微影技術，包括導孔及/或溝槽圖樣化、及隨後的蝕刻製程，接續著平坦化、研磨、清潔、或其它所欲製程。該圖樣化及蝕刻製程可利用例如：濕式及/或乾式蝕刻技術來進行。溝槽及導孔尺寸可根據應用而變化。在某些例子情況中，溝槽開孔係大約10nm到100nm(例如：20到50nm)、且該導孔開孔係大約5nm到50nm(例如：10到25nm)，且整個結構具有約10：1到1：1範圍的縱寬比(例如：5：1)。如將被理解的，該導孔及/或溝槽幾何形狀自一實施例到下一個將呈多樣化，且所請求的發明並非意欲限制於任何特定組態。
如根據本揭露內容將進一步理解的，將被填充的結構可能會或可能不會與在其它介電層形成的其它特徵或結構交互作用。例如，在示於圖1A-1G之範例積體電路的橫 截面中，該溝槽沒有與其它在溝槽之上或之下的特徵傳導地耦合，如在那特定橫截面所示。在此類情況中，該溝槽可簡單地是例如一在一給定層(其可為該結構的唯一層、或堆疊層中的一層)上從一點到另一點走線的狹窄傳導佈線，以電性連接設置於該層上的兩個組件或其它特徵(例如：I/O引腳、電晶體電極、電容器電極等)。相反地，在示於圖1G’、2A-2F’、3A-3G’、及4A-4E”之範例積體電路的橫截面中，被填充的傳導特徵是一雙鑲嵌結構，其與在該結構之上及/或之下的其它特徵傳導地耦合。此類堆疊導孔及/或溝槽組態可用於例如記憶體陣列、或其它多層積體電路中。一個此類範例結構於圖2A’進一步被說明，其概括地示出一動態隨機存取記憶體(DRAM)積體電路，其包括位於該基板頂部的多個堆疊內連線層(示出兩個)。此DRAM電路將依次討論。
圖1A-G’說明根據本發明各種實施例的範例傳導溝槽結構之形成。大體上，示範製程把擴散屏障自特徵底部移除，使無電式金屬能於溝槽自底向上填充。圖1A示出在介電層中該溝槽的形成。此溝槽形成可如前解釋而被實行。該溝槽可供作許多功能，諸如傳導走線、場效電晶體(FET)的閘極、或接觸。
圖1B說明根據本發明之一實施例在該溝槽凹部上ENM層的沈積。在某些實施例示例中該ENM可為純金屬，而在其它範例實施例中可摻雜合金以使其本質上非晶，且從而改善其擴散屏障特性及對於介電層之黏著。在 某些特定情況下，該ENM層係由金、鎳、銅、鈷、釕、鎢、鋁、鈀、錫、銀、硼化鈷、磷化鈷、硼化鎳、磷化鎳、硼化鈀、磷化鈀、硼化釕、磷化釕、硼化鎢、磷化鎢、其組合，或任何其它合適的成核材料，利用PVD、CVD、ALD、或其它合適的沉積技術(例如：無電式、電鍍)來被沉積，以提供選擇性地位於及/或連續且共形的(conformal)ENM層。該ENM層的厚度可多樣化，且在某些此類實施例係在一到幾個單層、至幾百奈米的範圍內。在較一般的意義上，任何足夠用於使所欲填充金屬成核、且促進以所欲的速率來無電式增長的ENM層厚度都可被使用，且所請求的發明並非意欲被任何特定範圍的ENM層厚度或其它尺寸所限制。
如在圖1C所示，一ESM層係被沈積、或以其它方式形成於ENM層上。在某些實施例中該ESM可為金屬、或介電質、或擴散屏障材料，諸如鉭、鈦、氮化鉭、氮化鈦、氮化鎢、氮化鉬、氮化矽、二氧化矽、氧化鋁、或其它合適的材料，其將抑制或以其它方式阻礙在特徵側壁或其它特徵區域之無電式金屬增長。就如同該ENM層的厚度，該ESM層的厚度可多樣化，且任何足夠來抑制、或以其它方式足於阻礙ENM增長，以使所欲填充樣式可行之ESM層厚度可被使用。ESM層厚的示例範圍為一到幾個單層、至幾百奈米。該ESM可以多種方式沈積或形成。在某些範例實施例中，例如：在電漿中氮氣(N2)、氧氣(O2)、或碳為基底的氣體、CVD、ALD、或熱加工被用來修飾該ENM 層的表面以有效地提供一ESM層。在某些此類示例情況中，該ENM表面的修飾應係可調整的，所以該ENM塊體是完整且可傳導的，而修飾過的ENM表面可以抑制、或以其它足夠方式阻礙無電式增長。在其它實施例中，一超薄(例如：一到幾個單層厚)的介電材料層，諸如氧化物、或氮化物(例如：氮化矽、二氧化矽、氧化鋁等)是以沉積或以其它方式形成於該ENM層以提供該ESM層。在另一些實施例中，一超薄(例如：一到幾個單層厚)的傳導擴散屏障材料層(例如：鉭、鈦、氮化鉭、氮化鈦、氮化鎢、氮化鉬等)，係以例如：PVD、CVD、或ALD於該ENM層上沈積以提供該ESM層。就如同該ENM，該ESM可被選擇、或以其它方式組配而提供可接受的擴散屏障特性。
在ESM層被提供之後，其接著可被蝕刻，如最佳於圖1D所示。然而，回想在某些實施例中，該ESM可選擇性地沈積(例如：方向性沈積)，藉此沒有或僅極微的蝕刻將是必需的。於適當時，該ESM可利用如前解釋的許多蝕刻技術來被蝕刻，例如包括：乾式及/或濕式蝕刻、等向性及/或非等向性蝕刻、電漿蝕刻、雷射剝蝕、或其它合適的蝕刻製程。在一特定的範例實施例中，一調諧的氬離子(Ar+)蝕刻被用來從場域及溝槽底部把ESM移除，將ESM僅留下在該溝槽側壁上。在較一般的意義上，該ESM是被留下於不想要無電式增長的區域。一蝕刻(或ESM層的選擇性沈積)後的範例所得結構被示於圖1E中，其示出剩餘的ESM僅在該溝槽側壁上。其它實施例中，假如需要，ESM也可於其 它位置被留下，例如在該溝槽之表面到左邊及/或右邊。
如圖1F的範例實施例所示，EFM可利用例如：無電式技術沈積，而至少部分地填充該溝槽。在某些範例實施例中，傳統選擇性無電式技術係用來沈積至少一金屬，例如：銅、鎳、銀、金、鉑、鈷、鎢、或其合金，諸如銅-鈷、銅-錫、鈷磷鎢、鎳-磷-鎢、或任何其它合適的EFM，其將在該ENM上但不在該ESM上(或以其它方式較在ENM上為慢的速率)成核。在圖1F所示的例子中，這將於該溝槽產生自底向上填充。此EFM沈積的增長速率選擇性(GRS)一般可被定義為於該ENM上之無電增長率除以於該ESM上之無電增長率。大體上，GRS愈高，用於該EFM之自底向上填充率愈大。如將被理解的，雖然該EFM在該ESM上不會如在ENM層上般快地成核及增長，在該ESM層上可能有某些微小的、或以其它方式可忽略之EFM的成核或增長，但自底向上填充仍是可行的。該無電式化學及ENM/ESM可被選擇以將選擇性最大化。
根據本揭露內容將顯而易見的，其它製程及/或交替製程排序可按照本發明各種實施例而被執行。此類製程的一例子係化學機械平坦化(CMP)，在某些實施例中，其可被用來移除過量的ENM、ESM、EFM、及/或其它過量的材料，如圖1G中的範例所得結構所示。其它此類額外加工包括例如：各種清潔程序(例如：準備用於後續EFM無電式沈積的露出ENM層)，及鈍化層之沈積、與任何必要的平坦化、及/或研磨，藉此另一層可於其上形成。
圖1G’示出一溝槽結構的替代實施例，其係無ENM沈積到該溝槽而被填充。確切地，在此示例情況下，前述溝槽蝕刻製程不僅在介電層形成溝槽結構，還於該溝槽之底部露出一底層金屬。例如，為了提供用於之後溝槽蝕刻與EFM沈積製程的落著點及成核位置之特定目的，或者作為某些其它目的但也可利用為成核位置的一現存金屬結構，該底層金屬可在該製造程序先被形成。在一特定示例情況中，該底層金屬層是一來自先前金屬層的傳導帽(例如：銅)，適合於無電式金屬增長。在某些情況下，ESM沈積是選擇性的(例如：方向性沈積)，藉此該沈積僅在於該溝槽側壁，但不在該底層或場域表面。在其它實施例中，該沈積係非選擇性的然後相應地蝕刻，以露出該底層金屬。注意該ESM層可為例如：一擴散屏障(例如：鉭)，其係自該溝槽底部被選擇性地移除，以便於如本文描述的無電式自底向上金屬填充。於EFM被提供後，所得的積體電路結構接著可如所欲而被平坦化、及/或以其它方式進一步加工。
圖2A-F’說明根據本發明實施例的範例傳導雙鑲嵌內連線結構的形成。大體上，示範製程把擴散屏障自該特徵底部移除，使用於雙鑲嵌特徵的無電式金屬自底向上填充能實現。圖2A示出在該介電層中的被蝕刻的雙鑲嵌凹部。此蝕刻製程可如前解釋而進行。在此例中該雙鑲嵌特徵包括一溝槽部及一導孔部。注意，關於本文提供技術的各種細節與方面的先前討論並不總是重複，但如根據本揭露內容將理解的，其係同樣可應用於本文提供之其它實施 例的有關方面。
如進一步可見，該蝕刻降落於一底層金屬，其如先前解釋的可為例如一較低金屬層或特徵的一傳導帽，或其它先前提供之適合於無電式金屬增長的金屬。圖2A’示出一特定實施例示例，其中該底層金屬落著點係一DRAM積體電路結構中的一較低層之金屬線。如進一步可見，該基板係與集成於其中的各種DRAM胞元組件組配，諸如存取電晶體T及字元線WL。此類DRAM裝置一般包括多個位元胞元，且每個胞元通常包括由一字元線選通的一存取電晶體之方式而通信耦合到一位元線的一儲存電容。也可包括其它未示出的典型DRAM組件及特徵(例如：列及行選擇電路系統、感應電路系統、電力選擇電路系統等)。每一層包括各種金屬線(M1、M1’、M2、及M2’)與形成於層間介電(ILD)材料內形成之對應導孔(V0、V0’、V1、及V1’)。注意，示出的佈局並非意欲暗指任何特定特徵之間距或密度。確切地，此佈局只是一任意示例，且許多佈局設計可從本發明之實施例獲益，其中溝槽、導孔、及其它內連線或傳導特徵係如本文描述而形成。此範例結構中每一層通常由一蝕刻終止層而與鄰接層相隔離或以其它方式分開。另外，此範例實施例的每一金屬線及導孔是與一屏障層組配，至少其中的一些是與如本文描述實施的以ENM及/或ESM層而形成，以致能無電式自底向上填充。其它實施例可能包括較少或較多此類層。在此特定示例情況下，圖2A及2A’示出導孔V1如何將金屬線M2電性連接於底層金屬線M1。 如此，圖2A’中示出的金屬線M2是圖2A中示出的底層金屬。
如圖2B所示，一ESM層是被沈積或以其它方式形成於雙鑲嵌溝槽上。參考圖1C中ESM層的先前討論可同樣應用於此，除了此範例組態中該ESM層係直接沈積於介電層上。如根據本揭露內容將被理解的，一連續的摻雜ENM層可允許對該介電層有更好的擴散屏障特性及更好的黏著。然而，該ESM層也可被沈積或以其它方式直接形成於該介電層上，然後被蝕刻(若有必要)以露出該底層金屬，如圖2C最佳地示出。先前關於ESM層之蝕刻的討論(例如：氬離子蝕刻、或某些其它電漿/化學蝕刻技術)係同樣可應用於此。注意不僅該底層金屬係於該特徵導孔底部露出，該溝槽部之平坦處也是，藉此露出介電層於該些區域。
如圖2D之範例實施例中所示，EFM可接著被沈積以至少部分地填充該導孔部。此外，如圖2E最佳地示出，相同或不同的EFM可利用相同或不同的沈積技術(例如：無電式等)接著被沈積以填充該溝槽部。先前參考置備該EFM及該GRS的討論同樣可應用於此。然而，在此類有露出的溝槽表面(介電層)的情況下，摻雜劑可被用於該EFM中以協助形成強的金屬-介電質介面。例如，假設介電層是氧化物，例如二氧化矽，沈積於該溝槽部的該EFM(例如：銅合金)可以例如銻、銀、或其它將會與在該平坦處露出的氧化物介電質反應的摻雜物摻雜，以形成強的金屬-氧化物介面。如根據本揭露內容將被理解的，其它的摻雜物及黏著促進技術也可被使用。如先前參考圖1G(例如：利用CMP) 所描述，且如圖2F最佳地示出，該EFM被製備後，所得的結構可被平坦化/研磨。
在某些後續的EFM係沈積在EFM的第一層上之範例實施例中，該後續的EFM沈積可如前面指出的，利用相同於用在該第一沈積的EFM、或可使用額外合適的EFM材料而被製造。在此類實施例中，該後續的EFM或多EFM可直接於圖2E及2F所示的先前EFM層上成核，或一ENM層可如圖2E’及2F’所示插入兩EFM層之間。如進一步於圖2E’及2F’所示，一額外的ESM層也可被使用，以便於加工。在該些額外的ENM及ESM層諸如：例如描畫於圖2E’及2F’的ESM層1及ESM層2被利用之情況中，選來用於每一層的材料可獨立地為每一層所選。於是，用於ENM及ESM層之材料可為例如在整個結構中皆相同、或每一層可由一不同材料組成。示於圖2F’的結構為示於圖2E’的結構之平坦化版本。
圖3A-G’說明根據本發明其它實施例的範例傳導雙鑲嵌內連線結構之形成。如將被理解的，該等範例結構係與圖2A-2F’的相似，除了有一ENM層被提供在該溝槽/導孔凹部及平坦處。其它各種區別現在將依次討論。
金屬帽
圖3A示出該介電層中該蝕刻雙鑲嵌凹部的形成，其可如先前解釋來進行。如進一步可見，此實施例示例中該蝕刻落於一底層的金屬帽層，其是依序佈於一底層EFM層上。此外，底層ENM及ESM層被示出。此類積體電 路結構可以是，例如相似於示於圖2A’的記憶體電路。
圖3B說明根據本發明之一實施例的在該雙鑲嵌凹部上一ENM層的沈積。先前關於圖1B的ENM層、及各種ENM層沈積製程的討論同樣可應用於此。如最佳示於圖3C及3D，ESM層係沈積或以其它方式形成於該ENM層上，然後被蝕刻使得該ESM層自該導孔底部及溝槽平坦處被移除。參考置備及蝕刻ESM層(諸如參考圖1C-D及2B-C)的先前討論同樣可應用於此。
如圖3E之範例實施例所示，EFM然後可被沈積以填充該導孔部及至少部分的該雙鑲嵌凹部之溝槽部。參考置備該EFM(諸如參考圖1F及2E-E’之討論)的先前討論係同樣可應用於此，但此範例實施例中，該無電式填充製程在其完全地完成填充該溝槽前被停止。
如圖3F所示，一層帽材料可利用例如：PVD、CVD、ALD、電鍍、無電式沈積、或其它合適的沈積技術而接著被沈積於EFM上。此類蓋帽層可用以例如：改善傳導性、製程整合、及/或最小化伽凡尼腐蝕的可能性。在某些實施例示例中，該帽材料可為例如：銅、鈷、鎳、鈦、鉭、釕、鈀、銀、鎢、合金及其組合，或任何其它合適的帽材料，其將提供所欲性能(例如：傳導性、調整阻抗、抗腐蝕、可靠度、拋光容易等)。任何帽材料層之厚度可用於本發明的各種實施例中，且該厚度可大範圍地多樣化。圖3G說明平坦化後所得的積體電路結構，其可如先前解釋被實現，以移除過多的帽材料等。
為了進一步減少伽凡尼腐蝕的風險，一擴散屏障層可如最佳於圖3F’說明而設置於該EFM及該帽材料之間。某些此類實施例中，該擴散屏障可為例如：鉭、氮化鉭、鈦、氮化鈦、釕、鈷、鎳、任何合金或其組合，或任何其它用以形成能減少伽凡尼腐蝕的風險的擴散屏障的合適材料，。在一特定例子情況下，其中銅用於帽材料及因無電式金屬/帽而使得伽凡尼腐蝕變成有關係，超薄ALD(或CVD/PVD)擴散屏障可被使用，具有例如一到幾個單層之厚度。在更一般的意義上，該蓋帽材料層的厚度可優化來例如：減少製程及消耗品成本及缺陷表現，及改善可靠性。示於圖3G’的結構為示於圖3F’的結構之平坦化版本。
ENM回流製程
圖4A-E”說明根據本發明的其它實施例之範例傳導雙鑲嵌內連線結構的形成。在此例子情況下，是由利用回流製程而形成於該特徵底部上的ENM層，以致用於傳導結構的EFM能自底向上填充。本文先前描述的類似原則和技術同樣地適用，其有著特定於此實施例被依序註記的某些區別。
圖4A示出該介電層中該蝕刻雙鑲嵌凹部之形成，其可如先前解釋來進行。如進一步可見，此範例實施例中該蝕刻落於一底層的金屬帽層，且如參考3A所討論。
圖4B說明根據本發明之一實施例，位於該雙鑲嵌凹部上的ESM層之共形沈積。參考置備ESM層(諸如參考圖1C、2B、及3C)的先前討論係同樣地可應用於此。注意 在此特定例子情況中，該ESM層是直接於該介電層中形成在該凹部上，且未被蝕刻來露出任何底層ENM層。
圖4C說明根據本發明之一實施例，位於該ESM層上的一ENM層的沈積。先前關於置備ENM層(諸如參考圖1B及3B)的討論同樣地可應用於此。在一特定的此類例子情況中，具有低熔點的ENM(例如：金、鎳、銅、鈷、鋁、鈀、錫、或其它合適的低熔點成核材料)的一薄層(例如：一到幾個單層至100nm)，係經由ALD、CVD、或PVD沈積(如將被理解的，若需要可利用其它沈積技術諸如：無電式或電鍍)而被置備。在某些此類情況中，此沈積可以低偏壓完成，以使在該特徵底部的材料量最大化、且使在該特徵側壁上的材料量最小化。如依照本揭露內容將理解的，該ENM的熔點必須低於該ESM層的熔點。
圖4D說明加熱該結構以使ENM回流之後所得的結構，藉此造成任何位於該特徵側壁上的ENM移動、或以其它方式流到該特徵底部。在一個此類實施例中，目標是使在該特徵底部的ENM的量達最大，且消除在該特徵側壁上的ENM，以露出位於該特徵側壁上之該底層ESM(其可為任何置備的屏障層)。在一個特定例子情況下，該ENM層是以PVD銅ENM實行，但許多材料與沈積系統可被使用。在某些此類情況下，該銅ENM層的回流溫度是在約75℃到450℃的範圍內。如將理解的，其它ENM層材料可有不同的回流溫度範圍。注意該回流可於例如該ENM層沈積中、或該ENM層沈積後完成。若有殘餘ENM存在於場域後回流，且 此類殘餘ENM係非所欲的，注意隨後的加工可移除該殘餘材料。例如回流後，該特徵可以例如介電質來填充。然後隨後的加工可用以移除在場域中的介電質及殘餘ENM，諸如CMP製程。然後該介電質可於隨後的加工步驟中從該特徵被移除。
如最佳示於圖4E，其餘的製造程序可如先前描述來進行，連同於EFM沈積及平坦化。示於圖4E’的一代替實施例使用相似的形成製程，但組配有一帽材料層(諸如參考圖3F-3G所討論)。示於圖4E”的另一代替實施例使用相似的形成製程，但於該帽材料層及該EFM之間組配有一擴散屏障(諸如參考圖3F’-3G’所討論)。
依照本揭露內容的若干觀察將是明顯的。例如，且根據本發明的某些特定實施例，該帽材料層可組配有低縱寬比來填充，藉此允許一全部的PVD帽沈積(無需電鍍)。此外，提供的技術並不限於雙鑲嵌結構。例如，該技術也一樣可被用於高縱寬比的通過半導體導孔。
無電增長率選擇性
圖5A將無電式金屬增長位於具有高無電增長率的一示例基板(ENM層)上，與具有低無電增長率無電式的一示例基板(ESM層)相比較，而作X-射線繞射(XRD)之顯微圖。特別是，該圖示出在50A PVD銅基板上、及在氮化鉭(TaN)基板上的無電式銅(Cu)增長。如可見的，Cu(111)峰值可被觀測到即使是1分鐘沈積，且隨著時間推移逐漸變大，示出了在該銅基板上顯著的無電式銅增長率。相反地，在 氮化鉭基板上如所示的無電式銅沈積直到8分鐘(且持續至20分鐘)沒有或可忽略的Cu(200)峰值被觀測到。圖5B進一步說明該示例EFM(Cu)在示例ENM(Cu)上與ESM(TaN)上之無電增長率的比較。如可見的，作為在50A PVD Cu及TaN基板上的沈積時間函數，該無電式銅厚度是大不同的，像是在60秒左右的無電式沈積的初期，且在480秒後達到約240埃(A)的差異。此增長率趨勢隨進一步沈積時間而持續。
示例系統
圖6說明以根據本發明之範例實施例來組配的一個或多個內連線、或其它傳導結構而實現的一個計算系統1000。如可見的，該計算系統1000容置一個母板1002。該母板1002可包括許多組件，包括但不限於一個處理器1004、及至少一個通信晶片1006，其中每一個可實體和電氣耦合至該母板1002，或以其它方式集成於其中。如將被理解的，該母板1002可為例如：任何印刷電路板，不論是一主板、或安裝於一主板上的一子板、或裝置1000的唯一板等。根據其應用，計算系統1000可包括一個或多個可能會或不會實體和電氣耦合至該母板1002的其它組件。這些其它組件可包括、但不限於：揮發性記憶體(例如：DRAM)、非揮發性記憶體(例如：ROM)、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸屏顯示器、觸屏控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、指南針、加速度計、陀螺儀、揚聲器、照相機、及大容量儲存裝置(諸如硬碟裝置、 光碟(CD)、數位萬用碟(DVD)等等)。包括於計算系統1000的任何組件可包括如本文描述的一個或多個傳導結構(例如：有一金屬閘、傳導走線、溝槽、導孔、雙鑲嵌、及/或以ENM及ESM具不同無電增長率來實現的其它結構或特徵)。這些傳導結構可被用以例如：實現一個板上處理器快取、或記憶體陣列、或電晶體電路。某些實施例中，多重功能可被集成到具有一個或多個內連線結構的一個或多個晶片中(舉例例如，注意該通信晶片1006可為該處理器1004的部分、或以其它方式集成到該處理器1004中)。
該通信晶片1006使無線通信能用於傳送資料到及自該計算系統1000。“無線”一詞及其衍生字可用來描述可經由非固體媒介而通過調變電磁輻射的使用來傳達資料的電路、裝置、系統、方法、技術、通信頻道等。雖然某些實施例中其可能沒有電線，但該詞並非意味相關聯的裝置不含任何電線。該通信晶片1006可實現許多無線標準或協定，包括但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進技術(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生物，以及被命名為3G、4G、5G、及更多的任何其它無線協定。該計算系統1000可包括多個通信晶片1006。例如：一個第一通信晶片1006可專用於較短範圍無線通信，諸如Wi-Fi及藍牙，且一個第二通信晶片1006可專用於較長範圍無線通信，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其它。
該計算系統1000的處理器1004包括一個封裝於該處理器1004內的積體電路裸晶。本發明的某些實施例中，該處理器的積體電路裸晶包括板上記憶體電路系統，其是以各種如本文描述的具有溝槽、導孔、雙鑲嵌、及/或其它結構的一個或多個傳導結構來實現。”處理器”一詞，可指處理例如來自於寄存器及/或記憶體的電子資料，以轉換該電子資料為可儲存於寄存器及/或記憶體的其他電子資料的任何裝置或裝置之部分。
該通信晶片1006也可包括一個封裝於該通信晶片1006內的積體電路裸晶。根據某些此類範例實施例，該通信晶片的積體電路裸晶包括如本文描述的一個或多個傳導結構(例如：金屬閘或傳導走線、溝槽、雙鑲嵌內連線等)。如依照本揭露內容將理解的，注意多標準無線能力可被直接集成於處理器1004內(例如：任何晶片1006的功能性是被集成於處理器1004內，而不是具有分開的通信晶片)。進一步注意處理器1004可為具有此無線能力的一晶片組。簡言之，任何數量的處理器1004及/或通信晶片1006可被使用。同樣地，任何一晶片或晶片組可具有集成於其中的多重功能。
在各種實現中，該計算系統1000可為膝上型電腦、上網電腦、筆記型電腦、智慧型電話、平板電腦、個人數位助理(PDA)、超級行動PC、行動電話、桌上型電腦、伺服器、印表機、掃瞄器、監視器、機上盒、娛樂控制單元、數位照相機、可攜式音樂播放器、或數位視頻記錄器。 於進一步實現中，該裝置1000可為處理資料或採用具有如本文描述之傳導結構的一個或多個積體電路的任何其它電子裝置。
多數實施例將是明顯的，且本文描述的特徵可被結合於許多組態。本發明的一範例實施例提供一半導體裝置。該裝置包含一介電層，其組配有一具有側壁及底部區域的凹部。該裝置更包括在該凹部之底部區域的無電式成核材料、及在該凹部之側壁上但不覆蓋該凹部之底部區域的無電式抑制材料。該裝置更包括設置於該凹部內，而位於該無電式成核材料及該無電式抑制材料上的無電式填充金屬。在某些情況中，該裝置包括蓋於該無電式填充金屬上的一金屬帽。在一個此類情況中，該裝置更包括位於該金屬帽及該無電式填充金屬之間的一擴散屏障。在某些情況中，該無電式成核材料是被沈積到該凹部中。在一個此類情況中，該無電式成核材料於沈積後回流到該溝槽底部區域。在某些其它情況中，該無電式成核材料是在該溝槽下面。在某些情況中，該無電式成核材料(ENM)及無電式抑制材料(ESM)各具有一無電增長率，且ENM增長率/ESM增長率的比率係大於1。在某些情況中，該無電式成核材料包含一純金屬、或一摻雜合金，且該無電式抑制材料包含一擴散屏障材料。在某些情況中，該無電式成核材料包含銅，且該無電式抑制材料包含鉭。在某些情況中，該無電式填充金屬包含多個無電式填充金屬。依照本揭露內容，許多其它合適的材料將是明顯的。在某些情況中，該溝槽 是組配為內連線、溝槽、雙鑲嵌特徵、導孔、傳導走線、及/或金屬閘的其中至少之一。依照本揭露內容，許多變化及組態將是明顯的。例如，本發明之另一實施例提供一電子系統，其包含一個具有一個或多個如前面任一請求中所定義的半導體裝置的印刷電路板。在某些情況中，該一個或多個半導體裝置包含一通信晶片、及/或一處理器的至少之一。在某些情況中，該系統是一計算系統。
本發明之另一實施例提供一半導體裝置。該裝置包括一介電層，其組配有多個凹部，其各具有側壁及一底部區域。該裝置更包括位於每一凹部之底部區域的無電式成核材料，及位於每一凹部之側壁上、但不覆蓋每一凹部之底部區域的無電式抑制材料。該裝置更包括設置在每一凹部，而位於該無電式成核材料、及該無電式抑制材料上的無電式填充金屬。該無電式成核材料(ENM)及無電式抑制材料(ESM)各具有一無電增長率，且ENM增長率/ESM增長率的比率係大於1。在某些情況中，該裝置於每一凹部之無電式填充金屬上更包括一金屬帽。在某些此類情況中，該裝置更可包括位於每一金屬帽及無電式填充金屬之間的一擴散屏障。在某些情況中，該無電式成核材料是在該等凹部的至少一個的下面(相對形成於該凹部中)。
本發明之另一實施例提供一用以形成一半導體裝置的方法。該方法包括提供一介電層，其組配有一個具有側壁及一底部區域的凹部。該方法更包括：提供無電式成核材料於該凹部之底部區域，且提供無電式抑制材料於 該凹部之側壁上，但不蓋於該凹部之底部區域而。該方法更包括以無電式沈積來提供設置在該凹部中，而位於該無電式成核材料及該無電式抑制材料上的無電式填充金屬。在某些情況中，該方法更包括：提供一金屬帽於該無電式填充金屬上。在某些此類情況中，該方法更包括提供一擴散屏障於該金屬帽及該無電式填充金屬之間。在某些情況中，提供該無電式成核材料於該凹部之底部區域是一沈積製程。在一個此類情況中，提供無電式成核材料於該凹部之底部區域該無電式成核材料包含於沈積後將該無電式成核材料回流至該凹部底部區域。在某些情況中，提供該無電式成核材料於該凹部之底部區域包括蝕刻該凹部以露出該凹部下面的無電式成核材料(諸如於該凹部本身其被蝕刻時)。在某些情況下，該無電式成核材料(ENM)及無電式抑制材料(ESM)各具有一無電增長率，且ENM增長率/ESM增長率的比率係大於1。在某些情況下，該無電式成核材料包含一純金屬、或一摻雜合金，且該無電式抑制材料包含一擴散屏障材料。
本發明實施例示例之前面的描述已經為說明和描述之目的而呈現。其並非意欲為窮舉或限制本發明到所揭露的精確形式。依照本揭露內容，許多修改和變化係可能的。例如，雖然無電式沈積製程被用以提供EFM，其它包括ESM、ENM、擴散屏障、及/或帽層之多層可由任何合適的沈積技術(例如：PVD、CVD、ALD、電鍍、無電式沈積、或其它合適的沈積技術)來提供。在此意義上，’無 電式成核材料’(或’ENM’)、及’無電式抑制材料’(或’ESM’)之詞並非意欲為有限的無電式沈積技術。本發明的範圍並非意欲由此詳細描述、而是由附於此的申請專利範圍所限制。

Claims (18)

  1. 一種半導體裝置，包含：一介電層，組配有一具有側壁及一底部區域的凹部；一無電式抑制材料層，其鄰接該凹部之該等側壁，但不覆蓋該凹部的該底部區域，其中，鄰接該等側壁之該無電式抑制材料層包含一外表面以及一內表面，該內表面係比該外表面更遠離該等側壁；一無電式成核材料層，其鄰接該凹部之該底部區域且也位在該等側壁及該無電式抑制材料層之該外表面之間，其中，該無電式成核材料沒有在鄰接該等側壁之該無電式抑制材料層之該內表面上；無電式填充金屬，其設置於該無電式成核材料上之該凹部內，且與該無電式抑制材料層之該內表面直接接觸，及一金屬帽，其覆蓋該無電式填充金屬。
  2. 如申請專利範圍第1項之裝置，更包含：一擴散屏障，其位於該金屬帽及該無電式填充金屬之間。
  3. 如申請專利範圍第1項之裝置，其中，該無電式成核材料層是被沈積至該凹部內。
  4. 如申請專利範圍第1項之裝置，其中，該無電式成核材料層係位於該凹部的下面。
  5. 如申請專利範圍第1項之裝置，其中，該無電式成核材料(ENM)層及該無電式抑制材料(ESM)層中各具有一無電增長率，且ENM增長率/ESM增長率之比率係大於1。
  6. 如申請專利範圍第1項之裝置，其中，該無電式成核材料層包含一純金屬或一摻雜合金，且該無電式抑制材料層包含一擴散屏障材料。
  7. 如申請專利範圍第1項之裝置，其中，該無電式成核材料層包含銅，且該無電式抑制材料層包含鉭。
  8. 如申請專利範圍第1項之裝置，其中，設置在該凹部中之該無電填充金屬係組配為一內連線、溝槽、雙鑲嵌特徵、導孔、傳導走線(run)、及/或金屬閘中的至少之一者。
  9. 如申請專利範圍第1項之裝置，其中，該無電式填充金屬包含多個無電式填充金屬。
  10. 一種電子系統，包含：一印刷電路板，其具有一個或多個如申請專利範圍第1項所界定的半導體裝置。
  11. 如申請專利範圍第10項之電子系統，其中，該一個或多個半導體裝置包含一通信晶片及/或一處理器中的至少一者。
  12. 如申請專利範圍第10項之電子系統，其中，該系統是一運算系統。
  13. 一種用以形成一半導體裝置的方法，包含：提供一介電層，其組配有一個具有側壁及一底部區 域的凹部；以一沉積製程來於該凹部之該底部區域提供無電式成核材料，其中，於該凹部之該底部區域提供該無電式成核材料更包含在沉積之後將該無電式成核材料回流至該凹部之該底部區域；提供無電式抑制材料於該凹部的該等側壁上，但不覆蓋於該凹部的該底部區域；及以無電式沈積來提供無電式填充金屬，其設置於該凹部內而位於該無電式成核材料及該無電式抑制材料上。
  14. 如申請專利範圍第13項之方法，更包含：提供一金屬帽於該無電式填充金屬上。
  15. 如申請專利範圍第14項之方法，更包含：提供一擴散屏障於該金屬帽及該無電式填充金屬之間。
  16. 如申請專利範圍第13項之方法，其中，於該凹部之該底部區域提供該無電式成核材料包含蝕刻該凹部，以露出在該凹部下面的無電式成核材料。
  17. 如申請專利範圍第13項之方法，其中，該無電式成核材料(ENM)及該無電式抑制材料(ESM)各具有一無電增長率，且ENM增長率/ESM增長率之比率係大於1。
  18. 如申請專利範圍第13項之方法，其中，該無電式成核材料包含一純金屬或一摻雜合金，且該無電式抑制材料包含一擴散屏障材料。
TW101148683A 2011-12-21 2012-12-20 無電式填充傳導結構 TWI578438B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/066477 WO2013095433A1 (en) 2011-12-21 2011-12-21 Electroless filled conductive structures

Publications (2)

Publication Number Publication Date
TW201342529A TW201342529A (zh) 2013-10-16
TWI578438B true TWI578438B (zh) 2017-04-11

Family

ID=48669086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148683A TWI578438B (zh) 2011-12-21 2012-12-20 無電式填充傳導結構

Country Status (3)

Country Link
US (2) US9123706B2 (zh)
TW (1) TWI578438B (zh)
WO (1) WO2013095433A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683419B (zh) * 2017-08-18 2020-01-21 台灣積體電路製造股份有限公司 積體電路及用於形成積體電路的方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013095433A1 (en) 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures
US20130341794A1 (en) * 2012-06-21 2013-12-26 Applied Materials, Inc. Ultra-thin copper seed layer for electroplating into small features
US9111939B2 (en) 2012-07-27 2015-08-18 Intel Corporation Metallization of fluorocarbon-based dielectric for interconnects
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines
US9349636B2 (en) 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
US20170002457A1 (en) * 2013-11-27 2017-01-05 Uab Research Foundation Composites comprising nanostructured diamond and metal boride films and methods for producing same
TWI527189B (zh) * 2013-12-24 2016-03-21 矽品精密工業股份有限公司 半導體基板及其製法
US9601431B2 (en) 2014-02-05 2017-03-21 Applied Materials, Inc. Dielectric/metal barrier integration to prevent copper diffusion
FR3017993B1 (fr) * 2014-02-27 2017-08-11 Commissariat Energie Atomique Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct
US9754823B2 (en) * 2014-05-28 2017-09-05 International Business Machines Corporation Substrate including selectively formed barrier layer
US9831154B2 (en) * 2014-07-14 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacuting method of the same
US9564359B2 (en) * 2014-07-17 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive structure and method of forming the same
US11195798B2 (en) 2014-07-25 2021-12-07 Intel Corporation Tungsten alloys in semiconductor devices
US9613907B2 (en) * 2014-07-29 2017-04-04 Samsung Electronics Co., Ltd. Low resistivity damascene interconnect
US9263325B1 (en) * 2014-08-20 2016-02-16 Globalfoundries Inc. Precut metal lines
US9466494B2 (en) * 2014-11-18 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Selective growth for high-aspect ration metal fill
CN109216267A (zh) 2014-12-23 2019-01-15 英特尔公司 解耦过孔填充
KR102379370B1 (ko) * 2014-12-23 2022-03-28 인텔 코포레이션 비아 차단 층
US9913382B2 (en) 2015-04-23 2018-03-06 Viasystems Technologies Corp. L.L.C. Method for anchoring a conductive cap on a filled via in a printed circuit board and printed circuit board with an anchored conductive cap
US10332790B2 (en) 2015-06-15 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with interconnect structure
US10541204B2 (en) 2015-10-20 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure and method of forming the same
US9853123B2 (en) * 2015-10-28 2017-12-26 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
CN106653678A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(上海)有限公司 导电插塞结构及其形成方法
KR102310404B1 (ko) * 2015-11-05 2021-10-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6903061B2 (ja) * 2016-01-21 2021-07-14 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Ｓｉ貫通電極のメッキのプロセス及び化学作用
US9589836B1 (en) * 2016-03-11 2017-03-07 Globalfoundries Inc. Methods of forming ruthenium conductive structures in a metallization layer
US9947621B2 (en) * 2016-08-05 2018-04-17 International Business Machines Corporation Structure and method to reduce copper loss during metal cap formation
US10573522B2 (en) * 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
KR102578789B1 (ko) 2016-11-07 2023-09-18 삼성전자주식회사 반도체 장치의 제조 방법
US10541174B2 (en) * 2017-01-20 2020-01-21 Tokyo Electron Limited Interconnect structure and method of forming the same
CN108735741B (zh) * 2017-04-13 2020-10-09 联华电子股份有限公司 存储器元件中的存储点接触结构与其制作方法
US10109521B1 (en) * 2017-05-26 2018-10-23 Globalfoundries Inc. Method to prevent cobalt recess
US10236206B2 (en) * 2017-07-03 2019-03-19 Globalfoundries Inc. Interconnects with hybrid metallization
US10998221B2 (en) 2017-07-14 2021-05-04 Micron Technology, Inc. Semiconductor constructions having fluorocarbon material
EP4414732A2 (en) * 2017-11-07 2024-08-14 Everspin Technologies, Inc. Angled surface removal process and structure relating thereto
US11404310B2 (en) * 2018-05-01 2022-08-02 Hutchinson Technology Incorporated Gold plating on metal layer for backside connection access
US10658235B2 (en) * 2018-06-21 2020-05-19 International Business Machines Corporation Rework for metal interconnects using etch and thermal anneal
JP7261545B2 (ja) * 2018-07-03 2023-04-20 新光電気工業株式会社 配線基板、半導体パッケージ及び配線基板の製造方法
CN109065497A (zh) * 2018-07-13 2018-12-21 上海华力集成电路制造有限公司 钨填充凹槽结构的方法
DE102019120795A1 (de) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Durchkontaktierungen mit metallkappen für darunter liegende leitfähige leitungen
CN112805818B (zh) * 2018-10-10 2024-10-18 东京毅力科创株式会社 用低电阻率金属填充半导体器件中的凹陷特征的方法
US10825723B2 (en) * 2018-10-25 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor device and method for making the same
CN109087886B (zh) * 2018-11-05 2019-10-25 武汉新芯集成电路制造有限公司 金属互连结构及其制作方法
US11164779B2 (en) * 2019-04-12 2021-11-02 International Business Machines Corporation Bamboo tall via interconnect structures
US11664271B2 (en) 2019-05-02 2023-05-30 International Business Machines Corporation Dual damascene with short liner
US11315829B2 (en) 2019-08-26 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Amorphous layers for reducing copper diffusion and method forming same
CN112151496B (zh) * 2020-09-10 2022-04-08 复旦大学 一种内嵌电感的tsv结构及其制备方法
US20230209819A1 (en) * 2021-12-27 2023-06-29 Micron Technology, Inc. Microelectronic devices including stack structures having strengthened intermediate regions of associated insulative structures, and related systems and methods
WO2024065253A1 (zh) * 2022-09-28 2024-04-04 华为技术有限公司 芯片及其制备方法、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529956A (en) * 1991-07-23 1996-06-25 Nec Corporation Multi-layer wiring structure in semiconductor device and method for manufacturing the same
US7651934B2 (en) * 2005-03-18 2010-01-26 Applied Materials, Inc. Process for electroless copper deposition

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
JP3074841B2 (ja) * 1991-09-27 2000-08-07 日本電気株式会社 半導体装置の製造方法
US6281121B1 (en) 1998-03-06 2001-08-28 Advanced Micro Devices, Inc. Damascene metal interconnects using highly directional deposition of barrier and/or seed layers including (III) filling metal
JPH11317446A (ja) * 1998-05-01 1999-11-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
JP2002093811A (ja) * 2000-09-11 2002-03-29 Sony Corp 電極および半導体装置の製造方法
KR20020090439A (ko) 2001-05-25 2002-12-05 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법
KR100455382B1 (ko) * 2002-03-12 2004-11-06 삼성전자주식회사 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
US6706629B1 (en) * 2003-01-07 2004-03-16 Taiwan Semiconductor Manufacturing Company Barrier-free copper interconnect
US20040188265A1 (en) 2003-03-25 2004-09-30 Yang Cao Methods for reducing protrusions and within die thickness variations on plated thin film
US20040245107A1 (en) 2003-06-03 2004-12-09 Guangli Che Method for improving electroplating in sub-0.1um interconnects by adjusting immersion conditions
US7049702B2 (en) * 2003-08-14 2006-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Damascene structure at semiconductor substrate level
US7371311B2 (en) 2003-10-08 2008-05-13 Intel Corporation Modified electroplating solution components in a low-acid electrolyte solution
US20050077180A1 (en) 2003-10-08 2005-04-14 Zierath Daniel J. Modified electroplating solution components in a high-acid electrolyte solution
US7279084B2 (en) 2004-02-06 2007-10-09 Intel Corporation Apparatus having plating solution container with current applying anodes
US7071564B1 (en) * 2004-03-04 2006-07-04 Advanced Micro Devices, Inc. Composite tantalum capped inlaid copper with reduced electromigration and reduced stress migration
US7449409B2 (en) * 2005-03-14 2008-11-11 Infineon Technologies Ag Barrier layer for conductive features
US20080113508A1 (en) 2006-11-13 2008-05-15 Akolkar Rohan N Method of fabricating metal interconnects using a sacrificial layer to protect seed layer prior to gap fill
KR20080062563A (ko) 2006-12-29 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US20100081274A1 (en) 2008-09-29 2010-04-01 Tokyo Electron Limited Method for forming ruthenium metal cap layers
DE102008054068A1 (de) * 2008-10-31 2010-06-24 Advanced Micro Devices, Inc., Sunnyvale Veringern von Metallhohlräumen in einem metallischen Schichtstapel eines Halbleiterbauelements durch Vorsehen einer dielektrischen Barrierenschicht
US20100244252A1 (en) 2009-03-31 2010-09-30 Jezewski Christopher J Self Forming Metal Fluoride Barriers for Fluorinated Low-K Dielectrics
WO2013095433A1 (en) 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529956A (en) * 1991-07-23 1996-06-25 Nec Corporation Multi-layer wiring structure in semiconductor device and method for manufacturing the same
US7651934B2 (en) * 2005-03-18 2010-01-26 Applied Materials, Inc. Process for electroless copper deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683419B (zh) * 2017-08-18 2020-01-21 台灣積體電路製造股份有限公司 積體電路及用於形成積體電路的方法

Also Published As

Publication number Publication date
US9123706B2 (en) 2015-09-01
TW201342529A (zh) 2013-10-16
US20150371949A1 (en) 2015-12-24
US20130270703A1 (en) 2013-10-17
WO2013095433A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
TWI578438B (zh) 無電式填充傳導結構
US10903114B2 (en) Decoupled via fill
US10741578B2 (en) Inter-deck plug in three-dimensional memory device and method for forming the same
US9754886B2 (en) Semiconductor interconnect structures
US20180315700A1 (en) Self-enclosed asymmetric interconnect structures
KR101670620B1 (ko) 코발트 기반 상호접속부 및 그 제조 방법
US20140019716A1 (en) Plateable diffusion barrier techniques
CN115527991A (zh) 具有石墨烯帽的集成电路互连结构
US20210375670A1 (en) Apparatus including conductive lines and contacts, and related methods and memory devices
US20200098619A1 (en) Cladded metal interconnects
US20220102268A1 (en) Damascene interconnect structures with low resistance vias for integrated circuits