JP7261545B2 - 配線基板、半導体パッケージ及び配線基板の製造方法 - Google Patents

配線基板、半導体パッケージ及び配線基板の製造方法 Download PDF

Info

Publication number
JP7261545B2
JP7261545B2 JP2018127004A JP2018127004A JP7261545B2 JP 7261545 B2 JP7261545 B2 JP 7261545B2 JP 2018127004 A JP2018127004 A JP 2018127004A JP 2018127004 A JP2018127004 A JP 2018127004A JP 7261545 B2 JP7261545 B2 JP 7261545B2
Authority
JP
Japan
Prior art keywords
electroless
plating layer
wiring board
oxide film
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018127004A
Other languages
English (en)
Other versions
JP2020009813A (ja
Inventor
陽子 中林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018127004A priority Critical patent/JP7261545B2/ja
Priority to US16/449,878 priority patent/US10991645B2/en
Publication of JP2020009813A publication Critical patent/JP2020009813A/ja
Application granted granted Critical
Publication of JP7261545B2 publication Critical patent/JP7261545B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Description

本発明は、配線基板、半導体パッケージ及び配線基板の製造方法に関する。
インターポーザの基材にガラスを用いたものがある。インターポーザでは、基材に貫通孔（スルーホール）が形成されており、基材の表面及び裏面に形成されたＣｕめっき層が貫通孔内の導電材料を介して、互いに接続されている。
そして、ガラス基材上にＣｕめっき層を形成するための種々の方法が提案されている。
特開２００７－１２６７４３号公報 国際公開第２０１３／０８３６００号 特許第５４０５６７７号公報
平松実、川崎仁士、表面技術４０（３）（１９８９）
ガラス基材上にＣｕ層を形成する方法は、乾式法及び湿式法に大別できるが、装置の導入コスト等の観点で、乾式法よりも湿式法が好ましい。しかしながら、従来、基材との密着性が優れたＣｕ層を湿式法にて形成することは困難である。
本発明は、基材とＣｕ層との間に優れた密着性を得ることができる配線基板、半導体パッケージ及び配線基板の製造方法を提供することを目的とする。
配線基板の一態様は、基材と、前記基材の表面に形成された、Ｔｉ若しくはＺｒ又はこれらの両方の酸化膜と、前記酸化膜上に形成された、Ｎｉ、Ｃｏ若しくはＷ又はこれらの任意の組み合わせとＣｕとの合金膜と、前記合金膜上に形成された無電解Ｃｕめっき層と、前記無電解Ｃｕめっき層上に形成された電解Ｃｕめっき層と、を有し、前記基材はガラス基材又はシリコン基材であり、前記合金膜及び前記無電解Ｃｕめっき層は、Ｎｉ、Ｃｏ若しくはＷ又はこれらの任意の組み合わせを含む無電解Ｃｕめっき液を用いた無電解めっきにより連続して形成されている。
開示の技術によれば、基材とＣｕ層との間に優れた密着性を得ることができる。
第１の実施形態に係るインターポーザを示す断面図である。 第２の実施形態に係る配線基板の製造方法を示す断面図（その１）である。 第２の実施形態に係る配線基板の製造方法を示す断面図（その２）である。 第２の実施形態に係る配線基板の製造方法を示す断面図（その３）である。 Ｔｉの有機金属錯体を用いた場合の化学反応を示す図（その１）である。 Ｔｉの有機金属錯体を用いた場合の化学反応を示す図（その２）である。 Ｔｉの有機金属錯体を用いて形成される酸化膜を示す断面図である。 第３の実施形態に係る半導体パッケージを示す断面図である。 第３の実施形態に係る半導体パッケージの製造方法を示す断面図である。 ガラス基材の表面のＳＥＭ像を示す図である。 酸化膜の表面のＳＥＭ像を示す図である。 無電解Ｃｕめっき層の表面のＳＥＭ像を示す図である。 参考例における無電解Ｃｕめっき層の表面のＳＥＭ像を示す図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態はインターポーザに関し、インターポーザは配線基板の一例である。図１は、第１の実施形態に係るインターポーザを示す断面図である。
図１に示すように、第１の実施形態に係るインターポーザ１００は、複数の貫通孔（スルーホール）１０２が形成されたガラス基材１０１を含む。例えば、ガラス基材１０１の厚さは１００μｍ～１０００μｍであり、貫通孔１０２の直径は１０μｍ～１００μｍである。ガラス基材１０１の材料には、例えばほうケイ酸ガラスが用いられる。ガラス基材１０１の材料に、石英ガラス、無アルカリガラス等の他のガラスが用いられてもよい。
ガラス基材１０１にはインターポーザを得るための複数のインターポーザ領域が画定されており、各インターポーザ領域に複数の貫通孔１０２が形成されている。図１にはガラス基材１０１の一つのインターポーザ領域が模式的に示されている。
各貫通孔１０２において、その側面からガラス基材１０１の第１の面１０１ａ及び第２の面１０１ｂにかけてチタン（Ｔｉ）又はジルコニウム（Ｚｒ）の酸化膜１１１が形成されている。第２の面１０１ｂは第１の面１０１ａの反対側の面である。例えば、酸化膜１１１は粒状のＴｉ又はＺｒの酸化物が面内で集合して形成されており、酸化膜１１１の表面には比較的大きな凹凸が存在する。酸化膜１１１がＴｉ及びＺｒの酸化膜であってもよい。酸化膜１１１の表面粗さＲａは、好ましくは０．５ｎｍ～２．０ｎｍである。
酸化膜１１１上にニッケル（Ｎｉ）、コバルト（Ｃｏ）又はタングステン（Ｗ）とＣｕとの合金膜１１２が形成され、合金膜１１２上に無電解Ｃｕめっき層１１３が形成され、無電解Ｃｕめっき層１１３上に電解Ｃｕめっき層１１４が形成されている。無電解Ｃｕめっき層１１３及び電解Ｃｕめっき層１１４がＣｕめっき層１１５に含まれる。合金膜１１２がＮｉ、Ｃｏ及びＷのうちの２種以上とＣｕとの合金膜であってもよい。合金膜１１２及びＣｕめっき層１１５がインターポーザ１００の配線として機能する。また、信号は主にＣｕめっき層１１５を流れる。
ガラス基材１０１に使用可能なほうケイ酸ガラスの線熱膨張係数は２０℃～３５０℃の温度範囲で３．６８×１０－６Ｋ－１である。Ｃｕの線熱膨張係数は、－１０３℃～０℃の温度範囲で１５．４×１０－６Ｋ－１であり、０℃～１０１℃の温度範囲で１６．２×１０－６Ｋ－１であり、３００℃で１７．５×１０－６Ｋ－１である。また、ルチル型のＴｉ酸化物（ＴｉＯ２）の線熱膨張係数は７．１９×１０－６Ｋ－１であり、Ｚｒ酸化物（ＺｒＯ２）の線熱膨張係数は７．９×１０－６Ｋ－１～１１×１０－６Ｋ－１である。
従って、インターポーザ１００に温度変化が生じる際に、酸化膜１１１が、ガラス基材１０１とＣｕめっき層１１５との間の応力緩和層として機能し、Ｃｕめっき層１１５のガラス基材１０１からの剥がれを抑制する。
また、Ｎｉ、Ｃｏ及びＷはＣｕよりも酸化しやすいため、Ｎｉ、Ｃｏ又はＷを含有する合金膜１１２は無電解Ｃｕめっき層１１３よりも酸化膜１１１と強固に密着する。従って、Ｃｕめっき層１１５と酸化膜１１１との間に優れた密着性を得ることができる。
従って、第１の実施形態に係るインターポーザ１００によれば、ガラス基材１０１とＣｕめっき層１１５との間に優れた密着性を得ることができる。
更に、詳細は後述するが、酸化膜１１１の形成には、ゾルゲル法による表面処理に必要な高温焼成が必要とされない。従って、ガラス基材１０１の性質の安定性が良好である。
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、第１の実施形態に係るインターポーザを製造する方法に関する。図２～図４は、第２の実施形態に係る配線基板の製造方法を示す断面図である。
先ず、図２（ａ）に示すように、ガラス基材１０１を準備し、図２（ｂ）に示すように、ガラス基材１０１に複数の貫通孔１０２を形成する。例えば、貫通孔１０２はレーザ加工又はエッチング加工により形成することができる。貫通孔１０２をエッチング加工により形成する場合、例えば、開口部が設けられたレジスト（不図示）をガラス基材１０１の上にフォトリソグラフィによって形成し、レジストの開口部を通して反応性イオンエッチング（reactive ion etching：ＲＩＥ）などのドライエッチングによってガラス基材１０１を貫通加工し、その後に、レジストを除去する。予め貫通孔１０２が形成されたガラス基材１０１を準備してもよい。
その後、図２（ｃ）に示すように、ガラス基材の第１の面１０１ａ及び第２の面１０１ｂ並びに貫通孔１０２の側面にＴｉ又はＺｒの酸化膜１１１を形成する。酸化膜１１１は、例えば、Ｔｉ又はＺｒの有機金属錯体を溶媒に溶解させたコーティング液にガラス基材１０１を浸漬し、ガラス基材１０１をコーティング液から引き上げ、１００℃～１６０℃で乾燥させることで形成する。例えば、コーティング液の温度は室温とし、浸漬の回数は１回～５回とする。
Ｔｉの有機金属錯体としては、例えば、チタンテトラアセチルアセトネート、チタンオクチレングリコレート、チタンラクテートアンモニウム塩及びチタントリエタノールアミネートを用いることができる。チタンテトラアセチルアセトネートの示性式はＴｉ（Ｃ５Ｈ７Ｏ２）４である。チタンオクチレングリコレートの示性式はＴｉ（ＯＣ８Ｈ１７）２（Ｃ８Ｈ１７Ｏ２）２である。チタンラクテートアンモニウム塩の示性式はＴｉ（ＯＨ）２［ＯＣＨ（ＣＨ３）ＣＯＯ－］２（ＮＨ４ ＋）２である。チタントリエタノールアミネートの示性式はＴｉ（Ｏ－ｉ－Ｃ３Ｈ７）２（Ｃ６Ｈ１４Ｏ３Ｎ）２である。これらを含む製品として、マツモトファインケミカル株式会社のオルガチックスＴＣ－４０１、オルガチックスＴＣ－２０１、オルガチックスＴＣ－３００及びオルガチックスＴＣ－４００が挙げられる。オルガチックスＴＣ－４０１は、２－プロパノールの溶剤に６５質量％のチタンテトラアセチルアセトネートを含む。オルガチックスＴＣ－２０１は、１－ブタノールの溶剤に６７質量％のチタンオクチレングリコレートを含む。オルガチックスＴＣ－３００は、２－プロパノール及び水の溶剤に４１質量％のチタンラクテートアンモニウム塩を含む。及びオルガチックスＴＣ－４００は、２－プロパノールの溶剤に７９質量％のチタントリエタノールアミネートを含む。これらは例示であり、他のＴｉの有機金属錯体を用いてもよい。
Ｚｒの有機金属錯体としては、例えば、ジルコニウムモノアセチルアセトネート及びジルコニウムラクテートアンモニウム塩を用いることができる。ジルコニウムモノアセチルアセトネートの示性式はＺｒ（Ｏ－ｎ－Ｃ４Ｈ９）３（Ｃ５Ｈ７Ｏ２）である。ジルコニウムラクテートアンモニウム塩の示性式はＺｒ（ＯＨ）［ＯＣＨ（ＣＨ３）ＣＯＯ－］３（ＮＨ４ ＋）３である。これらを含む製品として、マツモトファインケミカル株式会社のオルガチックスＺＣ－５４０及びオルガチックスＺＣ－３００が挙げられる。オルガチックスＺＣ－５４０は、トルエン、１－ブタノール及び酢酸ブチルの溶剤に４５質量％のジルコニウムモノアセチルアセトネートを含む。オルガチックスＺＣ－３００は、水及び１－プロパノールの溶剤に１２質量％のジルコニウムラクテートアンモニウム塩を含む。これらは例示であり、他のＺｒの有機金属錯体を用いてもよい。
コーティング液の溶媒としては、例えば沸点が２００℃以下の低沸点溶媒を用いる。このような溶媒としては、トルエン、ヘキサン、酢酸エチル、ヘプタン（ｎ－ヘプタン）、メタノール、２－プロパノール、エタノール（９９．５％）、クメン（イソプロピルベンゼン）、１－ブタノール、３－メトキシ－１－プロパノール、２－ペンタノール、４－メチル－２－ペンタノール、吉草酸エチル（９８％）、イソ酪酸イソブチル、１，８－ノナジイン、４－ペンテン－１－オール、２－ペンチルフラン（２－ｎ－アミルフラン）、酢酸ペンチル、ピルビン酸エチル、３，５，５－トリメチルヘキサナール、シクロヘキサノン、２－メチル－３－ヘキシン－２－オール、５－ヘキセン－１－オール、４－ヘプタノン、１－ペンタノール、シクロペンタノール、２－ブチン－１－オール、２－エトキシシクロヘキサノン、２－エチル－１－ブタノール、２－アセチル－５－ノルボルネン、α－ピネンオキシド、６－メチル－５－ヘプテン－２－オール、α－アンゲリカラクトン、５－ヘキシン－１－オール、２－メトキシエタノール（メチルセロソルブ）、１－アセトキシ－２－メトキシエタン（酢酸２－メトキシエチル）、２－エトキシエタノール（エチルセロソルブ）、酢酸、ギ酸、２－イソプロポキシエタノール（エチレングリコールモノイソプロピルエーテル）、アクリル酸、ヒドロキシアセトン及び酢酸２－エトキシエチル（酢酸エチレングリコールモノエチルエーテル）が挙げられる。
コーティング液は界面活性剤を含有してもよい。界面活性剤としては、ポリエチレングリコール、ポリオキシエチレンラウリルエーテル（Ｂｒｉｊ（登録商標））、ポリプロピレングリコール、ＰＥＧ（ポリエチレングリコール）－ＰＰＧ（ポリプロピレングリコール）－ＰＥＧ及びアセチレン系界面活性剤が挙げられる。アセチレン系界面活性剤の製品として、日信化学工業株式会社のサーフィノール１０４ＰＧ－５０、サーフィノール４６５、サーフィノール６１、サーフィノール４４０、サーフィノールＳＥ－Ｆ、ダイノール６０４、オルフィンＷＥ－００３及びオルフィンＰＤ－２０１が挙げられる。
例えば、コーティング液におけるＴｉ又はＺｒの有機金属錯体の含有量は０．１体積％～１０体積％であり、界面活性剤の含有量は０．０１体積％～１体積％である。このコーティング液に０．１質量％～１０質量％の増粘剤が含まれてもよい。増粘剤としては、グリセリン及びキサンタンガムが挙げられる。
ここで、Ｔｉの有機金属錯体を用いた場合の化学反応について説明する。図５～図６は、Ｔｉの有機金属錯体を用いた場合の化学反応を示す図である。図７は、Ｔｉの有機金属錯体を用いて形成される酸化膜１１１を示す断面図である。
１００℃～１６０℃での乾燥の際に、先ず、図５に示す加水分解が生じ、Ｔｉ（ＯＲ）３ＯＨで表される生成物が得られる。Ｒはアルキル基である。次いで、図６に示す縮重合反応が生じ、３次元網目構造のＴｉ酸化物が得られる。すなわち、Ｔｉの酸化膜１１１が形成される。そして、加水分解及び縮重合反応を経て形成されるＴｉの酸化膜１１１は、例えば粒状のＴｉ酸化物が面内で集合して形成されており、酸化膜１１１の表面には、図７に示すように、比較的大きな凹凸が存在する。酸化膜１１１の表面粗さＲａは、好ましくは０．５ｎｍ～２．０ｎｍである。
図５～図６には、Ｔｉの有機金属錯体を用いた場合の化学反応を示しているが、Ｚｒの有機金属錯体を用いた場合も同様に、加水分解及び縮重合反応を経てＺｒの酸化膜１１１が形成される。また、加水分解及び縮重合反応を経て形成されるＺｒの酸化膜１１１の表面にも、比較的大きな凹凸が存在する。コーティング液がＴｉの有機金属錯体及びＺｒの有機金属錯体の両方を含んでいてもよい。
このようにして酸化膜１１１を形成することができる。
例えば、酸化膜１１１の厚さは５ｎｍ～５０ｎｍとする。酸化膜１１１の厚さが５ｎｍ未満であると、Ｃｕめっき層１１５とガラス基材１０１との間の熱変形量の相違を十分に緩和できない可能性がある。一方、酸化膜１１１の厚さが５０ｎｍ超であると、酸化膜１１１の厚さにばらつきが生じることがある。
酸化膜１１１の形成後、酸化膜１１１の表面に触媒を付与する。触媒としては、例えば金属パラジウム（Ｐｄ）を用いる。金属Ｐｄの付与では、例えば、Ｐｄの有機金属錯体を用いた表面処理を行い、その後に、Ｐｄを還元する。触媒として、金属Ｐｄに代えて、金属Ａｕ又は金属Ａｇを用いてもよい。金属Ａｕ又は金属Ａｇも同様の方法で付与することができる。
次いで、図３（ａ）に示すように、Ｎｉ、Ｃｏ又はＷを含む無電解Ｃｕめっき液を用いて、酸化膜１１１上にＮｉ、Ｃｏ又はＷとＣｕとの合金膜１１２を形成し、合金膜１１２上に無電解Ｃｕめっき層１１３を形成する。無電解Ｃｕめっき液の一例は、下記表１に示す物質を含む。
Figure 0007261545000001
硫酸銅五水和物は無電解Ｃｕめっき層１１３の主原料である。硫酸ニッケル（ＩＩ）六水和物は、硫酸銅五水和物と共に合金膜１１２の原料である。酒石酸ナトリウムカリウムはＣｕイオンの錯化剤である。３３％水酸化ナトリウムはｐＨ調整剤（アルカリ剤）である。２，２－ビピリジルは安定剤である。３５％ホルムアルデヒド溶液は還元剤である。ポリエチレングリコール（ＰＥＧ）４，０００は界面活性剤である。
この無電解Ｃｕめっき処理において、例えば、無電解Ｃｕめっき液の温度、ｐＨはそれぞれ３０℃～３８℃、１２以上とし、めっき時間は１５分間～４０分間とする。
無電解Ｃｕめっき液が硫酸ニッケル（ＩＩ）六水和物を含む場合、ＮｉとＣｕとの合金膜１１２が形成され、それに引き続いて無電解Ｃｕめっき層１１３が形成される。無電解Ｃｕめっき層１１３にＮｉが含有されてもよい。
ここで、無電解Ｃｕめっき処理におけるホルムアルデヒドの酸化反応について説明する。
ホルムアルデヒド（ＨＣＨＯ）を含むアルカリ溶液中では、下記の式（１）及び式（２）に示す平衡反応が生じる。
ＨＣＨＯ＋Ｈ２Ｏ⇔ＣＨ２（ＯＨ）２ （１）
ＣＨ２（ＯＨ）２＋ＯＨ－⇔ＣＨ２ＯＨＯ－＋Ｈ２Ｏ （２）
また、酸化反応の素過程は下記の式（３）及び式（４）で表される。式（３）の反応は脱水素反応であり、式（４）の反応は酸化反応である。
ＣＨ２ＯＨＯ－→・ＣＨＯＨＯ－＋・Ｈ （３）
・ＣＨＯＨＯ－＋ＯＨ－→ＨＣＯＯ－＋Ｈ２Ｏ＋ｅ－ （４）
本実施形態では、合金膜１１２がＮｉを含んでおり、この合金膜１１２上では、下記の式（５）に示す酸化反応が更に生じる。
・Ｈ＋ＯＨ－→Ｈ２Ｏ （５）
従って、酸化反応の全反応式は下記の式（６）で表される。
ＨＣＨＯ＋３ＯＨ－→ＨＣＯＯ－＋２Ｈ２Ｏ＋２ｅ－ （６）
この酸化反応で生じた液体の水（Ｈ２Ｏ）は、無電解Ｃｕめっき層１１３に取り込まれることなく無電解Ｃｕめっき層１１３の外に排出される。
硫酸ニッケル（ＩＩ）六水和物に代えて硫酸コバルト（ＩＩ）七水和物を用いた場合は、ＣｏとＣｕとの合金膜１１２が形成され、それに引き続いて無電解Ｃｕめっき層１１３が形成される。ＣｏとＣｕとの合金膜１１２上でも式（５）に示す酸化反応が生じ、酸化反応の全反応式は式（６）で表される。この酸化反応で生じた液体の水（Ｈ２Ｏ）は、無電解Ｃｕめっき層１１３に取り込まれることなく無電解Ｃｕめっき層１１３の外に排出される。無電解Ｃｕめっき層１１３にＣｏが含有されてもよい。
硫酸ニッケル（ＩＩ）六水和物に代えてタングステン酸カリウム又は酸化タングステンを用いた場合は、ＷとＣｕとの合金膜１１２が形成され、それに引き続いて無電解Ｃｕめっき層１１３が形成される。ＷとＣｕとの合金膜１１２上でも式（５）に示す酸化反応が生じ、酸化反応の全反応式は式（６）で表される。この酸化反応で生じた液体の水（Ｈ２Ｏ）は、無電解Ｃｕめっき層１１３に取り込まれることなく無電解Ｃｕめっき層１１３の外に排出される。無電解Ｃｕめっき層１１３にＷが含有されてもよい。
無電解Ｃｕめっき液が、Ｎｉ、Ｃｏ又はＷの原料を２種以上含有していてもよい。この場合、合金膜１１２は、これら２種以上の金属元素とＣｕとの合金膜となる。無電解Ｃｕめっき層１１３にこれら２種以上の金属元素が含有されてもよい。
なお、表１に記載の成分から硫酸ニッケル（ＩＩ）六水和物を除いた無電解Ｃｕめっき液を用いても無電解Ｃｕめっき層を形成することができる。ただし、この無電解Ｃｕめっき層の形成前に合金膜１１２は形成されない。このため、無電解Ｃｕめっき層は酸化膜１１１上に形成されることとなる。この場合、式（１）～式（４）に示す反応が生じるものの、式（５）に示す酸化反応ではなく、下記の式（７）に示す反応が生じる。つまり、水素の再結合が生じる。
・Ｈ＋・Ｈ→Ｈ２ （７）
従って、この場合の酸化反応の全反応式は下記の式（８）で表される。
２ＨＣＨＯ＋４ＯＨ－→２ＨＣＯＯ－＋Ｈ２＋Ｈ２Ｏ＋２ｅ－ （８）
このように、気体の水素（Ｈ２）が発生し、Ｈ２が無電解Ｃｕめっき層中に共析してしまう。Ｈ２が共析した無電解Ｃｕめっき層は、電解Ｃｕめっき層の形成後の再結晶のためのアニールの際に無電解Ｃｕめっき層に圧縮応力を生じさせ、この圧縮応力は無電解Ｃｕめっき層の剥がれを誘引する。
本実施形態では、合金膜１１２がＣｕも含むため、式（８）に示す酸化反応も生じ得る。その一方で、合金膜１１２はＮｉ、Ｃｏ又はＷを含むため、上記の式（６）に示す酸化反応が優先的に生じる。従って、Ｈ２共析に起因する無電解Ｃｕめっき層１１３の剥がれを抑制することができる。
また、本実施形態では、無電解Ｃｕめっき層１１３の形成の際のインダクションタイムが短縮される。これは、酸化膜１１１の表面に比較的大きな凹凸が形成され、より多くの金属Ｐｄが酸化膜１１１の表面に吸着できるからである。
例えば、合金膜１１２及び無電解Ｃｕめっき層１１３の総厚は０．１μｍ以上１μｍ以下とする。これらの総厚が０．１μｍ未満であると、酸化膜１１１を十分に被覆することができず、シート抵抗が高くなって、電解Ｃｕめっき処理が困難になる可能性がある。一方、これらの総厚が１μｍ超であると、再結晶のためのアニール後に無電解Ｃｕめっき層１１３と電解Ｃｕめっき層１１４との界面にボイドが生じたり、結晶性の相違に起因する密着性の低下を引き起こしたりする可能性がある。
無電解Ｃｕめっき層１１３の形成後、図３（ｂ）に示すように、Ｃｕめっき層１１５を形成する部分に開口部１２１を設けためっきレジスト層１２０を無電解Ｃｕめっき層１１３上に形成する。
次いで、図３（ｃ）に示すように、無電解Ｃｕめっき層１１３をめっき給電経路に利用する電解めっき法により、めっきレジスト層１２０の開口部１２１に電解Ｃｕめっき層１１４を形成する。電解Ｃｕめっき層１１４の形成に用いる電解Ｃｕめっき液の一例は、下記表２に示す物質を含む。
Figure 0007261545000002
ポリマーとしては、例えば、ポリエチレングリコール等の非イオン性界面活性剤を用いることができる。レベラーとしては、例えば、ヤヌスグリーン、チオ尿素誘導体、フェナジン化合物、ポリアクリルアミド及びポリアルキルアミンを用いることができる。ブライトナーとしては、例えば、ＳＰＳ（ビス（３－スルホプロピルジスルフィドナトリウム塩））を用いることができる。
この電解Ｃｕめっき処理において、例えば、電流密度は１Ａ／ｄｍ２とし、めっき時間は１０分間～９０分間とする。
電解Ｃｕめっき層１１４の形成後、図４（ａ）に示すように、めっきレジスト層１２０を除去する。次いで、電解Ｃｕめっき層１１４をマスクにして無電解Ｃｕめっき層１１３、合金膜１１２及び酸化膜１１１をウェットエッチングにより除去する。
その後、アニールを行うことで、電解Ｃｕめっき層１１４を再結晶させる。このようにして、電解Ｃｕめっき層１１４及び無電解Ｃｕめっき層１１３を含むＣｕめっき層１１５を形成することができる。
このようにして、第１の実施形態に係るインターポーザ１００を製造することができる。
第２の実施形態では、酸化膜１１１の形成から無電解Ｃｕめっき層１１３の形成にかけて、ゾルゲル法による表面処理に必要な高温焼成が必要とされない。従って、加熱によるガラス基材１０１の変質を抑制することができる。また、Ｎｉ等を含む合金膜１１２を形成しているため、無電解Ｃｕめっき層１１３における水素共析を抑制し、水素共析に起因する剥がれを抑制することができる。更に、酸化膜１１１の表面に比較的大きな凹凸が形成されるため、凹凸によるアンカー効果によりＣｕめっき層１１５のガラス基材１０１との密着性を向上させたり、インダクションタイムを短縮したりすることができる。
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は半導体パッケージに関する。図８は、第３の実施形態に係る半導体パッケージを示す断面図である。
図８に示すように、第３の実施形態に係る半導体パッケージ３００は、第１の実施形態に係るインターポーザ１００、半導体チップ３１０、バンプ３２０及びアンダーフィル樹脂３３０を有する。
半導体チップ３１０は、バンプ３２０を介してＣｕめっき層１１５に接続される接続端子３１１を含む。接続端子３１１は、例えば電極パッドである。バンプ３２０には、例えば、はんだボールが用いられる。はんだボールの材料としては、錫銀（ＳｎＡｇ）系合金、錫亜鉛（ＳｎＺｎ）系合金及び錫銅（ＳｎＣｕ）系合金等の無鉛はんだ、並びに鉛錫（ＰｂＳｎ）系合金の有鉛はんだが例示される。半導体チップ３１０とガラス基材１０１の第１の面１０１ａとの間に、エポキシ樹脂等のアンダーフィル樹脂３３０が充填されている。
次に、第３の実施形態に係る半導体パッケージ３００の製造方法について説明する。図９は、第３の実施形態に係る半導体パッケージの製造方法を示す断面図である。
先ず、図９に示すように、複数のインターポーザ領域を備えたインターポーザ１００を準備し、各インターポーザ領域において、バンプ３２０を用いて、半導体チップ３１０をインターポーザ１００にフリップチップ実装する。半導体チップ３１０のフリップチップ実装後、半導体チップ３１０とインターポーザ１００との間にアンダーフィル樹脂３３０を充填する。
その後、インターポーザ領域の境界の切断線ＣＬに沿ってスライサー等によりインターポーザ１００を切断する。これにより、１つのインターポーザ１００を用いて複数の半導体パッケージ３００が得られる。このようにして、第３の実施形態に係る半導体パッケージ３００を製造することができる。
（無電解Ｃｕめっき液の好ましい組成）
本開示において、合金膜１１２が形成されれば、所望の目的を達成することができる。また、より適切な合金膜１１２が形成されれば、より優れた効果を得ることができる。そこで、本発明者は、より好ましい合金膜１１２を形成することができる条件を解明すべく、無電解Ｃｕめっき液中の硫酸ニッケル（ＩＩ）六水和物の濃度と密着性との関係に関する実験を行った。
この実験では、表１に示す無電解Ｃｕめっき液において、硫酸ニッケル（ＩＩ）六水和物の濃度のみを変化させ、他の物質の濃度は一定値に固定した上で、無電解Ｃｕめっき層を形成した。そして、無電解Ｃｕめっき層と基材との間の密着性を評価し、また、合金膜及び無電解Ｃｕめっき層中のＮｉの濃度を測定した。これらの結果を表３に示す。表３の密着性の欄において、Ａは秀、Ｂは優、Ｃは良、Ｄは不可を示す。
Figure 0007261545000003
表３に示すように、無電解Ｃｕめっき液が硫酸ニッケル（ＩＩ）六水和物を含む条件Ｎｏ．２～Ｎｏ．６にて良、優又は秀の密着性が得られた。また、表３に示す結果から、無電解Ｃｕめっき液中の硫酸ニッケル（ＩＩ）六水和物の濃度は、好ましくは０．５ｇ／Ｌ以上３．０ｇ／Ｌ以下であり、より好ましくは０．８ｇ／Ｌ以上２．５ｇ／Ｌ以下である。また、表３に示す結果から、合金膜及び無電解Ｃｕめっき層中のＮｉの濃度は、好ましくは１．０質量％以上５．１質量％以下であり、より好ましくは２．０質量％以上４．０質量％以下である。
（電子顕微鏡観察）
本発明者は、第２の実施形態に倣った方法により無電解Ｃｕめっき層を形成し、種々の段階で電子顕微鏡観察を行った。図１０は、ガラス基材の表面の走査型電子顕微鏡（scanning electron microscope：ＳＥＭ）像を示す図であり、図１１は、酸化膜の表面のＳＥＭ像を示す図であり、図１２は、無電解Ｃｕめっき層の表面のＳＥＭ像を示す図である。また、図１３は、参考例における無電解Ｃｕめっき層の表面のＳＥＭ像を示す図である。参考例では、酸化膜を形成せずにガラス基材上に無電解Ｃｕめっき層を形成した。
図１０に示すように、ガラス基材の表面の平坦度は高いが、図１１に示すように、酸化膜の表面には凹凸が形成されている。また、図１２に示すように、第２の実施形態に倣って形成した無電解Ｃｕめっき層の表面には、大きな凹凸が形成されている。この無電解Ｃｕめっき層の外観は無光沢であった。一方、図１３に示すように、酸化膜を形成せずに形成した無電解Ｃｕめっき層の表面の平坦度は高く、この無電解Ｃｕめっき層の外観は金属光沢を呈していた。なお、参考例におけるインダクションタイムが３分間であったのに対し、第２の実施形態に倣った方法でのインダクションタイムは３０秒間と、その１／６であった。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。例えば、ガラス基材に代えてシリコン（Ｓｉ）基材を用いてもよい。
１００ インターポーザ
１０１ ガラス基材
１０２ 貫通孔
１１１ 酸化膜
１１２ 合金膜
１１３ 無電解Ｃｕめっき層
１１４ 電解Ｃｕめっき層
１１５ Ｃｕめっき層
３００ 半導体パッケージ
３１０ 半導体チップ
３２０ バンプ
３３０ アンダーフィル樹脂

Claims (13)

  1. 基材と、
    前記基材の表面に形成された、Ｔｉ若しくはＺｒ又はこれらの両方の酸化膜と、
    前記酸化膜上に形成された、Ｎｉ、Ｃｏ若しくはＷ又はこれらの任意の組み合わせとＣｕとの合金膜と、
    前記合金膜上に形成された無電解Ｃｕめっき層と、
    前記無電解Ｃｕめっき層上に形成された電解Ｃｕめっき層と、
    を有し、
    前記基材はガラス基材又はシリコン基材であり、
    前記合金膜及び前記無電解Ｃｕめっき層は、Ｎｉ、Ｃｏ若しくはＷ又はこれらの任意の組み合わせを含む無電解Ｃｕめっき液を用いた無電解めっきにより連続して形成されていることを特徴とする配線基板。
  2. 前記基材に貫通孔が形成されていることを特徴とする請求項１に記載の配線基板。
  3. 前記酸化膜、前記合金膜、前記無電解Ｃｕめっき層及び前記電解Ｃｕめっき層は、前記貫通孔の側面から前記基材の第１の面及び前記第１の面とは反対側の第２の面にかけて形成されていることを特徴とする請求項２に記載の配線基板。
  4. 前記酸化膜の表面粗さＲａは０．５ｎｍ～２．０ｎｍであることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
  5. 前記無電解Ｃｕめっき液は、
    硫酸銅五水和物と、
    硫酸ニッケル（ＩＩ）六水和物、硫酸コバルト（ＩＩ）七水和物、タングステン酸カリウム若しくは酸化タングステン又はこれらの任意の組み合わせと、
    酒石酸ナトリウムカリウムと、
    ホルムアルデヒド溶液と、
    を含むことを特徴とする請求項１乃至４のいずれか１項に記載の配線基板。
  6. 請求項１乃至５のいずれか１項に記載の配線基板と、
    前記配線基板に実装された半導体チップと、
    を有し、
    前記半導体チップは、
    前記電解Ｃｕめっき層に接続された接続端子を有することを特徴とする半導体パッケージ。
  7. Ｔｉ若しくはＺｒ又はこれらの両方の有機金属錯体を用いて基材の表面上にＴｉ若しくはＺｒ又はこれらの両方の酸化膜を形成する工程と、
    Ｎｉ、Ｃｏ若しくはＷ又はこれらの任意の組み合わせを含む無電解Ｃｕめっき液を用いた無電解めっきにより、前記酸化膜上にＮｉ、Ｃｏ若しくはＷ又はこれらの任意の組み合わせとＣｕとの合金膜を形成し、前記合金膜の形成に連続して前記合金膜上に無電解Ｃｕめっき層を形成する工程と、
    前記無電解Ｃｕめっき層上に電解Ｃｕめっき層を形成する工程と、
    を有し、
    前記基材はガラス基材又はシリコン基材であることを特徴とする配線基板の製造方法。
  8. 前記基材に貫通孔が形成されていることを特徴とする請求項７に記載の配線基板の製造方法。
  9. 前記酸化膜、前記合金膜、前記無電解Ｃｕめっき層及び前記電解Ｃｕめっき層を、前記貫通孔の側面から前記基材の第１の面及び前記第１の面とは反対側の第２の面にかけて形成することを特徴とする請求項８に記載の配線基板の製造方法。
  10. 前記酸化膜の表面粗さＲａは０．５ｎｍ～２．０ｎｍであることを特徴とする請求項７乃至９のいずれか１項に記載の配線基板の製造方法。
  11. 前記酸化膜を形成する工程は、
    前記有機金属錯体を溶媒に溶解させたコーティング液を前記基材の表面に設ける工程と、
    前記コーティング液を乾燥させる工程と、
    を有することを特徴とする請求項７乃至１０のいずれか１項に記載の配線基板の製造方法。
  12. 前記電解Ｃｕめっき層を形成する工程の後に、アニールにより、前記電解Ｃｕめっき層を再結晶させる工程を有することを特徴とする請求項７乃至１１のいずれか１項に記載の配線基板の製造方法。
  13. 前記無電解Ｃｕめっき液は、
    硫酸銅五水和物と、
    硫酸ニッケル（ＩＩ）六水和物、硫酸コバルト（ＩＩ）七水和物、タングステン酸カリウム若しくは酸化タングステン又はこれらの任意の組み合わせと、
    酒石酸ナトリウムカリウムと、
    ホルムアルデヒド溶液と、
    を含むことを特徴とする請求項７乃至１２のいずれか１項に記載の配線基板の製造方法。
JP2018127004A 2018-07-03 2018-07-03 配線基板、半導体パッケージ及び配線基板の製造方法 Active JP7261545B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018127004A JP7261545B2 (ja) 2018-07-03 2018-07-03 配線基板、半導体パッケージ及び配線基板の製造方法
US16/449,878 US10991645B2 (en) 2018-07-03 2019-06-24 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018127004A JP7261545B2 (ja) 2018-07-03 2018-07-03 配線基板、半導体パッケージ及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020009813A JP2020009813A (ja) 2020-01-16
JP7261545B2 true JP7261545B2 (ja) 2023-04-20

Family

ID=69102307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018127004A Active JP7261545B2 (ja) 2018-07-03 2018-07-03 配線基板、半導体パッケージ及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US10991645B2 (ja)
JP (1) JP7261545B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023521835A (ja) * 2020-04-14 2023-05-25 コーニング インコーポレイテッド 金属酸化物層の生成によりガラス基板への金属接合を増強するガラス部品の製造方法、および、金属酸化物層を含むガラスインターポーザなどのガラス部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008231459A (ja) 2007-03-16 2008-10-02 Okuno Chem Ind Co Ltd ポリイミド樹脂上への導電性皮膜の形成方法
JP2012136769A (ja) 2010-12-10 2012-07-19 Sankyo Kasei Co Ltd 成形回路部品の製造方法
JP2013185216A (ja) 2012-03-08 2013-09-19 Kanto Gakuin 積層体、及び積層体の製造方法
JP2016533429A (ja) 2013-09-26 2016-10-27 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ 基材表面を金属化するための新規の密着性促進方法
JP2017025405A (ja) 2015-07-27 2017-02-02 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP2017157580A (ja) 2016-02-29 2017-09-07 住友金属鉱山株式会社 成膜方法及びこれを用いた積層体基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69013310T2 (de) * 1989-12-22 1995-04-27 Westinghouse Electric Corp Gehäuse für Leistungshalbleiterbauelemente.
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
DE60023202T2 (de) * 1999-02-15 2006-07-20 Mitsubishi Gas Chemical Co., Inc. Leiterplatte für Plastikhalbleitergehäuse
JP5055496B2 (ja) 2005-10-04 2012-10-24 奥野製薬工業株式会社 無電解めっき方法
US8164141B2 (en) * 2005-10-06 2012-04-24 United Microelectronics Corp. Opening structure with sidewall of an opening covered with a dielectric thin film
US7612451B2 (en) * 2006-07-13 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures by forming an inter-layer
US7808028B2 (en) * 2007-04-18 2010-10-05 International Business Machines Corporation Trench structure and method of forming trench structure
EP2602357A1 (en) 2011-12-05 2013-06-12 Atotech Deutschland GmbH Novel adhesion promoting agents for metallization of substrate surfaces
US9123706B2 (en) * 2011-12-21 2015-09-01 Intel Corporation Electroless filled conductive structures
US9105628B1 (en) * 2012-03-29 2015-08-11 Valery Dubin Through substrate via (TSuV) structures and method of making the same
US9112007B2 (en) * 2012-09-14 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Through via structure and method
US10622310B2 (en) * 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
JP5405677B1 (ja) 2013-01-22 2014-02-05 学校法人関東学院 めっき膜の形成方法及びコーティング溶液
US9583434B2 (en) * 2014-07-18 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Metal line structure and method
WO2018125066A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Package substrate having copper alloy sputter seed layer and high density interconnects
US10438882B2 (en) * 2017-03-29 2019-10-08 Intel Corporation Integrated circuit package with microstrip routing and an external ground plane
WO2018190817A1 (en) * 2017-04-12 2018-10-18 Intel Corporation Integrated circuit interconnects

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008231459A (ja) 2007-03-16 2008-10-02 Okuno Chem Ind Co Ltd ポリイミド樹脂上への導電性皮膜の形成方法
JP2012136769A (ja) 2010-12-10 2012-07-19 Sankyo Kasei Co Ltd 成形回路部品の製造方法
JP2013185216A (ja) 2012-03-08 2013-09-19 Kanto Gakuin 積層体、及び積層体の製造方法
JP2016533429A (ja) 2013-09-26 2016-10-27 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ 基材表面を金属化するための新規の密着性促進方法
JP2017025405A (ja) 2015-07-27 2017-02-02 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP2017157580A (ja) 2016-02-29 2017-09-07 住友金属鉱山株式会社 成膜方法及びこれを用いた積層体基板の製造方法

Also Published As

Publication number Publication date
JP2020009813A (ja) 2020-01-16
US10991645B2 (en) 2021-04-27
US20200013708A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
JP5402939B2 (ja) 銅の表面処理方法及び銅
JP2013534367A (ja) 基板上にはんだ堆積物および非溶融バンプを形成する方法
Hutt et al. Electroless nickel bumping of aluminum bondpads. I. Surface pretreatment and activation
US11587858B2 (en) Zinc-cobalt barrier for interface in solder bond applications
JP7261545B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
TW201448699A (zh) 配線基板及其製造方法
JP4759416B2 (ja) 非シアン無電解金めっき液及び無電解金めっき方法
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
KR102320245B1 (ko) 니켈 도금 피막의 형성 방법
US20130309862A1 (en) METHOD FOR MANUFACTURING Sn ALLOY BUMP
CN101159253A (zh) 凸块下金属层结构、晶圆结构与该晶圆结构的形成方法
JP2013089630A (ja) 半導体パッケージ及びその製造方法
US11032914B2 (en) Method of forming a solderable solder deposit on a contact pad
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
JP6459656B2 (ja) 接合用部材およびそれを用いた電子部品の実装方法
TWI790062B (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
JP2022189712A (ja) 電子部品の製造方法
JP2013076135A (ja) はんだ接続用通電部材、配線用基板及びめっき皮膜の形成方法
JP2010245217A (ja) 半導体ｉｃの装填方法
JP2005252109A (ja) 配線基板及び半田部材付き配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230410

R150 Certificate of patent or registration of utility model

Ref document number: 7261545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150