DE69013310T2

DE69013310T2 - Gehäuse für Leistungshalbleiterbauelemente.

Info

Publication number: DE69013310T2
Application number: DE69013310T
Authority: DE
Inventors: Harry Buhay; John Andrew Costello; Gene Anthony Madia; Richard Regis Papania; Kenneth Joseph Petrosky; Prosenjit Rai-Choudhury
Original assignee: Westinghouse Electric Corp
Current assignee: CBS Corp
Priority date: 1989-12-22
Filing date: 1990-12-06
Publication date: 1995-04-27
Anticipated expiration: 2010-12-07
Also published as: EP0434264B1; US5814880A; EP0434264A3; EP0434264A2; DE69013310D1; JPH04144259A

Description

Die vorliegende Erfindung betrifft die Wärmeableitung von Schaltkreisbauelementen und insbesondere ein Gehäuse für Bauelemente für Halbleiterschaltungen. Während die Erfindung Gegenstand eines großen Bereiches von Gehäusen und Bauelementen ist, ist sie besonders für Gehäuse und Module von Leistungsmikrowellentransistoren geeignet und wird besonders in diesem Zusammenhang beschrieben.
Eine der kürzlichsten Klassen von Transistorbauelementen, um Leistungsvakuumröhren zu ersetzen, die eine entsprechende Aufgabe haben, ist der Hochfrequenz-Leistungstransistor. Die große Ausgangsleistung und die während des Betriebs einer solchen Leistungsquelle während einiger Zeit dabei erzeugte Wärme verhinderte die volle Herstellung der Zuverlässigkeit, verringerte Kosten und die Miniaturisierung von Festkörperschaltungen.
Ein Leistungstransistormodul umfaßt typischerweise eine kalte Platte aus Aluminium oder einem anderen wärmeleitenden Material. Auf jeder Platte sind mehrere Leistungstransistoren in Gehäusen, die typischerweise mit geeigneten Eingangs- und Ausgangsklemmen verbunden sind, zusammen mit anderen elektronischen Bauelementen angebracht sind, die auf derselben Platte befestigt sind. Die von den mehreren Transistoren erzeugte Wärme wird zu der Aluminiumplatte geleitet, die entweder durch Flüssigkeit oder Luft gekühlt sein kann.
Jeder Transistor der Leistungsmodule enthält typischerweise mehrere Leistungstransistoren, wie beispielsweise vier, von denen jeder zur Wärmeerzeugung beiträgt. Die aktiven Zellenbereiche der Transistoren sind auf einem Mittelabschnitt eines metallisierten, keramischen Substrats befestigt. Das keramische Substrat wiederum ist zwischen einem Basis- oder Flanschabschnitt des Gehäuses aus Metall und einem Rahmenabdichtungszusammenbau hart gelötet. Der Mittelbereich des Substrats, auf dem die aktiven Zellenbereiche der Leistungstransistoren angebracht sind, ist elektrisch von den übrigen Bereichen des Substrats isoliert. Anschlußstreifen für äußere, elektrische Verbindungen sind in dem Rahmen- und Abdichtungszusammenbau angebracht und sind von dem Substrat und voneinander elektrisch isoliert. Eine metallische Kappe ist eutektisch mit dem Rahmen verbunden, um die Transistoren in dem Gehäuse vollständig abzudichten.
In US-A-4 542 401 ist ein Halbleiterelement beschrieben, das auf einem Metallsubstrat angebracht ist, wobei ein keramisches Material dazwischen eingefügt ist. Eine Nickelschicht und eine Schicht aus Molybdän oder Wolfram ist auf einer Schicht aus beispielsweise Kupfer auf der Oberfläche eines Aluminiumsubstrats gebildet. Eine Isolierschicht ist auf der Schicht aus Molybdän oder Wolfram gebildet und eine Schicht aus Molybdän oder Wolfram und eine Schicht aus Nickel sind darüber gebildet. Ein Halbleiterlement ist durch eine Lötschicht an der obersten Nickelschicht angebracht. Alternativ wird eine metallisierte, isolierende Platte verwendet.
Eine Teilschnittansicht eines typischen Substrats und eines Basiszusammenbaus für ein Leistungstransistorgehäuse ist in Fig. 13 dargestellt. Ein Block 20 aus Leistungstransistorzellen enthält ein Halbleiterlement oder Substrat 22 aus Silicium, das auf einem metallisierten, keramischen Substrat angebracht ist, das allgemein mit 24 bezeichnet ist, das wiederum an einer Metallbasis 26 angelötet ist. Das Substrat 24 hat einen Kern 28 aus Berylliumoxid (BeO) mit einer Dicke in der Nähe von ungefähr 1,02 mm (0,004 Zoll). Eine Beschichtung 30 aus Molybdänmangan (MoMn) ist auf alle Oberflächen des Kerns aus Berylliumoxid mit einer Dicke von ungefähr 17,8 um (0,0007 Zoll) siebgedruckt. Die Schicht aus Molybdänmangan wird benötigt, um ein gutes Anhaften zwischen dem keramischen Kern und der benachbarten Metallschicht während des nachfolgenden Hochtemperaturzusammenbauverfahrens zu schaffen. Das mit Molybdänmangan beschichtete Substrat wird auf den entgegengesetzten Seiten mit einer Nickelschicht 32 plattiert, die ungefähr 2,54 um (0,0001 Zoll) dick ist. Die Nickelschicht haftet an dem Film aus Molybdänmangan und liefert eine Oberfläche, auf die die Goldschicht 40 plattiert werden kann. Das Basis- oder Flanschelement 26 hat typischerweise einen Kern 34 aus Elkonit, das eine Wolfram-Kupfer-Mischung ist, und ist auf seinen entgegensetzten Seiten nickelplattiert mit einer Schicht mit einer Dicke von ungefähr 2,54 um (0,0001 Zoll). Das Basiselement 26 und das Substrat 24 sind durch Hartlöten mit einem Hartlötmaterial, wie eine Silber-Kupfer-Legierung (Ag-Cu) befestigt. Eine Vorform aus solchem Hartlötmaterial, das mit 38 bezeichnet ist, wird verwendet, die ungefähr 25,4 um (0,001 Zoll) dick ist. Nachdem die Elemente 24, 26 durch Hartlöten miteinander verbunden worden sind, wird der gesamte Zusammenbau mit einer Beschichtung 40 aus Gold mit einer Dicke von ungefähr 3,81 um (0,00015 Zoll) goldplattiert. Eine Mehrzahl solcher Gehäuse ist auf einer Aluminiumplatte 42 angebracht.
Der Kern 28 aus Berylliumoxid des Substrats 24 liefert ein gutes Wärmeleitungsvermögen sowie einen hohen, elektrischen, spezifischen Widerstand, hat aber toxische Eigenschaften, die dessen Handhabung kompliziert machen. Von der Schicht 30 aus Molybdänmangan, die ein wirksames Anhaften zwischen der Keramik und der Nickelbeschichtung während des Hartlötens und anderer Hochtemperaturzusammenbauvorgänge liefert, ist aber festgestellt worden, daß der Film aus Molybdänmangan den Zwischenflächen-Wärmewiderstand des metallisierten, keramischen Substrats des Schichtaufbaus erhöht, was die Ableitung von Wärme und somit den maximalen Leistungsausgang der Transistoren begrenzt.
Es wird auf die Fig. 12 Bezug genommen; ein herkömmliches Substrat 24 aus Berylliumoxid ist mit ungefähr 17,8 um (0,007 Zoll) Molybdänmangan und mit ungefähr 2,54 um (0,0001 Zoll) Nickel 32 beschichtet, dem Gold 40 mit 3,81 um (0,00015 Zoll) folgt. Wie es in Fig. 12 durch die unterbrochenen Linien 29 gezeigt ist, tritt Wärme aus den Grenzschichten der aktiven Zellenbereiche 21 des Transistorblocks 20 aus, der an dem Halbleiterelement 22 angebracht ist, wie beispielsweise Silicium. Die Wärme vom Block 20 breitet sich mit einem begrenzten Maß durch die dünnen Schichten aus Gold und Nickel aus, bevor sie in den Berylliumkern eintritt. Ein Artikel mit dem Titel "Temperature Effects Examined for Microwave Power Transistor Performance and Thermal Design Considerations", der in der Ausgabe vom November 1985 von MSN and communications Technology veröffentlicht worden ist, beschreibt im einzelnen die Temperaturwirkungen bei Leistungstransistoren und den Einfluß auf die Chip-Auslegung und den gepulsten und gleichförmigen Wellenbetriebs auf die momentanen Temperatur.
Solche Module, Gehäuse und Substrate, wie sie in den Fig. 12 und 13 gezeigt sind, sind für die beabsichtigten Zwecke zufriedenstellend dahingehend, daß diese und ähnliche Befestigungsarten eine relativ große Wärmeleitfähigkeit haben und erlauben, daß Leistungstransistoren und die zugeordnete Schaltung beispielsweise Klystron, Magnetron, Wanderwellen- und Kreuzfeldverstärker in Leistungsquellenmodulen für Mikrowellenanwendungen ersetzen.
Ein Gehäuse und ein Modul für Leistungstransistoren verlangt nicht nur eine ausreichende Wärmeleitfähigkeit, um Wärme abzustrahlen, sondern verlangt auch, hohen Betriebstemperaturen bei Hochfrequenz-Mikrowellenleistungstransistoren, beispielsweise bis über 200º C bei gewissen Anwendungen zu widerstehen. Somit verlangen die verwendeten Materialien und die Verfahrensschritte bei der Gehäuseherstellung notwendigerweise hohe Temperaturen, die weit über der erwarteten Betriebstemperatur liegen. Die einzelnen Elemente des Gehäuses müssen Hartlöttemperaturen in der Nähe von 800 bis 900º überstehen, dem ersten Schritt beim Gehäusezusammenbau. Jeder nachfolgende Schritt beim Zusammenbau des Gehäuses verlangt eine niederere Verarbeitungstemperatur als der vorhergehende Schritt, mit dem Endschritt einer eutektischen Verbindung, die bei der niedersten Verarbeitungstemperatur von beispielsweise ungefähr 280º C liegt. Der Wärmeaufbau in solchen Einrichtungen beeinflußt nicht die Ganzheit des Gehäuses selbst, vorausgesetzt daß er unter der untersten Verarbeitungstemperatur bleibt, die bei der Herstellung des Gehäuses verwendet wird. Jedoch leidet der Betrieb und die Ausfallrate der Transistoren selbst, wenn sie Temperaturen, sogar unterhalb von 200º C ausgesetzt werden, insbesondere während einer längeren Zeitdauer.
Um somit eine lange Lebensdauer und Zuverlässigkeit der Leistungstransistoren zu schaffen, wurde es zwingend, die Arbeitstemperatur des Gehäuses zu begrenzen. Da die erzeugte Wärmemenge eine Funktion der Leistungsgröße ist, die von den Transistoren erzeugt worden ist, bestimmt die Wärmemenge, die von dem Gehäuse und dem Modul abgeleitet werden kann, die maximale Ausgangsleistung von jedem der Transistoren, die für eine besondere Anwendung verwendet werden. Bei einer Anwendung, wo vier Transistoren angeordnet worden sind, wie es in Fig. 12 gezeigt ist, wurde bestimmt, daß, um eine bestimmte maximale Betriebstemperatur in der Nähe von 125º C beizubehalten, die Ausgangsleistung von jedem Gehäuse mit vier Transistoren auf ungefähr 170 Watt begrenzt werden mußte. Bei dieser Wattleistung konnte die Wärme von dem Siliciumhalbleiter des Transistors durch die Schichten aus Gold, Nickel und Molybdänmangan, das Berylliumoxid, das Basiselement und die kalte Platte aus Aluminium abgeführt werden, um das Halbleiterelement auf ungefähr 125º C zu halten. Da die gesamte Leistungsmenge, die für einen Leistungsverstärker beispielsweise eines Radarsenders benötigt wird, in der Nähe von einhundert Kilowatt liegt, ist die Anzahl an Transistorgehäusen und somit an benötigten Modulen beträchtlich. Wegen der Anforderungen an die Kosten und den Raum bei einer solchen großen Anzahl von Transistorgehäusen sind verschiedene Vorgehensweisen betrachtet worden, um die Ausgangsleistung der Transistoren zu erhöhen, während die Zuverlässigkeit der Leistungsquellenmodule über eine längere Zeitdauer beibehalten wird. Ein Vorgehen schließt beispielsweise ein, den aktiven Zellenbereich aus Siliciumcarbid herzustellen, was dem Transistor gestattet, eine Temperatur oberhalb von 125º C ohne nachteilige Wirkung zu erreichen. Ein anderes Vorgehen enthält das Erhöhen des aktiven Zellenbereiches des Transistors, was erlaubt, die Ausgangsleistung ohne eine entsprechende Erhöhung bei der Temperatur des Gehäuses zu erhöhen. Die Zunahme des aktiven Zellenbereichs erhöht natürlich die Kosten des Gesamtsystems und die Größe der einzelnen Bauelemente.
Eine der Zielsetzungen der vorliegenden Erfindung ist, ein Leistungstransistormodul in einem Gehäuse zu schaffen, das erhöhte Leistungsdichtewerte ohne eine entsprechende Zunahme beim aktiven Zellenbereich oder der Gehäusegröße schafft, während weiterhin die Temperaturspezifikationen für Transistoren beibehalten werden.
Eine andere Zielsetzung der vorliegenden Erfindung ist, ein Gehäuse für Leistungstransistorbauelemente zu schaffen, das eine Zunahme bei dem Leistungsausgang für eine gegebene Anzahl von Transistoren bei einer gegebenen Betriebstemperatur erlaubt.
Eine noch andere Zielsetzung der vorliegenden Erfindung ist, ein verbessertes Gehäuse zum Abführen der von Leistungstransistoren erzeugten Wärme zu schaffen.
Eine weitere Zielsetzung der vorliegenden Erfindung ist, ein metallisiertes, keramisches Substrat in einem Gehäuse zum Tragen von Leistungstransistorbauelementen zu schaffen, das der Wärme der nachfolgenden Hochtemperaturverarbeitung widerstehen kann, während gleichzeitig gutes elektrisches Widerstandsvermögen und hohes Wärmeleitvermögen geschaffen werden.
Eine weitere Zielsetzung der vorliegenden Erfindung ist, ein Mikrowellen-Transistorgehäuse und ein Mikrowellen-Transistormodul zu schaffen, die ausreichend Wärme entfernen können, um einen Transistorblock auf einer nicht höheren Temperatur als 125º C bei einem Leistungsausgang von 200 Watt aufrechtzuerhalten.
Eine noch andere Zielsetzung der vorliegenden Erfindung ist es, ein solches Substrat in einem Gehäuse zu schaffen, das keramische Materialien verwenden kann, die eine relativ geringe Toxizität haben.
Eine wiederum andere Zielsetzung der vorliegenden Erfindung ist es, ein metallisiertes, keramisches Substrat in einem Gehäuse zu schaffen, das eine optimale Ausbreitung der Wärme liefert, die von den Leistungsbauelementen erzeugt wird, die auf einer elektrisch isolierten Oberfläche davon angebracht sind.
Eine zusätzliche Zielsetzung dieser Erfindung ist es, einen Wärmeableitungsweg mit hohem Wärmeleitvermögen für ein Leistungstransistorgehäuse zu schaffen, das einen elektrisch isolierten, mittleren Bereich eines metallisierten, keramischen Substrats und eine hartgelötete Verbindung in dem Weg enthält.
Weitere Zielsetzungen und Vorteile der Erfindung werden teilweise in der nachfolgenden Beschreibung angegeben, und sind teilweise offensichtlich aus der Beschreibung oder können bei praktischer Ausführung der Erfindung erfahren werden.
Um die Zielsetzungen zu erreichen und in Übereinstimmung mit dem Zweck der Erfindung, wie sie hierin verkörpert und eingehend beschrieben wird, wird ein Leistungstransistorgehäuse geschaffen, wie es gemäß Anspruch 1 beansprucht wird. Zusätzliche und bevorzugte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Die beigefügten Zeichnungen, die eingegliedert sind und einen Teil dieser Beschreibung bilden, zeigen bevorzugte Ausführungsformen der Erfindung und dienen zusammen mit einer Beschreibung dazu, die Grundideen der Erfindung zu erläutern.
Fig. 1 ist eine schematische Ansicht eines Leistungsverstärkermoduls, der mehrere Leistungsmikrowellentransistorgehäuse verwendet und die Lehre der vorliegenden Erfindung enthält;
Fig. 2 ist eine Draufsicht auf ein Leistungsmikrowellentransistorgehäuse, das die Lehre der vorliegenden Erfindung verkörpert;
Fig. 3 ist eine Seitenansicht des Leistungsmikrowellentransistorgehäuses der Fig. 2;
Fig. 4 ist eine Draufsicht auf das Leistungsmikrowellentransistorgehäuse der Fig. 2, wobei die Abdeckung entfernt worden ist, um eine Oberfläche des metallisierten Substrats darzustellen, das einen elektrisch isolierten Inselbereich hat, auf dem Leistungsmikrowellentransistoren angebracht sind;
Fig. 5 zeigt einen Wärmeableitungsweg, der ein stark übertriebener, sehr vergrößerter Teilabschnitt des metallisierten, keramischen Substrats und des Flansch- oder Basisbereichzusammenbaus ist, der längs der Linie 5-5 in Fig. 4 genommen ist;
Fig. 6 ist ein stark übertriebener, sehr vergrößerter, vertikaler Querschnitt des Mikrowellentransistorgehäuses der Fig. 2 und 3 entlang einer Linie 6-6 der Fig. 2 und enthält zusätzlich schematisch einen Block aus mehreren Leistungsmikrowellentransistoren, die auf dem Inselbereich angebracht sind, wie es in Fig. 4 dargestellt ist;
Fig. 7a bis 7i einschließlich zeigen die Schritte bei der Herstellung des metallisierten, keramischen Substrats, das in der vorliegenden Erfindung enthalten ist;
Fig. 8 ist eine Draufsicht auf ein Einsetzgehäuse, ein Basiselement und einen Substratzusammenbaubereich eines Leistungsmikrowellengehäuses, das gemäß einer anderen Ausführungsform der Erfindung konstruiert worden ist;
Fig. 9 ist eine stark übertriebene, vergrößerte Ansicht eines Substrats und des Basiszusammenbaus des Leistungsmikrowellentransistorgehäuses der Fig. 8;
Fig. 10 ist eine unausgefüllte Darstellung, die eine Vielzahl von elektrisch isolierten Inseln oder Einsetzteile der Fig. 9 nach der Nickelbeschichtung vor dem Zerschneiden in einzelne Teile zur Verwendung mit der Ausführungsform der Fig. 8 darstellt;
Fig. 11 ist eine Teilschnittansicht eines Substrats, das die Art zeigt, in der sich Wärme von den vier Transistorzellen, die gemäß der vorliegenden Erfindung gepackt sind, ausbreitet;
Fig. 12 ist eine Teilschnittansicht eines Substrats nach dem Stand der Technik, das das Fehlen der Wärmeausbreitung von einem Zellenblock mit vier Transistoren zeigt; und
Fig. 13 ist eine stark vergrößerte Teillängsansicht im Querschnitt eines herkömmlichen Substrataufbaus, der auf einer Metallplatte angebracht ist.
Es wird nun im einzelnen auf die vorliegenden, bevorzugten Ausführungsformen der Erfindung Bezug genommen, von denen Beispiele in den beigefügten Zeichnungen dargestellt sind. Gleiche Bezugszeichen beziehen sich auf gleiche Teile in den verschiedenen Figuren der Zeichnungen.
Gemäß einer bevorzugten Ausführungsform der Erfindung ist ein Wärmeableitungsweg für einen Block von Transistoren vorgesehen, der eine Goldschicht, auf der der Block aus Transistoren angebracht ist, eine Nickelschicht, auf die die Goldschicht aufgebracht ist, und eine dicke Kupferschicht umfaßt, auf die die Nickelschicht aufgebracht ist.
Wie es hier verkörpert ist und unter Bezugnahme auf Fig. 5 umfaßt der Wärmeableitungsweg eine Schicht 41 aus Gold, die vorzugsweise 3,81 um (0,00015 Zoll) dick ist, an der ein Block aus Transistoren (nicht gezeigt) wie durch eutektisches Löten mit einem Gold/Silicium-Lötmittel befestigt ist.
Die Goldschicht ist auf eine erste Schicht 43 aus Nickel aufgebracht, die vorzugsweise 2,54 um (0,0001 Zoll) dick ist. Die erste Nickelschicht 43 wiederum ist auf eine erste Schicht 45 aus Kupfer aufgebracht, die vorzugsweise der gut bekannte sauerstofffreie Typ mit hoher Leitfähigkeit ist und die eine Dicke im Bereich von zwischen 12,7 um und 178 um (0,0005 und 0,007 Zoll) in Abhängigkeit von der Anwendung aufweist. Eine viel größere Dicke als 178 um (0,007 Zoll) neigt dazu, die Vorteile des geringen Wärmewiderstandes und der Wärmeausbreitung der vorliegenden Erfindung abzuschwächen.
Der Wärmeableitungsweg der vorliegenden Erfindung enthält ferner einen metallischen Verbindungsfilm zum Verbinden der ersten Kupferschicht mit einem keramischen Substrat, das einen niederen Wärmewiderstand liefert, jedoch das Kupfer mit dem Keramikteil ohne Bläschenbildung verbindet, wenn es hohen Temperaturen zwischen 500º C und 900º C während des Gehäusezusammenbaus ausgesetzt wird, und der Weg selbst enthält das Keramikteil.
Wie es hier verkörpert ist und erneut Bezug nehmend auf Fig. 5, ist die metallische Verbindungsschicht 47, die vorzugsweise im Bereich einer Dicke zwischen 20 und 80 Nanometern ist, ist vorzugsweise aus einem Material aus der Gruppe, die aus Chrom, Titan, Wolfram, Molybdän und Titan-Wolfram besteht. Bei der tatsächlichen, praktischen Durchführung wird Chrom verwendet. Das Keramikteil 49 ist vorzugsweise gleichförmiger Dicke im Bereich von 178 um bis 1,02 mm (0,007 bis 0,04 Zoll), und kann ein Material sein, wie das herkömmliche Berylliumoxid oder Siliciumcarbid oder Aluminiumnitrid.
Der Wärmeableitungsweg der vorliegenden Erfindung enthält ferner nachfolgend einen zweiten, dünnen Film 47' aus metallischem Verbindungsmaterial auf einer anderen Oberfläche des Keramikteils, eine zweite Kupferschicht 45', die eine ähnliche Dicke wie die erste Kupferschicht hat, die mit der anderen Oberfläche des Keramikteils durch die zweite Schicht aus Verbindungsmaterial verbunden ist, eine zweite Nickelschicht 43', die auf die zweite Kupferschicht aufgebracht ist, und ein metallisches Teil, das an die zweite Schicht aus Nickel hart angelötet ist. Es wird erneut auf Fig. 5 Bezug genommen und, wie es hier verkörpert ist, hat ein Metallteil 58 eine Schicht 43" aus Nickel, wobei Hartlötmaterial 51 zwischen die zweite und die dritte Nickelschicht 43' und 43" zwischengefügt ist. Obgleich die Dicke der zweiten und der dritten Nickelschicht variieren kann, ist jede vorzugsweise ungefähr 2,54 um (0,0001 Zoll) dick. In der tatsächlichen Praxis ist das Hartlötmaterial 51 vorzugsweise ungefähr 25,4 um (0,001 Zoll) dick (in den Zeichnungen nicht im Maßstab dargestellt).
Gemäß der Erfindung erlaubt beispielsweise ein Leistungstransistormodul, das den Wärmeableitweg hier verwendet, eine Zunahme von ungefähr 25%, die gleich 50 Watt ist, an zusätzlicher Leistung für jedes Transistorgehäuse, während die Temperatur des Transistorblocks bei ungefähr 125º C beibehalten und auf begrenzt wird. Ein solcher Modul wird in Verbindung mit Fig. 1 beschrieben. Obgleich es wünschenswert ist, die Transistoren bei der niedrigsten, erreichbaren Temperatur zu betreiben, erlaubt die vorliegende Erfindung, daß Transistoren mit Gehäuse selbst eine größere Leistung bei Temperaturen oberhalb von 125º C bei Anwendungen ermöglichen, wo höhere Temperaturen annehmbar sind.
Bezug nehmend auf Fig. 1 wird ein Leistungserzeugungstransistormodul, wie ein Leistungsverstärker, allgemein mit 37 bezeichnet. Der Modul 37 umfaßt eine Metallplatte 42, vorzugsweise Aluminium, auf der eine Vielzahl von Widerständen, wie 44, eine Vielzahl Kondensatoren, wie 46, und eine Vielzahl Drosseln, wie 48 angebracht sind. Der Modul der Erfindung enthält eine Vielzahl beabstandeter Leistungstransistorgehäuse 50, die betriebsmäßig mit beispielsweise Widerständen 44, Kondensatoren 46 und Drosseln 48 verbunden sind, die auf der Metallplatte 42 angebracht sind. Jedes Gehäuse 50 ist, damit es in unmittelbarem, physikalischem Eingriff mit der entgegengesetzten Oberfläche der Metallplatte 42 ist, durch Schrauben 52 befestigt, die in die Platte 42 (nicht gezeigt) eingeschraubt werden. Anschlußflächen 54 und 56, die elektrisch mit Emitter- bzw. Kollektorklemmen von Leistungsmikrowellentransistoren in dem entsprechenden Gehäuse 50 verbunden sind, sind über geeignete Leitungen mit verschiedenen elektronischen Bauelementen auf der Platte 42 verbunden. Der Modul 40 soll beispielhaft für ein Modul sein, das eine Vielzahl von Leistungsmikrowellentransistorbauelementen einschließt, die eine Wellenform vorbestimmter Leistung ausgeben können.
Gemäß der vorliegenden Erfindung ist jedes hermetisch abgedichtete Gehäuse 50 an der Metallplatte 42 befestigt, um Wärme von einem metallisierten, mit Kupfer beschichtetem, keramischen Substrat, das eine Vielzahl von Leistungsmikrowellentransistoren trägt, über ein Flanschelement zu leiten, das an der Metallplatte befestigt ist.
Wie es hier verkörpert ist und wobei zusätzlich auf Fig. 2 bis 4 Bezug genommen wird, enthält jedes Gehäuse 50 ein metallisches Basiselement 58, das Ausnehmungen 59 zum Befestigen an der vorstehend beschriebenen Platte 42 hat. Ein metallisiertes, keramisches Substrat 60, das geringe Wärmewiderstandseigenschaften und Wärmeausbreitungskonfiguration hat, ist an der ebenen Oberfläche 62 durch Hartlötmaterial 51 an dem Element 58 hart angelötet.
Der Ausdruck Hartlöten, wenn er in dieser Beschreibung verwendet wird, soll bedeuten, daß er sich auf irgendein Verfahren zum Verschmelzen oder Befestigen zweier Metallstücke aneinander bezieht, indem ein Material geschmolzen wird, das wenigstens 500º C verlangt, um die Befestigung durchzuführen. Dieser Ausdruck soll herkömmliches Löten ausschließen, das unterhalb von 500º C durchgeführt wird, aber beispielsweise Gold-Indium-Löten einschließen, das eine Temperatur von ungefähr 500º C verlangt.
Ein Niedertemperaturlötmittel ist für die vorliegende Erfindung unwirksam, weil beträchtlich höhere Temperaturverarbeitungsschritte beim Zusammenbau des Transistors und möglichen Betriebstemperaturen der Leistungsmikrowellentransistoren benötigt werden. Bei einer tatsächlichen, praktischen Ausführung war ein Hartlötmaterial 51 zum Hartlöten von jedem Basiselement 58 an ein entsprechendes Substrat 60 zusammengesetzt aus einer Mischung aus Silber und Kupfer. Mit dieser Mischung konnte das Gehäuse bei einer Temperatur in der Nähe von 800 bis 900º C hartgelötet werden.
Das metallisierte, keramische Substrat 60, das die entgegengesetzten, ebenen Oberflächen 62 und 64 hat, hat eine elektrisch isolierte, mittig angeordnete, metallbeschichtete Insel 66 (Fig. 4) zum Halten eines Blocks 20 aus Leistungsmikrowellentransistoren (Fig. 6). Gemäß der Erfindung enthält das Substrat 60 relativ dicke Kupferschichten 45 und 45', die unmittelbar mit der Keramik 49 des Substrat 60 durch einen relativ dünnen Film aus metallischem Verbindungsmaterial 47 verbunden sind. Die beispielhaft in den Fig. 5 und 6 angegebenen Schichten 45 und 45' haben eine Dicke, die ausreichend ist, die Wärme von den Leistungsmikrowellentransistoren, die auf einem Inselbereich 66 angebracht sind, seitlich auszubreiten und die Wärme mit niederem Wärmewiderstand zwischen der dicken, verbundenen Kupferschicht und einer Keramik 49 des Substrats 60 zu leiten. Die Nickelschicht 43 dient als Sperre zwischen der Goldplattierung 41 und Kupferschicht 45 und zwischen dem Hartlötmaterial 51 und der Kupferschicht 45'. Die Leistungsmikrowellentransistorenzellen, typischerweise acht (siehe Fig. 11) sind in einem Block enthalten, der auf der und in unmittelbarem, physikalischem Eingriff mit der Goldplattierung 41 der metallisierten Insel 66 angebracht.
Das Gehäuse 50 der Erfindung enthält auch einen Rahmenabdichtungszusammenbau, um das Leistungsbauelement außerhalb des Gehäuses zu verbinden, wie es vorhergehend erwähnt worden ist. Wie hier verkörpert ist ein Rahmenabdichtungszusammenbau 74 (Fig. 3) an das Substrat 60 nahe bei seiner Umfangsoberfläche mit einem Hartlötmaterial 51 hart angelötet. Irgendein geeigneter Rahmenabdichtungszusammenbau kann verwendet werden, der fähig ist, seine Ganzheit während des Hartlötens des Leistungsmikrowellentransistorgehäuses beizubehalten. Die Herstellung von typischen Rahmenabdichtungsaufbauten, wie bei 74, ist an und für sich bekannt, und die Einzelheiten der Konstruktion einer solchen Rahmenabdichtung bilden keinen Teil der vorliegenden Erfindung. Jedoch sollte beachtet werden, daß der Rahmenabdichtungszusammenbau 74 zu einer einstückigen Einheit zusammengebaut und bei Temperaturen oberhalb von 1000º C mitgebrannt wird, bevor an die Nickelplatte 43 des Substrats 60 hartangelötet wird. Nachdem ein Block 20 von Mikrowellenleistungstransistoren auf der Insel 66 befestigt worden ist und durch Drahtverbinden elektrisch verbunden worden ist, wird eine Abdeckung, die aus Kovar 82 hergestellt sein kann, eutektisch mit dem Rahmenabdichtungszusammenbau 74 verbunden, um hermetisch die Transistoren in einem Hohlraum abzudichten, der durch den Rahmenabdichtungszusammenbau, die metallisierte Oberfläche 62 des Substrats 60 und die innere Oberfläche des Rahmenabdichtungszusammenbaus 74 begrenzt ist. Die Abdeckung 82 aus Kovar ist eutektisch mit dem Rahmenabdichtungszusammenbau 74 durch ein Gold/Zinn-Lötmittel, wie es vorhergehend erwähnt worden ist, in gut bekannter Weise bei einer Temperatur von ungefähr 280º C verbunden.
Das Basiselement 58 der vorliegenden Erfindung ist vorzugsweise eine gut bekannte Wolfram-Kupfer-Mischung, wie Elkonite, die eine gleichförmige Dicke von ungefähr 0,060 Zoll hat und mit ungefähr 2,54 um (0,001 Zoll) Nickel beschichtet ist.
Das Hartlötmaterial 51 ist vorzugsweise eine Mischung aus Silber und Kupfer, die bei einer Temperatur von ungefähr 800 bis 900º C hartlötet. Vorformen, ungefähr 25,4 um (0,001 Zoll) dick, werden vorzugsweise verwendet, aber sie können dicker oder dünner in Abhängigkeit von der Anwendung sein. Wie es vorhergehend angegeben worden ist, können, wenn Gold-Indium verwendet wird, der Rahmenabdichtungszusammenbau 74 und das Basiselement 58 an dem Substrat 60 bei einer Temperatur von ungefähr 500º befestigt werden.
Der Keramikkern 49 des Substrats 60 ist aus einem Material zusammengesetzt, das ein elektrischer Isolator ist, aber fähig ist, Wärme mit relativ kleinem Widerstand zu leiten. Jedoch kann bei der Verwirklichung eines Teils der Zielsetzung der Erfindung das Keramikmaterial vorzugsweise entweder Berylliumoxid, Aluminiumnitrid oder Siliciumcarbid sein. Um jedoch den Vorteil der Erfindung zu erreichen, der eine größere Leichtigkeit bei der Herstellung und Handhabung erlaubt, wird bevorzugt, daß das Substrat aus entweder Aluminiumnitrid oder Siliciumcarbid hergestellt wird. Bei einer tatsächlichen, praktischen Ausführung ist der Keramikkern aus Berylliumoxid aufgebaut und hat eine Dicke von ungefähr 1,02 mm (0,040 Zoll). Um wirksam den Vorteil der Wärmeableitung zu erreichen, werden Keramikkerne mit einer Dicke im Bereich von 178 um - 635 um (0,007-0,025 Zoll) bevorzugt.
Ein dünner Film aus metallischem Verbindungsmaterial, der eine Dicke von ungefähr 20 bis 80 Nanometer hat, ist durch eine stärkere Linie 47, 47' dargestellt, die gegenüberliegende Oberflächen des Kerns 49 begrenzt. Vorzugsweise ist das metallische Verbindungsmaterial entweder Chrom, Titan, Molybdän, Wolfram oder Titan-Wolfram. Bei einer tatsächlichen, praktischen Ausführung wird Chrom als das Verbindungsmaterial verwendet.
Kupferschichten 45, 45', die mit dem Substrat 60 verbunden sind, sind vorzugsweise aus einem sauerstofffreien Kupfer vom hohen Leitfähigkeitstyp wegen seiner ausgezeichneten Leitfähigkeitseigenschaften gebildet. Die Dicke jeder Kupferschicht 45, 45' sollte ausreichend sein, um die Wärme seitlich auszubreiten, damit sie in den keramischen Kern über eine große Fläche eintritt und sich seitlich in dem Metallbasiselement 58 ausbreitet. Vorzugsweise und in Abhängigkeit von der besonderen Anwendung kann die Kupferschicht im Bereich von ungefähr 12,7 um - 178 um (0,0005 bis 0,007 Zoll) sein. Bei gewissen Anwendungen, wie kontinuierlicher Wellenleistung oder bei mit hoher Pulswiederholungsrate erzeugter Leistung, wird bevorzugt, eine wärmeableitende Kupferschicht in der Nähe von 12,7 bis 63,5 um (0,0005 bis 0,0025 Zoll) dick vorzusehen. Für mittlere und niedere Pulswiederholungsraten ist die Kupferschicht vorzugsweise im Bereich von zwischen 63,5 um und 178 um (0,0025 und 0,007 Zoll). Bei einer tatsächlichen, praktischen Ausführung hat sich eine Kupferschicht mit einer Dikke von 63,5 um (0,0025 Zoll) als wirksam herausgestellt, die erzeugte Wärme bei den meisten Radarübertragungen abzuführen.
Gemäß der vorliegenden Erfindung wird eine Kupferschicht auf dem Substrat mit einer Dicke abgesetzt, die bei der Ausbreitung der Wärme seitlich von den aktiven Zellenbereichen in einen großen Bereich der Keramik auszubreiten, ohne einem Zwischenflächenwärmewiderstand zu begegnen, wenn sie von der Kupferschicht zu dem Keramikkern gelangt. Wie es hier verkörpert ist und Bezug nehmend auf Fig. 11 ist die Zunahme der seitlichen Ausbreitung der Wärme eine Funktion der zusätzlichen Dicke der Kupferschicht 45 über die Dicke von Gold und Nickel bei dem Stand der Technik. Eine solche Ausbreitung ist durch die Linien 92 der Fig. 11 dargestellt. Obgleich in Fig. 11 nicht gezeigt, wird eine solche Wärme weiter ausgebreitet, wenn sie auf dem Weg durch die zweite Kupferschicht 45' wandert (Fig. 5). Wie es hier verkörpert ist, schließt die Erfindung eine Nickelschicht 43 ein, die eine im wesentlichen geringere Dicke als jede der Kupferschichten hat und auf die jeweilige Kupferschicht 45, 45' aufgebracht ist. Wie es vorhergehend im Zusammenhang mit dem Basiselement 58 erwähnt worden ist, wird eine Nikkelschicht 43 mit einer Schicht aus Nickel von ungefähr von 2,54 um (0,0001 Zoll) Dicke bei den meisten Anwendungen bevorzugt.
Jedes Gehäuse 50 der vorliegenden Erfindung enthält einen Rahmenzusammenbau, der entweder an das Substrat oder die Basiselemente hart angelötet ist, die die elektrisch isolierte, ebene Oberfläche des Substrats umgibt und von dieser beabstandet ist, um wenigstens zwei Anschlüsse von jedem der Vielzahl von Transistoren elektrisch mit dem äußeren des jeweiligen Gehäuses zu verbinden, wobei die zwei Anschlüsse elektrisch von dem Substrat und dem Basiselement und voneinander isoliert sind.
Wie es hier verkörpert ist und zusätzlich Bezug nehmend auf Fig. 6 umfaßt ein Rahmenaufbau 74 metallisch beschichtete Aluminiumoxidrahmenelemente 78, um die Anschlußflächen 54 und 56 elektrisch von den metallischen Oberflächen des Gehäuses 50 und voneinander zu isolieren. Wie es vorhergehend erwähnt worden ist, kann der Rahmenaufbau 74 ein herkömmlicher Rahmenaufbau sein, der vor dem Zusammenbau des Gehäuses hergestellt wird. Der Rahmenaufbau 74 kann an die Nickelplatte 43 auf der Kupferschicht 45 durch eine ringförmige Vorform 51 hart angelötet werden, die vorzugsweise aus dem gleichen Hartlötmaterial ist, wie es beim Verbinden des Substrats 60 mit dem Basiselement 58 verwendet worden ist. Der hartgelötete Aufbau aus Basiselement 58, Substrat 60 und Rahmenaufbau 74 wird vorzugsweise mit einer Schicht ungefähr 3,81 um (0,00015 Zoll) dick aufgebracht. Die Abdeckung 82 kann aus einem gut bekannten Metall Kovar hergestellt werden. Wie es vorhergehend erwähnt worden ist, ist die Abdeckung mit dem goldplattierten Rahmenaufbau 74 durch ein Gold/Zinn-Lötmittel 79 verbunden.
Es wird auf die Fig. 8 und 9 Bezug genommen; eine zweite Ausführungsform eines Leistungsmikrowellenhalbleitergehäuses ohne die Goldplattierung wird als ein Einsetzgehäuse 150 bezeichnet. Das Gehäuse 150 ist dem Gehäuse 50 mit der Ausnahme ähnlich, daß ein Basiselement 158 eine rechteckförmige Ausnehmung 159 hat, die im wesentlichen der Gesamtdicke eines Substrats 160 ohne Hartlötmaterial 151 entspricht, das in die Ausnehmung 159 eingesetzt wird. Das gesamte Substrat 160 bildet die elektrisch isolierte Insel. Das Substrat 160 hat entgegengesetzte, ebene Oberflächen, die Schichten 145 und 143 aus Kupfer bzw. Nickel haben und die mit dem keramischen Kern 168 ähnlich wie bei der vorhergehend beschriebenen Ausführungsform verbunden sind. Ein Hartlötmaterial 151 befestigt das Substrat 160 an dem Basiselement 158 in der gleichen Weise wie bei der vorhergehend beschriebenen Ausführungsform. Der Rahmenaufbau 174 ist an das Basiselement 158 durch die ringförmige Vorform 151 statt des Substrats wie bei der vorhergehenden Ausführungsform hart angelötet.
Bei der Herstellung eines Leistungsmikrowellentransistorgehäuses oder Moduls der vorliegenden Erfindung und dem Anbringen der Transistoren darin werden die einzelnen Bauelemente, nämlich das Basiselement 58, das Substrat 60, der Rahmenaufbau 74, die Vorformen 51 und die Abdeckung 82 zuerst vollständig hergestellt und mit Nickel aufgebracht, wo es anwendbar ist. Der Rahmenaufbau 74 wird vollständig in herkömmlicher Weise vor dem Zusammenbau des Gehäuses 50 bei einer gemeinsamen Brenntemperatur oberhalb von 1000º C zusammengebaut. Somit kann der Rahmenaufbau 74 seine Ganzheit beibehalten, wenn er bei nachfolgenden Verfahrensschritten weniger als 1000º C ausgesetzt wird. Der erste Hochtemperaturverfahrensschritt beim Zusammenbau des Gehäuses 50 ist das Hartlöten des Substrats 60 an das Basiselement 58 und das Hartlöten des Rahmenaufbaus 74 an entweder das Substrat 60 oder das Basiselement 158 in Abhängigkeit von der Ausführungsform. Bei der Durchführung werden das Basiselement und das Substrat Temperaturen oberhalb von 500º C ausgesetzt, wenn sie mit Gold-Indium hartgelötet werden, oder im Bereich von 800º C bis 900º C, wenn sie mit einem Kupfer- Silber-Hartlötmaterial hartgelötet werden. Es ist notwendig, daß die Hartlöttemperatur ausreichend hoch ist, so daß die nachfolgenden Verfahrensschritte sowie der Betrieb der Transistoren bei niedererer Temperatur auftreten. Es ist auch wichtig, daß das Substrat 60 nicht nachteilig durch den Hartlötschritt beeinflußt wird. In diesem Zusammenhang sollten die Kupferschichten 45, 45' keine Blasen bilden oder sich von dem keramischen Kern 49 trennen.
Nach dem Hartlöten des Zusammenbaus wird das unbedeckte Gehäuse 50 oder 150 vorzugsweise mit Nickel und Gold beschichtet, und dann wird der Transistorhalbleiterwürfel 20 an der Insel 66 des Substrats 60 durch Gold-Silicium-Lötmittel befestigt, das bei einer Temperatur von ungefähr 410º C - 420º C geschieht. Die Drahtverbindungen des Transistors 21 werden mit den Anschlußflächen 40 und anderen internen elektrischen Verbindungen durch herkömmliche Druckverbindungen befestigt, und schließlich wird die Abdeckung 82 eutektisch bei ungefähr 280º C mit dem goldplattierten Rahmenaufbau 74 oder 174 mit einem Gold-Zinn-Lötmittel zum vollständigen Abdichten der Transistoren verbunden.
Bei der Herstellung des Substrats 60 wird der Keramikkern 49 durch Entfetten und Spülen vorbereitet. Dies kann mit irgendeinem gut bekannten Verfahren ausgeführt werden, vorausgesetzt daß das Reinigungsverfahren wirksam ist, alle Verunreinigungen zu entfernen, die dazu neigen, eine Blasenbildung oder ein Ablösen der Kupferschichten 45, 45' von dem Kern während des nachfolgenden Verarbeitens oder während des Betriebs zu veranlassen.
Ein bedeutender Schritt bei der Herstellung des keramischen Substrats, der bei der Erfindung enthalten ist, ist die Plasmabedampfung der Keramikoberfläche mit vorzugsweise einem Sauerstoff- oder Argonplasma nach den anfänglichen Entfettungs- und Waschschritten.
Bei der Durchführung der Vorbereitungen des Kerns, wie es hier verkörpert ist, wird der Keramikkern 49 zuerst in einer gut bekannten, glasreinigenden Lösung, wie Chromschwefelsäure bei ungefähr 60º C ± 3º C während zehn bis fünfzehn Minuten eingetaucht. Der Kern wird dann mit kaltem, entionisiertem Wasser während zehn bis fünfzehn Minuten gespült. Der doppelt gespülte Kern wird dann in siedendes 2-Propanol eingetaucht, und man läßt ihn darin während zwei bis drei Minuten sieden. Der Substratkern wird dann langsam aus dem siedenden 2-Propanol durch die Dämpfe entfernt, um den Kern weiter zu entfetten.
Vor der Plasmabedampfung werden die Kerne vorzugsweise während fünf Minuten bei 500 W unter Verwendung einer Stromquelle von 330 V vorspannungsgeätzt. Dann wird der Kern einer Plasmabedampfung mit entweder Sauerstoff- oder Argonplasma während ungefähr zwei Minuten bei einem Leistungsausgang von 700 Watt bei 190 Volt ausgesetzt.
Sobald die Kerne plasmabedampft worden sind, wird vorzugsweise der Verbindungsfilm 47 auf den Kern aufgedampft. Eines der Verbindungsmaterialien, die vorhergehend erwähnt worden sind, wird aufgedampft, bis es eine Dicke von ungefähr 20 bis 80 Nanometer erreicht. Bei einer tatsächlichen, praktischen Durchführung wurde Chrom auf den Kern während zwei Minuten bei der gleichen Leistung und Spannung wie bei dem vorhergehenden Plasmabedampfen aufgedampft, um die verlangte Dicke zu erhalten.
Vorzugsweise umfaßt das Verfahren ferner ein Plasmabedampfen der Oberfläche des aufgedampften Verbindungsfilms, um das Anhaften der Kupferschicht sicherzustellen. Wie es hier ausgeführt wird, folgt danach das Aufdampfen von Kupfer auf den plasmaaufgedampften Verbindungsfilm während ungefähr 40 Minuten bei der gleichen Leistung wie das zuletzt erwähnte Plasmabedampfen. Vorzugsweise wird die Kupferschicht auf den mit dem Verbindungsfilm bedeckten Keramikkern mit einer Dicke aufgedampft, die ungefähr 76,2 um (0,003 Zoll) nicht überschreitet. In dem Fall, daß die Kupferschicht dicker sein soll, wie es vorhergehend erörtert worden ist, wird bevorzugt, die verbleibende Dicke der Schicht galvanisch aufzubringen. Die entgegengesetzte Seite des Substrats wird in der gleichen Weise beschichtet. Bei einer tatsächlichen, praktischen Ausführung wurden der Verbindungsfilm und das Kupfer unter Verwendung des gut bekannten HF-Frequenzdiodenbedampfungsverfahren aufgedampft. Obgleich das bevorzugte Verfahren HF-Zerstäuben einschließt, können auch Magnetron-Zerstäubung, Elektronenstrahlbedampfung oder Induktionserwärmung verwendet werden. Wo es erwünscht ist, daß die Kupferschicht in Öffnungen, wie beispielsweise in Durchgangsöffnungen oder an den Rändern des Substrats abgesetzt wird, kann Bedampfen mit einer Vorspannung verwendet werden. In dem Fall jedoch, daß eine Kupferabsetzung in anderen Bereichen als den ebenen Oberflächen des Substrats nicht erwünscht ist, ist ein Bedampfen ohne eine Vorspannung zufriedenstellend.
Nachdem die Kupferschicht mit der richtigen Dicke aufgedampft worden ist, wird das Substrat in durch Ultraschall bewegtes Aceton während 5-10 Minuten eingebracht. Man wechsele das Aceton und reinige erneut während 5-10 Minuten. Man blase das Aceton fort und trocknet die Substrate in einem Papiertuch.
Dann ordne man das Substrat in einem "neutralen Reinigungsbad" während 10-15 Minuten bei 55-60º C an und spülen mit kaltem Leitungswasser während 1-2 Minuten.
Gemäß der Erfindung wird eine metallische Insel, die eine dicke Kupferschicht hat, elektrisch von den übrigen des Gehäuses 50 getrennt. Diese Insel kann mittig in dem Substrat 60, wie die Insel 66 (Fig. 4 und 6) oder vom eingesetzten Typ sein, wie es in Verbindung mit den Fig. 8, 9 und 10 beschrieben ist.
Beim Herstellen der Ausführungsform der Fig. 4 und 6 und unter Bezugnahme auf die Fig. 7A wird das Substrat 49 wie vorhergehend beschrieben vorbereitet, wobei der Verbindungsfilm 47 auf den Kern aufgedampft wird, wie es in Fig. 7B gezeigt ist, und, wie es in Fig. 7C gezeigt ist, wird Kupfer zwischen 12,7 um und 76,2 um (0,0005 und 0,003 Zoll), das mit 45a bezeichnet ist, vorzugsweise durch Aufdampfen des Kupfers auf den Verbindungsfilm 47 aufgebracht. Dann wird ein ringförmiger Rahmen aus Resist 90, der eine innere Fläche hat, die der Konfiguration und Größe der erwünschten, elektrisch isolierten Insel des Substrats 60 entspricht, auf die aufgedampfte Kupferschicht mittig des Substrats angeordnet, wie es in Fig. 7D gezeigt ist. Die Dicke des Resists 90 entspricht vorzugsweise der erwünschten Gesamtdicke der Kupferschicht 45. Nach dem Absetzen des Resists 90 wird ein Kupferschichtbereich 45b galvanisch auf den Kupferschichtbereich 45a mit einer Dicke aufgebracht, die im wesentlichen gleich der Dicke des Resists 90 ist; oder mit anderen Worten, eine galvanisch aufgebrachte Dikke, die der gesamten, erwunschten Dicke der Kupferschicht 45 entspricht, wie es in Fig. 7B gezeigt ist. Nach dem galvanischen Aufbringen der Kupferschicht 45b wird der Resist 90 entfernt, wodurch der dünne, aufgedampfte Schichtbereich 45a, der unterhalb des ringförmigen Resistrahmens 90 liegt freigelegt wird, der den Raum zwischen dem elektrisch isolierenden Bereich 66 und dem übrigen Substrat begrenzt, wie es in Fig. 7F gezeigt ist. Nach dem Absetzen des Schichtbereiches 45b, wird der Schichtbereich 45a durch die Linie 91 begrenzt, die unterbrochen ist, wo der Schichtbereich 45b den Bereich 45a überdeckt. Das gesamte, kupferbeschichtete Substrat wird dann mit einer üblichen Kupferätzlösung ausreichend geätzt, um die Dicke der freigelegten, dünnen, aufgedampften Kupferschicht 45a zu entfernen, wie es in Fig. 7G gezeigt ist. Ein solches Ätzen entfernt auch eine entsprechende Dicke der Schichten des Bereichs 45b der Kupferschicht 45, was der Schicht 45 die gesamte, erwünschte Dicke zukommen läßt. Nach dem Entfernen des dünnen Kupfers von den freigelegten Kupferschichten 45a und 45b wird ein Ätzmittel, das zum Entfernen des dünnen Verbindungsfilms 47 geeignet ist, angewendet, um irgendeine Spur einer elektrisch leitenden Oberfläche oder eines Kontakts zwischen dem elektrisch isolierten Bereich 66 und dem übrigen Bereich des Substrats zu entfernen, wie es in Fig. 7H gezeigt ist. Beim Ätzen des Kupfers werden die Substrate in Ammoniumpersulfat bei 40-45º C mit einem Tropfen Eisenzyanid 93/100 ml Lösung während 20 Sekunden bei Umrühren eingetaucht. Dann wird mit Wasser, mit kaltem Leitungswasser während 20-30 Sekunden gewaschen. Beim Ätzen des Chroms tauche man in 50 % Wasserstoffchlorsäurelösung von 70º - 75º C während 10 Sekunden mit Umrühren ein. Man wasche mit kaltem Leitungswasser während 20-30 Sekunden.
Zum abschließenden Reinigen ordne man erneut in "Neutra Clean" während 5-10 Minuten bei 55-60º C an, und man wasche dann mit kaltem Leitungswasser während 1-2 Minuten. Man tauche in Ammoniumpersulfatätzlösung während 2-3 Sekunden ein und blase die Substrate mit Stickstoff trocken.
Wie es in Fig. 7I gezeigt ist, wird eine Nickelschicht 43 dann galvanisch auf die Kupferschicht 45 aufgebracht, und eine äußere Schicht aus Gold 41 wird galvanisch auf die Nickelschicht 43 aufgebracht.
Bei einer Abänderung des Verfahrens wird, insbesondere für die Ausführungsform der Fig. 8 und 9, wo ein Basiselement 158 eine Ausnehmung 159 in einer ebenen Oberfläche hat, und ein Substrat 160 in der Ausnehmung 159 angeordnet wird, wobei die obere, ebene Oberfläche 162 des Substrats im wesentlichen koplanar zu der Oberfläche 163 des Basiselementes 158 ist, ein großes Flächenelement aus Keramikmaterial 170 vorbereitet, das der Größe mehrerer Substrate 160 entspricht, wie es vorhergehend beschrieben worden ist und wie es in Fig. 7A-7C gezeigt ist. Die Kupferschicht wird mit Kupfer irgendwo von 12,7 um bis 76,2 um (0,0005 bis 0,003 Zoll) beispielsweise aufgedampft. Der verbleibende Anteil der Kupferschicht kann dann auf die aufgedampfte Schicht galvanisch aufgebracht werden, um die Gesamtdicke zu erreichen. Die Kupferschicht wird dann mit Nickel überzogen. Wie es in Fig. 10 gezeigt ist, kann eine große Kupferfolie 170 zu der geeigneten Größe geschnitten und in die Ausnehmung 159 des Basiselementes 158 eingesetzt werden. Eine Nickelschicht 143 wird auf die Kupferschicht 145, unabhängig davon, welches Verfahren verwendet wird, durch herkömmliches Galvanisieren und mit irgendeiner erwünschten Dicke aufgebracht, wie es vorhergehend beschrieben worden ist.
Eine Abänderung des Verfahrens zum Aufbringen der Kupferschichten auf die erwünschte Kermaik kann auch für die Ausführungsform des Gehäuses, die in Fig. 6 gezeigt ist, insbesondere verwendet werden, wo die Gesamtdicke des Kupfers ungefähr 76,2 um (0,003 Zoll) oder weniger ist. Ein solches Verfahren enthält das Vorbereiten des Substrats, dann das Plasmabedampfen von Chrom- und Kupferschichten, wie es vorhergehend beschrieben worden ist. Fotoresist wird dann auf das Substrat mit Ausnahme des Bereiches aufgebracht, der der ringförmigen Mulde zum Trennen des Inselbereiches 66 von dem übrigen Substrat entspricht. Das Kupfer und das Verbindungsmaterial werden dann naß aus der Nut geätzt; und das Übrige des Kerns wird von dem Fotoresist befreit. Bei größeren Dicken der Kupferschichten neigt die Mulde die die elektrisch isolierende Insel trennt, dazu, unterschnitten zu werden, wodurch sie größer als erwünscht wird.
Sobald das Substrat 60 vollständig hergestellt worden ist und bevor die Nickelplatte angewendet wird, wird das Substrat gegenüber einer Verbindung zwischen der Insel 66 und dem übrigen Substrat überprüft. Wenn es einen Chromkurzschluß gibt, tauche in ein Chromätzmittel bei 70-75º C während 4-5 Sekunden ein, dann wasche mit Wasser während 25-30 Sekunden und beende durch Waschen in Isopropylalkohol und Trockenblasen mit Stickstoff. Wenn es einen dünnen Kupferkurzschluß gibt, kratze die Überbrückung etwas mit einer Sonde an, tauche in Ammoniumpersulfatätzmittel bei 40-45º C während 10-15 Sekunden ein und wasche mit Wasser während 25-30 Sekunden. Dann folge dem obigen Verfahren bei einer Chromüberbrückung.
Zusammengefaßt haben wir ein Metallisierungsverfahren bereitgestellt, daß die Molybdänmangan-Verbindungsschicht ohne Einfluß auf die nachfolgenden Zusammenbauvorgänge ausschließt und was eine beträchtliche Zunahme bei der thermischen Leistung des Transistorgehäuses ergibt. Ferner enthält das Verfahren eine dicke Kupfermetallisierung unmittelbar unter dem Siliciumblock, wodurch eine wirksame Wärmeausbreitung geschaffen wird, wo sie am notwendigsten benötigt wird. Die Technik ist auf Wärmesenkematerialien, wie AlN und SiC anwendbar. Aufgrund der toxischen Eigenschaft von BeO bieten diese alternativen Wärmesenkematerialien ein verringertes Sicherheitsrisiko sowie ein verbessertes Handhabungsvermögen, was schließlich die Kosten des Gehäuses beeinflußt. Ferner schaffen erhöhte Wärmeleitfähigkeitseigenschaften eine weitere Verbesserung bei der Wärmeleistung der Gehäuse.
Das Metallisierungsverfahren kann entweder Verdampfe mit einem Magnetron oder einer HF-Diode mit oder ohne angelegte Vorspannungen sein. Sie bieten eine erhöhte Stufenüberdekkung an den Seitenwänden der Keramik, die für unsere Anwendung, die hier beschrieben worden ist, sowie für Durchgangslöcher bei anderen Substratanwendungen bedeutend ist. Die Verwendung von Elektronenstrahlbedampfungs- oder Induktionsheiz-Absetzverfahren könnte eingesetzt werden, wenn die Anwendung keine gute Seitenwandüberdeckung verlangt. Das laufende Verfahren schafft auch ein Plasmavorbedampfungsvermögen zur Endreinigung vor dem Metallabsetzen. Wie es erwähnt worden ist, können alternative Metalle als Austausch für Cr verwendet werden. Eine Vorspannung kann eine erhöhte Seitenwandabsetzung schaffen, ist aber für das Verfahren keine Voraussetzung. Die aufgedampfte Kupferdicke reicht von 1 um bis zu 76,2 um (0,0003 Zoll). Das Galvanisieren von Kupfer auf die mit Chrom/Kupfer bedampfte Basis ist nun das bevorzugte Verfahren, um Kupferfilme 12,7 um - 178 um (0,0005-0,007 Zoll) dick herzustellen. Übliche Säure für Kupferplattierungslösungen werden verwendet.

Claims

1. Leistungstransistorgehäuse 50 umfassend:

ein metallisches Basiselement 58;

ein Substrat 60, das einen Keramikkern 49 mit einer ersten und zweiten, entgegengesetzten, ebenen Oberfläche (62, 64) aufweist, wobei jede der ebenen Oberflächen eine Kupferschicht 45, 45' mit einer Dicke im Bereich von ungefähr 12,7 um bis 178 um (0,0005 bis 0,007 Zoll) hat, die mit jeder der ebenen Oberflächen durch einen metallischen Verbindungsfilm 47 verbunden sind;

eine Nickelschicht 43, die eine Dicke im wesentlichen geringer als die Kupferschicht hat und auf die Kupferschicht 45 aufgebracht ist, wobei wenigstens ein Bereich der Kupfer- und Nickelschicht der genannten ersten, ebenen Oberfläche 62 elektrisch von dem Basiselement 58 isoliert ist, die Kupferschicht 45, die die Eigenschaften und die Dicke aufweist, Wärme von einer Vielzahl von Leistungsmikrowellentransistoren 20 auszubreiten, die auf der einen elektrisch isolierten, ebenen Oberfläche 62 angebracht sind, die zweite, ebene Oberfläche 64 an dem metallischen Basiselement 58 hart angelötet ist;

ein Rahmenaufbau 74, der entweder an dem Substrat 60 oder dem Basiselement 58 hart angelötet ist und die elektrisch isolierte, ebene Oberfläche 62 des Substrats 60 umgibt und von ihr beabstandet ist, um elektrisch wenigstens zwei Anschlüsse von jedem einer Vielzahl von Leistungsmikrowellentransistoren 20 mit außerhalb des jeweiligen Gehäuses 50 zu verbinden, wobei die zwei Anschlüsse von dem Substrat 60 und dem Basiselement 58 und voneinander elektrisch isoliert sind;

eine Vielzahl von Leistungstransistoren 20, die auf der elektrisch isolierten, ebenen Oberfläche 62 des Substrats 60 befestigt sind; und

eine metallische Abdeckung 82, die mit dem Rahmenaufbau 74 zum vollständigen Abdichten der Vielzahl von Transistoren 20 innerhalb des jeweiligen Gehäuses 50 verbunden ist.

2. Das Gehäuse des Anspruches 1, in dem das metallische Basiselement 58 entgegengesetzte, ebene Oberflächen hat, der Rahmenaufbau 74 an der ersten Oberfläche 62 des Substrats 60 hart angelötet ist und den elektrisch isolierten Bereich der ersten Oberfläche umgibt und von diesem beabstandet ist.

3. Das Gehäuse des Anspruches 1, in dem das hart angelötete Basiselement 58 und das Substrat 60 goldbeschichtet sind.

4. Das Gehäuse des Anspruches 1, in dem der Keramikkern 49 aus einem der Gruppe gebildet ist, die aus Berylliumoxid, Aluminiumnitrid und Siliciumcarbid besteht.

5. Das Gehäuse des Anspruches 1, in dem das Verbindungsmaterial 47 für die Kupferschicht ein Film ungefähr 20 bis 80 Nanometer dick ist, der aus einem der Gruppe gebildet ist, die aus Chrom, Titan, Molybdän, Wolfram und Titan-Wolfram besteht.

6. Das Gehäuse des Anspruches 1, in dem das Hartlötmaterial 51 zum Hartlöten des Basiselements 58, des Substrats 60 und des Rahmenaufbaus 74 aneinander eine Mischung aus Silber und Kupfer ist.

7. Das Gehäuse des Anspruches 1, in dem die Vieizahl von Transistoren ein Siliciumhalbleiterelement einschließen und das Siliciumhalbleiterlement an der elektrisch isolierten, ersten Oberfläche des Substrats mit einem Gold-Silicium-Lötmittel angelötet ist.

8. Das Gehäuse des Anspruches 1, in dem die metallische Abdeckung 82 mit dem Rahmenaufbau 74 durch ein Gold- Zinn-Lötmittel verbunden ist.

9. Das Gehäuse des Anspruches 1, in dem der Rahmenaufbau 74 eine Vielzahl von geschichteten, leitenden und isolierenden Schichten enthält, die gemeinsam zu einem einstufigen Einheitselement gebrannt wurden.

10. Das Gehäuse des Anspruches 1, in dem das metallische Basiselement 58 eine mittig angeordnete Ausnehmung hat, der Rahmenaufbau 74 an das Basiselement hart angelötet ist, das die Ausnehmung umgibt, und das Substrat in der Ausnehmung angeordnet und von dessen Rändern beabstandet ist, um die erste Oberfläche des Substrates von dem Basiselement elektrisch zu isolieren.

11. Das Gehäuse des Anspruches 1, in dem der genannte Keramikkern 49 aus einem der Gruppe gebildet ist, die aus Berylliumoxid, Aluminiumnitrid und Siliciumcarbid besteht, eine Dicke im Bereich von ungefähr 178 um bis 1,02 mm (0,007 bis 0,040 Zoll) aufweist, der genannte Verbindungsfilm 47 aus einem der Gruppe, die aus Chrom, Titan, Molybdän, Wolfram und Titan-Wolfram besteht, unmittelbar auf dem Keramikkern abgesetzt ist und eine Dicke im Bereich von ungefähr 20 bis 80 Nanometer hat, um die Kupferschicht mit dem Kern zu verbinden, eine Schicht aus Nickel auf die Kupferschicht aufgebracht ist, und eine Schicht aus Gold auf die Nickelschicht auf wenigstens die erste Obefläche des Substrats aufgebracht ist.

12. Das Gehäuse des Anspruches 11, in dem das Hartlötmaterial 51 zum Hartlöten des Basiselements 58, des Substrats 60 und des Rahmenaufbaus 74 aneinander eine Vorform aus einer Mischung aus Silber und Kupfer ist.

13. Das Gehäuse des Anspruches 12, in dem die Vielzahl von Transistoren 20 eines Gehäuses 50 ein Siliciumhalbleiterelement enthält und das Siliciumhalbleiterlement mit der elektrisch isolierten, ersten Oberfläche des Substrats mit einem Gold-Silicium-Lötmittel verlötet ist.