JPH04144259A - パワートランジスタ用パッケージ - Google Patents

パワートランジスタ用パッケージ

Info

Publication number
JPH04144259A
JPH04144259A JP2418942A JP41894290A JPH04144259A JP H04144259 A JPH04144259 A JP H04144259A JP 2418942 A JP2418942 A JP 2418942A JP 41894290 A JP41894290 A JP 41894290A JP H04144259 A JPH04144259 A JP H04144259A
Authority
JP
Japan
Prior art keywords
substrate
package
layer
copper
copper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2418942A
Other languages
English (en)
Inventor
John Andrew Costello
ジョン　アンドリュー　コステロ
Harry Buhay
ハリー　ブハイ
Richard Regis Papania
リチャード　レジス　パパニア
Prosenjit Rai-Choudhury
プロセンジット　レイ−チョードハリー
Kenneth Joseph Petrosky
ケネス　ジョセフ　ペトロスキー
Gene Anthony Madia
ジーン　アンソニー　メディア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of JPH04144259A publication Critical patent/JPH04144259A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
本発明は回路コンポーネントからの熱の放散方式に関し
、さらに詳細には、電力用半導体回路コンポーネントの
ためのモジュール、パッケージ及びその製造法に関する
。本発明は広い範囲のパッケージ及びコンポーネントに
利用可能であるが、マイクロ波パワートランジスタの実
装及びモジュール化に特に適しており、それに関連して
説明する。 ［０００１］ 対応の機能を有する電力用真空管にとって代わる最近の
トランジスタ素子の１つに、高周波パワートランジスタ
がある。かかる電力源が動作すると大きなノ＜ワー出力
のため熱が発生することから、ソリッドステート回路の
信頼性の向上、コストの減少および小型化を図る上で問
題であった。 ［０００２］ パワートランジスタ・モジュールは普通、アルミニウム
或いは他の熱伝導性材料のコールドプレートからなる。 各プし・−トには通常、適当な入力及び出力端子に接続
された数個の実装パワートランジスタが他の電子コンポ
ーネントと共に取り付けられている。幾つかのトランジ
スタから発生する熱はアルミニウム製のプレートへ伝導
し、このプレートが液体或いは空気で冷却される。 ［０００３］ 各パワーモジュールは通常、例えば４個のパワートラン
ジスタを含み、これらのトランジスタが熱を発生する。 トランジスタのアクティブセル領域が金属化セラミック
基体の中央部分に設けられている。このセラミック基体
はパッケージの金属ベースまたはフランジ部分とフレー
ム封止組立体との間にろうづけされる。 パワートランジスタのアクティブセル領域を設けた基体
の中央部分は、基体の残りの部分から電気的に隔離され
ている。外部で電気的接続を行う端子ストリップがフレ
ーム及び封止組立体に取り付けられ、これらが基体から
、また互いに電気的に隔離されている。金属キャップが
パッケージ内のトランジスタを気密封止するためフレー
ムに共晶結合される。 ［０００４］ 第１３図は、パワートランジスタ・パッケージの典型的
な基体及びベース組立体の断片的断面図である。パワー
トランジスタ・セルのブロック２０は珪素のダイスまた
は基体２２を含み、これは総括的に参照番号２４で示し
た金属化セラミック基体２２上に取り付けられている。 この金属化セラミック基体２２は金属ベース２６にろう
づけされている。基体２４は厚さがほぼ４０ミルに近い
酸化ベリリウム（ＢａＯ）のコア２８を有する。モリブ
デン−マンガン（Ｍ　ｏ　Ｍ　ｎ　）の被膜３０がほぼ
０．７ミルの厚さに酸化ベリリウム・コアのすべての表
面上にシルクスクリーン法により被着されている。モリ
ブデン−マンガン層は、後の高温組立プロセスにおいて
セラミックコアとそれに接合される金属層との間に強い
接合性が得られるようにするため必要である。モリブデ
ン−マンガンを被覆した基体その両側には厚さがほぼ０
．１ミルのニッケル層３２を施しである。ニッケルプレ
ートはモリブデン−マンガン薄膜に接合して、金層４０
を被覆できる表面を提供する。ベースまたはフランジ部
材２６は通常エルコナイトのコア３４を有し、これはタ
ングステンと銅の混合物であって、その両側に厚さが約
０．１ミルのニッケル層３６をかぶせである。ベース部
材２６と基体２４とは、銀／銅合金のようなろうづけ材
によりろうづけして接合される。参照番号３８で示した
ろうづけ材のプレホームを用いるが、この厚さはほぼ１
ミルである。部材２４と２６とをろうづけより接合した
後、組立体全体に厚さ約０．１５ミルの金４０を被覆す
る。複数のかかるパッケージをアルミニウム４２上に取
り付ける。 ［０００５］ 基体２４の酸化ベリリウム・コア２８は良好な熱伝導性
と高い電気抵抗を有する力板毒性がありその取扱いが困
難である。モリブデン−マンガン層３０はろうづけプロ
セス及び他の高温組立プロセスの際セラミックとニッケ
ル層との間に有効な接着性を与えるが、モリブデン−マ
ンガン薄膜はパッケージの金属化セラミック基体の界面
の熱抵抗性を増加させるため、熱の放散がさまたげられ
トランジスタの最大パワー出力が制限されることが分が
っている。 ［０００６］ 第１，２図を参照して、従来の酸化ベリリウム基体２４
は厚さほぼ０．７ミルのモリブデン−マンガン被膜３０
を施し、次いで厚さほぼ０．１ミルのニッケル被膜３２
をかぶせた後厚さ０．１５ミルの金の被覆４０をかぶせ
ている。第１２図において点線２９で示すように、例え
ば珪素のようなダイス２２上に取り付けたトランジスタ
ブロック２０ではアクティブセル領域２１の接合部から
熱が発生する。この熱はブロック２０から薄い金及びニ
ッケル層を通ってベリリアのコアに入る前ある程度拡散
する。ＭＳＮ　　ａｎｄ　　Ｃｏｍｍｕｎｉｃａｔｉｏ
ｎｓ　　Ｔｅｃｈｎｏｌｏｇｙの１９８５年１１月号に
発表された論文”Ｔｅｍｐｅｒａｔｕｒｅ　　Ｅｆｆｅ
ｃｔｓ　　Ｅｘａｍｉｎｅｄ　　ｆｏｒ　　Ｍｉｃｒｏ
ｗａｖｅ　　Ｐｏｗｅｒ　　Ｔｒａｎｓｉｓｔｏｒ　　
Ｐｅｒｆｏｒｍａｎｃｅａｎｄ　　Ｔｈｅｒｍａｌ　　
Ｄｅｓｉｇｎ　　Ｃｏｎ５ｉｄｅｒａｔｉｏｎｓ　　に
はパワートランジスタにおける温度の影響、チップ設計
、パルス及び連続波動作の実際の温度に対する影響につ
いての詳細な記載がある。 ［０００７］ 第１２及び１３図に示したようなモジュール、パッケー
ジ及び基体は、上述のまた同様な型の取り付は部材が比
較的高い熱伝導性を持つため満足できるものであり、マ
イクロ波用の電力源モジュールにおける例えばクライス
トロン、マグネＩ・ロン、進行波管及び交差異型増幅器
の代わりにパワートランジスタ及びその関連の回路の利
用を可能にする。 ［０００８］ パワートランジスタ・パッケージ及びモジュールは、熱
放散のため充分な熱伝導性を必要とするだけでなく、用
途によっては例えば２００℃を越える高周波マイクロ波
パワートランジスタの高い動作温度に耐える必要がある
。従って、パッケージの形成に用いる材料及びそのプロ
セスは、予想される動作温度よりも充分に高い温度に対
処できなければならない。パッケージの個々の要素は、
パッケージ組立て第１ステツプにおけるほぼ８００乃至
９００℃のろうづけ温度に耐える必要がある。パッケー
ジ組立工程のその後の各ステップは、前のステップより
も低い処理温度を有し、共晶接合の最終ステップの処理
温度は例えばほぼ２８０℃であって最も低い。かかるデ
バイスにおいて熱が上昇しても、パッケージ製造におい
て経験する最も低い処理温度以下であればパッケージ自
体の健全性を損なうものではない。しかしなから、トラ
ンジスタの動作及び故障率は例え２００℃以下の温度で
あっても特に長時間かかる温度にさらされると悪い影響
を受ける。 ［０００９］ 従って、パワートランジスタの長寿命化及び高い信頼性
を得るためには、パッケージの動作温度を制限すること
が肝要である。発生する熱量はトランジスタが発生する
電力の関数であるため、パッケージ及びモジュールが放
散できる熱量が特定の用途に用いる各トランジスタの最
大パワー出力を決定する。第１２図に示すように４個の
トランジスタを実装した１つの例では、最大動作温度を
１２５℃近くに維持するには４個のトランジスタを含む
各パッケージの出力パワーをほぼ１７０ワツトに制限す
る必要があった。この出力パワーだと、トランジスタの
珪素ダイスから金、ニッケル及びモリブデン−マンガン
層を介し、酸化ベリリウムベース部材及びアルミニウム
のコールドプレートを通って熱が放散しダイスがほぼ１
２５℃に維持された。例えば、レーダートランスミッタ
の電力増幅器に必要とされる全パワーは約１００キロワ
ツトであるなめ、トランジスタ・パッケージの数、従っ
て必要とされるモジュールの数はかなりのものである。 かかる多数のトランジスタ・パッケージのコスト及びス
ペースの条件を考えて、長期間における電力源モジュー
ルの信頼性を維持しなからトランジスタのパワー出力を
増加するため幾つかの方法が開発されている。その１つ
は、例えば炭化珪素のアクティブセル領域を形成し、こ
れによりトランジスタが有害な影響を受けずに１２５℃
よりも高い温度に上昇できるようにした方式である。も
う１つの方法として、トランジスタのアクティブセル領
域を増加してパワー出力の増加をパッケージの温度上昇
を伴わずに実現するようにした方式がある。もちろん、
アクティブセル領域を増加させるとシステム全体のコス
ト及び各コンポーネントの大きさが増加する。 ［００１０］ 本発明の目的の１つは、電力密度レベルの増加をアクテ
ィブセル領域またはパッケージの大きさを増加させずに
、しかしなからトランジスタの温度仕様をフ宙持しなか
ら可能にするパワートランジスタ・モジュール及びその
製造法を提供することにある。 ［００１１］ 本発明のもう１つの目的は、所与の動作温度において所
与の数のトランジスタのパワー出力の増加を可能にする
トランジスタコンポーネントのパッケージ及びその製造
法を提供することにある。 ［００１２］ 本発明のさらに別の目的は、パワートランジスタからの
熱を放散させる改良型パッケージ及びその製造法を提供
することにある。 ［００１３］ 本発明のさらに別の目的は、後続の高温処理プロセスの
熱に耐えることができしかも良好な電気抵抗性及び高い
熱伝導性を与える、パワートランジスタ・コ［００１４
］ 本発明のさらに別の目的は、トランジスタブロックを２
００ワツトのパワー出力で１２５℃以下の温度に維持す
るため熱を除去するマイクロ波トランジスタパッケージ
及びモジュールを提供することにある。 ［００１５］ 本発明のさらに別の目的は、比較的低い毒性のセラミッ
ク材料を利用できるかかる基体及びその製造法を提供す
ることにある。 ［００１６］ 本発明のさらに別の目的は、電気的に隔離された表面に
取り付けたパワーコンポーネントからの熱の拡散を最適
化できる金属化セラミック基体を提供することにある。 ［００１７］ 本発明のさらに別の目的は、銅を被覆したセラミックを
ふくれ無しに９００℃までの温度にさらすことが可能な
、低い熱抵抗性を有する銅層を付着させる方法を提供す
ることにある。 ［００１８］ 本発明のさらに別の目的は、金属化セラミック基体の電
気的に隔離された中央部分及びろうづけされた接合部を
有する、パワートランジスタ・パッケージの高熱伝導性
熱放散路を提供することにある。 ［００１９］ 本発明のさらに別の目的及び利点は以下の説明で明らか
になるか或いはその説明から自明になるであろう。 ［００２０］ 上述の目的を達成するため、本発明は、順番に、トラン
ジスタを取り付ける金の第１層、その金層に被覆したニ
ッケル第１層、そのニッケル層に被覆したふくれのない
銅層であって熱を横方向に拡散させるに充分な厚さを持
つ鋼業１層、セラミック表面上の金属接合材料の第１薄
膜であって鋼業１層をセラミック表面に接合できる特性
と低い熱抵抗性を有する材料の第１薄膜と、実質的に均
一な厚さを持つセラミック片と、セラミック片の反対表
面上に設けた前記第１薄膜と同一の低い熱抵抗性金属接
続材料の第２の薄膜と、第２の薄膜によりセラミック片
の前記反対表面に接合した銅の厚い第２層と、第２の銅
層に被覆した第１層と同様なニッケル第２層とよりなる
、パワートランジスタの熱放散路を提供する。 ［００２１］ 別の特徴として、本発明は、第１及び第２の対向する平
坦な表面を有するセラミックコアを有し、各平坦な表面
に低い熱抵抗性の金属薄膜によりふくれのない厚い銅層
が接合され、さらに被覆された銅層よりも実質的に薄い
ニッケル層が設けられ、第１の平坦な表面の銅及びニッ
ケル層の少なくとも一部が電気的に隔離された、パワー
トランジスタを取り付ける基体を提供する。銅層の厚さ
は、前記１つの電気的に隔離された平坦な表面に取り付
けた複数のパワートランジスタから熱を核層の横方向に
放散させるに充分なものである。 ［００２２］ さらに次の特徴として、本発明は、銅層をセラミックコ
アに接合できる特性と低い熱抵抗を有する金属薄膜を付
着させ、薄膜で覆われたコアに銅層の最初の部分を付着
させ、電気的に隔離された表面を画定する所定幅の環状
部を有する前記鋼層を付着した最初の部分上に銅層の全
厚さにほぼ相当するレジスト材料のフレ−ムを付着させ
、銅層の露出した最初の部分に銅層の残りの部分を電気
メッキしレジスト材料の環状フレームを除去して核層の
最初の部分の環状フレームを露出させ、銅層の露出され
た最初の部分と電気メッキした残りの部分を共にエツチ
ングして銅層の最初の部分及び接合剤の厚さ部分を除去
することにより、除去したレジスト領域の下の環状部の
幅を通してコアのセラミック表面を露出させるステップ
よりなる、セラミックコアの電気的に隔離された表面上
にノ（ワートランジスタを支持するための基材を形成す
る方法を提供する。 ［００２３］ さらに別の特徴として、本発明は、金属ベース部材と、
第１及び第２の対向する平坦な表面を有するセラミック
コア及び平坦な表面の各々に金属性薄膜によりほぼ０．
５乃至７ミルの範囲の厚さになるよう接合した銅層を有
する基体と、前記銅層上に付着した該銅層より実質的に
薄いニッケル層とよりなり、前記第１の平坦な表面の銅
及びニッケル層の少なくとも一部が前記ベース部材から
電気的に隔離され、前記銅層が電気的に隔離された前記
１つの平坦な表面上に取り付けた複数のマイクロ波パワ
ートランジスタからの熱を拡散させる特性及び厚さを有
し第２の平坦な表面が金属ベース部材にろうづけされて
おり、さらに複数のマイクロ波パワートランジスタの各
々の、前記基体及びベース部材から、また互ν）に電気
的に隔離された少なくとも２つの端子をパッケージの外
部で電気接続するために基体の電気的に隔離された平坦
な表面を囲みそれから離隔するように基体及びベース部
材のうちの一方にろうづけされたフレーム組立体と、基
体の電気的に隔離された表面に取り付けた複数のパワー
トランジスタと、それぞれのパッケージ内に複数のトラ
ンジスタを気密封止するためフレーム組立体に接合した
金属カバーとよりなるパワートランジスタ用パッケージ
を提供する。 ［００２４］ 本発明は、複数の電子コンポーネントを支持する厚い熱
伝導性金属プレートと、金属プレート上に取り付けた複
数の離隔した容量性及び抵抗性コンポーネントと、容量
性及び抵抗性コンポーネントから離隔して、また互いに
離隔して、金属プレート上に取り付けた複数のパワート
ランジスタ・パッケージとよりなり、前記複数のコンポ
ーネント及びトランジスタが所定電力の交流出力信号を
発生するように相互接続されていることを特徴とするパ
ワートランジスタ・モジュール及びその製造法を提供す
る。各トランジスタパッケージは、金属ベース部材と、
第１及び第２の対向する平坦な表面を有するセラミック
コア及び平坦な表面の各々に金属性薄膜によりほぼ０．
５乃至７ミルの範囲の厚さになるよう接合した銅層を有
する基体と、前記銅層上に付着した該銅層より実質的に
薄いニッケル層とよりなり、前記第１の平坦な表面の銅
及びニッケル層の少なくとも一部が前記ベース部材から
電気的に隔離され、前記銅層が電気的に隔離された前記
１つの平坦な表面上に取り付けた複数のマイクロ波パワ
ートランジスタからの熱を拡散させる特性及び厚さを有
し、第２の平坦な表面が金属ベース部材にろうづけされ
ておりさらに複数のマイクロ波パワートランジスタの各
々の、前記基体及びベース部材から、また互いに、電気
的に隔離された少なくとも２つの端子をパッケージの外
部で電気接続するために基体の電気的に隔離された平坦
な表面を囲みそれから離隔するように基体及びベース部
材のうちの一方にろうづけされたフレーム組立体と、基
体の電気的に隔離された表面に取り付けた複数のパワー
トランジスタとそれぞれのパッケージ内に複数のトラン
ジスタを気密封止するためフレーム組立体に接合した金
属カバーとよりなるパワートランジスタ用パッケージを
有する［００２５］ 以上すべての特徴につき、接合剤はセラミックコア上に
スパッタリングにより付着させ且つ前記銅層を少なくと
も最初は接合薄膜をかぶせたコアにスパッタリングによ
り付着させるのが好ましい。 ［００２６］ さらに別の特徴として本発明は、脱脂且つすすいだセラ
ミックコアをアルゴンのプラズマにより清浄にし、アル
ゴンのプラズマをスパッタリングしたコアに金属接合剤
の薄膜をスパッタリングにより付着させ、金属接合剤の
薄膜にスパッタリング／メッキにより銅層を被覆し、銅
層にニッケル層を被覆するステップよりなる、５００℃
を越える温度に対して耐性があり熱抵抗を有し且つ金属
化セラミックのコアを有する基材を形成する方法を提供
する。 ［００２７］ これ、らすべての特徴につき、金属ベース部材はニッケ
ルメッキしたタングステン−銅の混合物より成るのが好
ましい。またすべての特徴につき、銅層の接合剤は、ク
ロム、チタン、モリブデン、タングステン、チタン−タ
ングステンよりなる群の１つでつくられた厚さがほぼ２
０乃至８０ナノメータの薄膜であることが好ましい。 ［００２８］ 上述した特徴のすべてにつき、各銅層は０．５ミル乃至
７ミルの厚さを有する［００２９］ 以下、添付図面を参照して本発明を実施例につき詳細に
説明する。 ［００３０］ 本発明によれば、トランジスタブロックの熱放散路は、
トランジスタブロックを取り付ける金層と、該金層にか
ぶせるニッケル層と、該ニッケル層にかぶせる厚い銅層
よりなる。 ［００３１］ 第５図に示すように、熱放散路は、好ましくは厚さ０．
１５ミルの金層４１を有し、この層にトランジスタブロ
ック（図示せず）が金／シリコンはんだにより共晶はん
だづけ法を用いるなどして固着される。 ［００３２］ 該金層は好ましくは厚さが０．１０ミルのニッケル第１
層４３にかぶせである。この第１ニッケル層４３は鋼業
１層４５にかぶせてあり、この銅層は好ましくは酸素を
含まない周知の高導電性材料であり、厚さは用途によっ
て異なるが０゜５乃至７ミルである。７ミルよりも非常
に大きい厚さを持たせると、本発明の低い熱抵抗性及び
熱拡散性の利点が薄められる傾向がある。 ［００３３］ 本発明の熱放散路は、低い熱抵抗を与えるがパッケージ
組立ての際５００℃乃至９００℃の高い温度にさらして
も膨れることなく銅とセラミック片を接合する鋼業１層
をセラミック基材に接合するための金属接合用薄膜を有
する。この熱放散路はセラミック片自体を含む。再び第
５図を参照して、金属接合薄膜４７は厚さが２０乃至８
０ナノメータであるのが好ましく、クロム、チタン、タ
ングステン、モリブデン及びチタン−タングステンより
なる群の材料から作られるのが好ましい。実際の例では
、クロムを用いた。セラミック片４９の厚さは７乃至４
０ミルの範囲の均一の厚さにするのが好ましく、材料と
しては普通の酸化ベリリウムまたは炭化珪素または窒化
珪素のようなものを用いる。 ［００３４］ 本発明の熱放散路はさらに、順番に、セラミック片のも
う１つの表面上の金属接合剤の第２薄膜４７′　銅第１
層と同様第２の接合剤の薄膜によりセラミック片のもう
一方の表面に接合された銅第２層４５′、銅第２層にか
ぶせた第２のニッケル層４３′及び第２のニッケル層に
ろうづけした金属片よりなる。再び第５図を参照して、
金属片５８′は第３のニッケル層４３″及び第２と第３
のニッケル層４３’　　４３”の間に介在するろうづけ
材５１を有する。第２及び第３のニッケル層の厚さは可
変であるが、それぞれほぼ０．１ミルの厚さにするのが
好ましい。実際、ろうづけ材５１はほぼ１ミルの厚さ（
図面ではそのスケールで図示されていない）であるのが
好ましい。 ［００３５］ 本発明に従って、例えば上述の熱放散路を利用するパワ
ートランジスタ・モジュールは、トランジスタブロック
の温度をほぼ１２５℃に維持すると共に約２５％（５０
ワツト）の各トランジスタパッケージの電力の増加を可
能にする。かかるモジュールを第１図に関連して説明す
る。トランジスタはその最も低い温度で作動するのが好
ましいが、本発明は高い温度を許容できる用途において
１２５℃よりも高い温度でトランジスタパッケージがさ
らに大きい電力の発生を行うのを可能にする。 ［００３６］ 第１図は、総括的に参照番号３７を付した電力増幅器の
ような電力発生トランジスタモジュールを示す。モジュ
ール３７は好ましくはアルミニウムの金属プレート４２
を有し、その上に４４のような複数の抵抗、４６のよう
な複数のキャパシタ、及び４８のような複数のインダク
タが取り付けである。本発明のモジュールは、金属プレ
ート４２上に取り付けられ、抵抗４４、キャパシタ４６
、インダフタ４８に例えば作動的に接続された複数の離
隔したパワートランジスタ・パッケージ５０を有する。 各パッケージ５０はプレート４２へ螺入されるねじ５２
（図示せず）により金属プレート４２の反対の表面と直
接物理的に接触する状態で固着されている。対応するパ
ッケージ５０のマイクロ波パワートランジスタのエミッ
タ及びコレクタ端子にそれぞれ接続されるタブ５４．５
６は、適当なリード線を介してプレート４２上の種々の
電子コンポーネントに接続されている。モジュール３７
は所定パワーの波形を出力できる複数のマイクロ波パワ
ートランジスタ・コンポーネントを有するモジュールの
一例である。 ［００３７］ 本発明によれば、各気密封止パッケージ５０は複数のマ
イクロ波パワートランジスタ全支持する銅を被覆した金
属化セラミック基材から熱を金属プレートに固定したフ
ランジ部材を介して伝導するため金属プレート４２に固
着されている。 ［００３８］ 第２乃至４図をさらに参照して、各パッケージ５０は上
述したようにプレート４２に固着するための凹部５９を
有する金属ベース部材５８を備えている。低い熱抵抗と
熱拡散を行う形状を有する金属化セラミック基材６０は
、平坦な表面６２においてろうづけ材５１により前記部
材５８にろうづけされる。 ［００３９３ 本明細書で用いる用語″ろうづけ″は、少なくとも５０
０℃で必要とする材料を溶融することにより２つの金属
片を互いに溶融固着させる方法を意味する。この用語は
５００℃以下で行われる普通のはんだづけを除外する意
味内容を持つが、例えばほぼ５００℃の温度を必要とす
る金／インジウムによるはんだづけを含む。 ［００４０］ 低温のはんだは、トランジスタの組立てに必要な後の高
温処理ステップ及びマイクロ波パワートランジスタの高
い動作温度を考えると本発明には使えない。実際の例と
して、各ベース部材５８を対応の基体６０にろうづけす
るためのろうづけ材５１は、銀と銅の混合物よりなる。 この混合物により、パッケージを８００℃乃至９００℃
の温度でろうづけすることができる。 ［００４１］ 対向する平坦な表面６２．６４を有する金属化セラミッ
ク基体６０は、マイクロ波パワートランジスタ・ブロッ
ク２０（第６図）を支持するため電気的に隔離され中央
に位置する、金属を被覆したアイランド６６（第４図）
を有する。本発明によれば、この基体６０は、金属接合
剤４７の比較的薄い薄膜により基体６０のセラミック４
９に直接接合された比較的厚い銅層４５．４５′を含む
。第５及び６図にその一例を示す銅層４５．４５′は、
アイランド６６に取り付けたマイクロ波パワートランジ
スタから熱を横方向に拡散させて基体６０の厚い接合用
銅層とセラミック４９との間で低い熱抵抗で熱を伝導さ
せるに充分な厚さを有する。ニッケル層４３は金層４１
と銅層４５の間及びろうづけ材５１と銅層４５′の間の
障壁として働く。金属化アイランド６６の金層４１上に
それと直接物理的接触状態に取り付けられるブロックに
は、普通８個（第１１図を参照）のマイクロ波パワート
ランジスタのセルが含まれている。 ［００４２］ 本発明のパッケージ５０はまた、上述したパッケージの
外部においてパワーコンポーネントを接続するフレーム
封止組立体を有する。フレーム封止組立体７４（第３図
）はろうづけ材５１により基体６０にその周面に隣接し
てろうづけされる。マイクロ波パワートランジスタのパ
ッケージをろうづけする際、その健全性を維持できるの
であれば適当ないかなるフレーム封止組立体を用いても
よい。７４のような典型的なフレーム封止組立体自体の
製法は周知であり、かかるフレーム封止組立体の製造法
の詳細は本発明の一部を形成しない。しかしなから、フ
レーム封止組立体７４を一体的なユニットとして組立て
、基体６０のニッケルプレート４３にろうづけする前に
１０００℃を越える温度で一緒に焼成することを理解さ
れたい。マイクロ波パワー）・ランジスタのブロック２
０をアイラン、ドロ６に取付はワイヤーボンディングに
より電気接続した後、コバー（Ｋｏｖａｒ）で作ったカ
バー８２をフレーム封止組立体７４に共晶結合させてフ
レーム封止組立体、基体６０の金属化表面６２及びフレ
ーム封止組立体７４の内側表面により画定される空洞内
にトランジスタを気密封止する。コバーのカバー８２は
、上述したようにほぼ２８０℃の温度で周知の態様で金
／錫はんだを用いてフレーム封止組立体７．４に共晶結
合させる。 ［００４３］ 本発明のベース部材５８は、好ましくはエルコナイ）　
（Ｅｌｋｏｎｉｔｅ）のような周知のタングステン−銅
の混合物であり、はぼ６０ミルの均一な厚さを有して、
はぼ０．１ミルの厚さのニッケルをかぶせである。 ［００４４］ ろうづけ材５１は、はぼ８００乃至９００℃の温度でろ
う接する銀と銅の混合物であるのが好ましい。はぼ１ミ
ルの厚さのプレホームを用いるのが好ましいが、用途に
よってはそれよりも厚いかまたは薄いものでよい。前述
したように、金／インジウムを用いる場合、フレーム封
止組立体７４及びベース部材５８をほぼ５００℃の温度
で基体６０に固着することもできる。 ［００４５］ 基体６０のセラミックコア４９は電気絶縁体で作られる
が、比較的小さい抵抗で熱を伝導できる。しかしなから
、本発明の目的の一部を実現するにおいて、セラミック
材は酸化ベリリウム、窒化アルミニウムまたは炭化珪素
のいずれかであるのが好ましい。しかしなから、製造及
び取扱いを非常に容易にする本発明の利点を得るには、
基体を窒化アルミニウムまたは炭化珪素のいずれかで作
るのが好ましい。実際の例では、セラミックコアを酸化
ベリリウムで作り、その厚さはほぼ４０ミルであった。 熱の放散についての利点を効率よく達成するには、厚さ
が７−２５ミルの範囲のセラミックコアが好ましい。 ［００４６］ 厚さがほぼ２０乃至８０ナノメータの金属接合剤の薄膜
を、コア４９の対向する表面を画定する太い線４７．４
７′で表わす。金属接合剤はクロム、チタン、モリブデ
ン、タングステンまたはチタン−タングステンのいずれ
かであるのが好ましい。実際の例では、クロムを接合剤
として用いた。 ［００４７］ 基体６０に接合される銅層４５．４５′は、その卓越し
た伝導性から酸素を含まない高伝導性の銅でつくるのが
好ましい。銅の各層４５．４５′の厚さは、熱が横方向
に拡がってセラミックコアに広い領域に渡って入り込み
、金属ベース部材５８内を横方向に拡散するに充分な大
きさである必要がある。特定の用途により、銅層の厚さ
をほぼ０．５乃至７ミルの範囲にするのが好ましい。連
続波或いは高いパルス繰り返しレートにより発生される
パワーが必要な用途では、熱を放散させる銅層の厚さを
０．５乃至２．５ミルの範囲に設定するのが好ましい。 パルス繰り返しレートが中位或いは低い値の場合、銅層
の厚さを２．５乃至７ミルの範囲に設定するのが好まし
い。実際の例では、はとんどのレーダー送信機では２．
５ミルの厚さの銅層を用いると発生する熱を効率よく放
散できることが判明した。 ［００４８］ 本発明によれば、銅層をアクティブセル領域からセラミ
ックの大きな領域へ熱が銅層からセラミックコアへ移動
する際界面において熱抵抗を受けずに横方向に拡散でき
るに十分な厚さに基体上に付着させる。第１１図に示す
ように、熱の横方向の拡がりの増加は従来技術の金とニ
ッケルの厚さに対し銅層４５の厚さを幾らにするかによ
る。かかる熱の拡がりを第１１図において線９２で示す
。第１１図には図示しないが、熱は第２の銅層４５′　
（第５図）を通過する際更に拡がる。本発明の装置は、
各銅層４５．４５′上にかぶせた、各銅層よりも実質的
に薄いニッケル層４３を含む。ベース部材５８、ニッケ
ル層４３に関連して前述したように、厚さほぼ０．１ミ
ルのニッケル層が殆どの用途につき好ましい。 ［００４９］ 本発明の各パッケージ５０は、基体の電気的に隔離され
た平坦な表面を囲むように、またそれから離隔して、基
体及びベース部材のうちの何れかにろうづけしたフレー
ム封止組立体を含み、この組立体は複数のトランジスタ
ーの各々の少なくとも２つの端子をそれぞれのパッケー
ジの外部に電気的に接続し、その２つの端子は基体及び
ベース部材から、また互いに、電気的に隔離されている
。 ［００５０１ 更に第６図を参照して、フレーム封止組立体７４はタブ
５４．５６をパッケージ５０の金属表面から、また互い
に、電気的に隔離する金属をがぶせなアルミナ類のフレ
ーム部材７８よりなる。前述したように、フレーム封止
組立体７４はパッケージ組立て前に作る従来型フレーム
組立体でもよい。フレーム封止組立体７４は環状のプレ
ホーム５１により銅層４５上のニッケルプレート４３に
ろうづけしてもよく、このプレホームは基体６０をベー
ス部材５８に接合する際用いブこと同じろうづけ材料で
あるのが好ましい。ベース部材５８、基体６０及びフレ
ーム組立体７４をろうづけした組立体は、厚さほぼ０．
１５ミルの金層をかぶせるのが好ましい。カバー８２は
周知の金属であるコバー（Ｋｏｖａｒ）で作ることがで
きる。上述したように、カバーを金／錫はんだ７９によ
り金をかぶせたフレーム組立体７４に接合する。 ［００５月 第８及び９図を参照して、金メッキの無いマイクロ波パ
ワー半導体パッケージの第２の実施例を挿入パッケージ
１５０と呼ぶ。このパッケージ１５０は、ベース部材１
５８が、凹部１５９内に挿入される、基体１６０の全厚
からろうづけ材１５１の厚さを引いた値に実質的に相当
する矩形の凹部１５９を有する点を除きパッケージ５０
と同じである。全基体１６０が電気的に隔離されたアイ
ランドを構成する。基体１６０は対向する平坦な表面を
有し、これらの表面には前述した実施例と同様にセラミ
ックコア１６８に接合された銅及びニッケル層１４５．
１４３がある。ろうづけ材１５１により前述の実施例と
同様基体１６０がベース部材１５８に固着される。フレ
ーム組立体１７４は前述の実施例における基体の代わり
に環状プレホーム１５１によりベース部材１５８にろう
づけされる。 ［００５２］ 本発明のマイクロ波パワートランジスタ・パッケージま
たはモジュールの製造及びその内部へのトランジスター
の取付けに際し、個々のコンポーネント、即ちベース部
材５８、基体６０、フレーム組立体７４、プレホーム５
１及びカバー８２は最初に完全に作成して必要な場合ニ
ッケルメッキを施す。フレーム組立体７４は通常、１０
００’Ｃを越える温度で一緒に焼成してパッケージ５０
を組立てる前に完全に組立てる。かくして、フレーム組
立体７４は１０００’Ｃより低い温度の後続の処理ステ
ップにおいてその健全性を維持することができる。パッ
ケージ５０を組立てる際の最初の高温処理ステップは、
基体６０をベース部材５８にろうづけし、そしてフレー
ム組立体７４を実施例により基体６０か或いはベース部
材１５８にろうづけする工程である。このようにするに
あたり、ベース部材及び基体は金／インジュームにより
ろうづけする場合５００’Ｃを越える温度をまたろうづ
け材が銅７／銀である場合８００’乃至９００°Ｃの範
囲の高温にさらされる。ろうづけ温度は後続の処理ステ
ップ及びトランジスタの動作温度がそれよりも低い温度
になるように十分高いものである必要がある。また、基
体６０はろうづけステップの量感影響を受けないことが
重要である。これに関連して、銅層４５．４５′は膨れ
たり或いはセラミックコア４９から剥離しないようにす
る。 ［００５３］ 組立体のろうづけに続いて、被覆を施していないパッケ
ージ５０または１５０をニッケル及び金メッキするのが
好ましく、その後、トランジスタのダイス２０をほぼ４
１０°乃至４２０’Ｃの温度になる金／シリコンはんだ
で基体６０のアイランド６６に固着する。トランジスタ
２１のワイヤリードを従来式の圧力ボンディングにより
タブ４０及び他の内部の電気接続部に固着し、最後に、
カバー８２を金／錫はんだを用いて金メッキしたフレー
ム組立体７４または１７４にほぼ２８０°Ｃの温度で共
晶接合することによりトランジスタを気密封止する。 ［００５４］ 基体６０を形成するにあたり、セラミックコア４９を脱
脂及びすすぎにより最初に調製する。これは、後の処理
工程または動作時において銅層４５．４５′にふくれを
生せしめるかコアから剥離させる傾向のある全ての汚染
物質を除去するのにその清浄工程が有効であるとして任
意周知の方法により実行できる。 ［００５５］ 本発明によれば、セラミックの基体を調製する重要なス
テップは、最初の脱脂及びすすぎステップに続き好まし
くは酸素またはアルゴンのプラズマを用いてセラミック
表面をプラズマによりスパッタリングすることである。 ［００５６］ 本発明のコアを調製するにあたり、セラミックコア４９
を最初に、はぼ６０゜Ｃ±３°Ｃの温度で１０乃至１５
分間クロム酸／硫酸のような周知のガラス清浄溶液内に
浸す。その後コアを低温の脱イオン水で１０分から１５
分の間すすぐ。 ついで２度すすいだコアを沸騰する２−プロパツルに浸
してその中で２乃至３分間沸騰させる。その後基体のコ
アを蒸気を通して沸騰する２−プロン（ノルからゆっく
りと引出すことにより更にコアの脱脂を行う。 ［００５７］ プラズマスパッタリングの前に、３３０ｖの電源を用い
５００Ｗで５分間コアをバイアスエツチングするのが好
ましい。その後、コアを酸素またはアルゴンのプラズマ
で１９０ｖ、７００Ｗの出力パワーでほぼ２分間コアの
プラズマスパッタリングを行う。 ［００５８］ 一旦コアのプラズマスパッタリングを行った後、接合用
薄膜４７をコア上にスパッタリングするのが好ましい。 上述した接合剤の１つをほぼ２０乃至８０ナノメータの
厚さになるまでスパッタリングする。実際の例では、前
述のプラズマスパッタリングと同じパワー及び電圧で２
分間コア上にクロムをスパッタリングして必要な厚さを
得る。 ［００５９］ 本発明の方法は、さらに銅層の接合を確実にするためス
パッタリングされた接合薄膜の表面にプラズマスパッタ
リングを施すステップを含む。これに続いて前に述べた
プラズマスパッタリングと同じパワーでほぼ４０分間プ
ラズマスパッタリングされた接合薄膜上の銅にスパッタ
リングを施す。この接合薄膜を薄膜で覆われたセラミッ
クコアに銅層をほぼ３ミルを越えない厚さにスパッタリ
ングにより形成する。銅層をさらに厚くする必要がある
場合には、前述したように核層の残りの厚みを電気メッ
キにより形成するのが好ましい。基体の反対側も同じよ
うにして層を形成する。実際には、薄膜及び銅の両方を
周知のＲＦ周波ダイオードスパッタリング法により形成
した。好ましい方法にはＲＦスパッタリングが含まれる
が、マグネトロンを用いたスパッタリング、電子ビーム
蒸着または誘導加熱もまた利用できる。銅層を例えばス
ルーホールのような開口内に或いは基体の端縁に付着さ
せるのが望ましい場合、バイアス電圧を用いるスパッタ
リングを利用できる。しかしなから、基体の平坦な表面
以外の領域においてかかる銅の付着が望ましくない場合
には、バイアス電圧を用いないスパッタリングで十分で
ある［００６０１ 銅層を適当な厚さまでスパッタリングにより形成した後
、基体を超音波で攪拌されたアセトン中に５乃至１０分
間配置する。アセトンを換えて再び５乃至１０分間洗浄
する。アセトンを吹き飛ばして基体を紙タオルで乾かす
。
【００６１】 ついで基体を’Ｎｅｕｔｒａ　Ｃ１ｅａｎ　　浴内に５
５−６０°Ｃの温度で１０−１５分間配置し、冷たい水
道水で１−２分の間すすぐ。 ［００６２］ 本発明によれば、厚い銅層を有する金属アイランドがパ
ッケージ５０の残りの部分から電気的に隔離される。こ
のアイランドはアイランド６６（第４及び６図）のよう
に基体６０の中心に配置させるか、或いは第８．９及び
１０図に関連して説明した挿入型である。 ［００６３］ 第４及び６図の実施例の装置を製作するにあたり、第７
Ａ図を参照して、基体４９を前述したように調製し、接
合用薄膜４７を第７Ｂ図に示すようにコア上にスパッタ
リングにより形成し、そして第７Ｃ図に示すように４５
ａで示す０．　５乃至３ミルの銅を接合用薄膜４７上に
好ましくはスパッタリングにより形成する。ついで、基
体６０の所望の電気的隔離アイランド６６の形状及び大
きさに対応する内部領域を有するレジストの環状フレー
ム９０を、第７Ｄ図に示すように基体の中央のスパッタ
リングにより形成された銅層上に付着させる。レジスト
９０の厚さは銅層４５の所望の全厚に相当するのが好ま
しい。レジスト９０の付着に続いて、銅層の部分４５ｄ
を銅層部分４５ａ上においてレジスト９０の厚さにほぼ
等しくなるまで電気メッキする。換言すれば、電気メッ
キにより形成される厚さは第７Ｅ図に示すように銅層４
５の所望の全厚に相当する。銅層４５ｂの電気メッキ後
、レジスト９０を取り除いて環状レジストフレーム９０
の下にあり第７Ｆ図に示すように電気的に隔離された部
分６６と基体の残りの部分とのスペースを画定する薄く
スパッタリングされた層部分４５ａを露出させる。層部
分４５ｂの付着後、層部分４５ａは点線で示したライン
９１により画定され層部分４５ｂが４５ａを覆う。全体
が銅に覆われた基体を第７Ｇ図に示すように露出した薄
くスパックリングを施１−た銅層４５ａを取り除くに十
分な普通の銅エツチング液でエツチングする。かかるエ
ツチングにより銅層４５の層部分４５ｂの対応厚さ部分
も除去され、所望の全厚を有する層４５が残る。露出し
な銅層４５ａ、４５ｂから薄い銅を取り除いた後、薄い
接合用薄膜４７を除去するに適当なエツチング材を用い
゛Ｃ第７　Ｈ図に示すように基体の電気的に隔離された
部分６６とその残りの部分との間の僅かに残った導電性
表面または接点を除去する。銅をエツチングするにあた
り、シアン化第二鉄９３７１００　ｍ　ｌの溶液を１滴
加え２０秒間攪拌した４０−４５°Ｃの過硫酸アンモニ
ウム内に基体を浸す。ついで、冷たい水道水で２０−３
０秒の間水洗する。クロムをエツチングするにおいて、
７０−７５０の５０％塩化水素酸溶液内に１０秒間攪拌
した状態で浸す。ついで２０−３０秒間冷たい水道水で
水洗する。 ［００６４］ 最後の清浄を行うために、再び’Ｎｅｕｔｒａ　Ｃ１ｅ
ａｎ　　内に５５°−６０°Ｃで５−１０分間配置し、
ついで冷たい水道水で１−２分間水洗する。過硫酸アン
モニウムエッチ〕・グ浴内に２−３秒間浸し、ついで窒
素ガスで吹き飛ばし基体を乾燥させる。 ［００６５］ 第７■図に示すように、ニッケル層４３を銅層４５に電
気メッキし、金の外側層４１をニッケル層４３に電気メ
ッキする。 ［００６６］ ベース部材１５８がその１つの平坦な表面に凹部１５９
を有し、基体１６０がその上部の平坦な表面１６２がベ
ース部材１５８の表面」６３と実質的に同平面となるよ
う凹部１５９内に配置された第８及び９図の実施例に特
に用いる本発明方法の変形例では、幾つかの基体１６０
の大きさに相当するセラミック材１７０の大きなシート
を第７Ａ−７Ｃ図に示し上述したように調製する。例え
ば、どこでも０．　５乃至３ミルの厚さに銅層をスパッ
タリングにより形成する。銅層の残りの部分をスパッタ
リングにより形成した層上に電気メッキにより形成して
全厚を得るようにしても良い。前記銅層に次いでニッケ
ルを被せる。第１０図に示すように、銅の大きなシート
１７０を所望の大きさに切断しベース部材１５８の凹部
１５９に挿入することも可能である。ニッケル層１４３
を何れの方法を用いるかに関係な〈従来の電気メッキに
より前述した任意所望の厚さになるまで銅層１゜４５に
被覆を形成する。 ［００６７］ 銅層を所望のセラミックに付着させる方法の変形例を、
銅の全厚がほぼ３ミルまたはそれ以下である第６図に示
したパッケージの実施例に用いることができる。かかる
方法には、基体を調製した後前述したようにクロムと銅
の層をプラズマスパッタリングにより形成するステップ
が含まれる。ついで、アイランド領域６６を基体の残り
の部分から分離する環状溝に相当する領域を除きホトレ
ジストを基体に付着させる。その後鍋と接合材を溝から
エツチングし、コアの残りの部分からホトレジストを除
去する。厚さの大きい銅層では、電気的に隔離されたア
イランドを分離する溝がアンダーカットされ所望の大き
さよりも大きくなる傾向がある。 ［００６８］ 基体６０の調製が完了した後、ニッケルプレートを形成
する前、その基体をアイランド６６と基体の残りの部分
との間が連続しているか否かチエツクする。もしクロム
がショートしている場合、７０−７５°Ｃのクロムエツ
チング液に４−５秒−間浸し、ついで２５−３０秒の間
水洗してイソプロピルアルコールで洗い、水素ガスを吹
き付けることによって乾燥させる。もし薄い銅がショー
トしている場合には、そのショート部分をプローブで軽
くこすり取り、１０−１５秒の間４０−４５°Ｃの過酸
化アンモニウムエツチング液に浸してその後２５−３０
秒の間水洗する。そしてクロムがショートの場合と同じ
上述した手順に従う。 ［００６９］ 要約すると、本発明者等は、後の組立てプロセスに悪い
影響を及ぼさずにＭｏＭｎ接合層をなくし且つトランジ
スタパッケージの熱的性能を一段と向上させる金属化プ
ロセスを発明した。加えて、このプロセスは珪素ブロッ
クの直ぐ下方において最も必要とされる所で熱の拡散を
効率よく行うのを可能にする厚い銅を形成する金属化を
含む。この方法はＡＩＮ及びＳｉＣのようなヒートシン
ク材にも利用可能である。酸化ベリリウムが毒性を持つ
ため、これらの代替品となるヒートシンク材は安全リス
クを減少するだけでなく取扱い能力についての改良でも
あり、最終的にはパッケージのコストの減少となる。更
に、熱伝導特性が向上することによりパッケージの熱的
性能が更に改善される。 ［００７０１ 金属化プロセスは、バイヤス電圧を印加または印加せず
にマグネトロンＲＦダイオードを用いるスパッタリング
により行うことが可能である。これによるとセラミック
の側壁において一段と大きい保護が得られるが、これは
上述した用途だけでなく他の基体の用途におけるスルー
ホールにとって重要である。もし用途により側壁の保護
を良好にする必要があれば電子ビーム蒸着または誘導加
熱付着プロセスを用いることができる。このプロセスで
はまた、金属を付着させる前に最終的清浄を行うため予
めプラズマによりスパッタリングすることができる。上
述したように、クロムの代わりに別の金属を用いること
ができる。バイアス電圧をかけると側壁の付着具合を増
加できるが、このプロセスにとっては必要条件ではない
。スパッタリングにより形成される銅の厚さは１ミクロ
ンから３ミルの範囲である。スパッタリングにより形成
されたクロム／銅のベース上に銅を電気メッキにより形
成するのは、厚い（０，５−７ミル）銅の薄膜を得るた
めの好ましいプロセスである。標準の酸Ｃｕメッキ液が
用いられる。 ［００７１］ 当業者にとっては頭書した特許請求の範囲及びそれらの
均等物の範囲内にある限り本発明の範囲または精神から
逸脱することなくモジュール及びパッケージの構成にお
いてまた本発明の装置及び方法において種々の変形例及
び設計変更を想到することができるであろう。その−例
として銅、ニッケル、金層のメッキの厚さ及びセラミッ
クコアの厚さは用途により異なるであろう。
【図面の簡単な説明】
［図１１ 第１図は幾つかのマイクロ波パワートランジスタ・パッ
ケージを用いる本発明による電力増幅器モジュールの概
略図である。
【図２］ 第２図は、本発明によるマイクロ波パワートランジスタ
・パッケージの平面図である。 【図３】 第３図は、第２図に示したマイクロ波パワートランジス
タ・パッケージの立面図である。
【図４】 第４図は、第２図のマイクロ波パワートランジスタ・パ
ッケージの平面図であり、マイクロ波パワートランジス
タが取り付けられる電気的に隔離されたアイランド領域
を持つ金属化基体表面を示すためカバーを取り除いた状
態を示す。
【図５】 第５図は、熱放散路を示し、第４図の線５−５に沿って
とった金属化セラミック基体及びフランジまたはベース
部組立体の誇張した断片的な拡大断面図である
【図６】 第６図は、第２図の線６−６に沿ってとった第２及び３
図のマイクロ波パワートランジスタ・パッケージの誇張
した拡大垂直横断面図であり、第４図に示したようなア
イランド領域上に取り付けられた幾つかのマイクロ波パ
ワートランジスタのブロックを概略的に示す。
【図７】 第７Ａ乃至７■図は、本発明の一実施例に従って金属化
セラミック基体を調製するステップを示す。
【図８】 第８図は、本発明の別の実施例により構成したマイクロ
波パワートランジスタ・パッケージの挿入パッケージ、
ベース部材及び基体組立体部分の平面図である
【図９】 第９図は、第８図のマイクロ波パワートランジスタ・パ
ッケージの基体及びベース組立体の誇張した拡大図であ
る。
【図１０１ 第１０図は、ニッケルメッキ後第８図の実施例に用いる
ため個々の部分に切断する前の第９図に示した電気的に
隔離された複数のアイランドまたはインサートを示す図
である。 【図１１】 第］−１図は、本発明に沿ってパッケージを形成した４
つのトランジスタセルかＩし熱が拡がる態様を示す基体
の断片的な断面図である。
【図１２】 第１，２図は、従来技術の基体の断片的な断面図であり
、４つのトランジスよりなるセルブロックからの熱の伝
達が十分でない状態を示す。
【図１３】 第１３図は、金属プレート上に取り付けた従来型の基体
組立体を断面で示す断片的な拡大立面図である。
【符号の説明】
２０　パワートランジスタ ４３　ニッケル層 ４５　銅層 ４７　金属薄膜 ５０　パワートランジスタ・パッケージ５８　金属ベー
ス部材 ６０　基体 ６２．６４　平坦な表面 ７４　フレーム組立体 ８２　金属カバー
【図１】
【書類名】
図面
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１１】
【図１２】
【図１３】

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】金属ベース部材と、第１及び第２の対向す
    る平坦な表面を有するセラミックコア及び前記平坦な表
    面の各々に金属性薄膜によりほぼ０．５乃至７ミルの範
    囲の厚さになるよう接合した銅層を有する基体と、前記
    銅層にかぶせた該銅層より実質的に薄いニッケル層とよ
    りなり、前記第１の平坦な表面の銅及びニッケル層の少
    なくとも一部が前記ベース部材から電気的に隔離され、
    前記銅層が電気的に隔離された前記１つの平坦な表面上
    に取り付けた複数のマイクロ波用パワートランジスタか
    らの熱を拡散させる特性及び厚さを有し、第２の平坦な
    表面が金属ベース部材にろうづけされており、さらに、
    複数のマイクロ波パワートランジスタの各々の、前記基
    体及びベース部材から、また互いに、電気的に隔離され
    た少なくとも２つの端子をパッケージの外部で電気接続
    するため基体の電気的に隔離された平坦な表面を囲み且
    つそれから離隔するように基体及びベース部材のうちの
    一方にろうづけしたフレーム組立体と、基体の電気的に
    隔離された表面に取り付けた複数のパワートランジスタ
    と、それぞれのパッケージ内において前記複数のトラン
    ジスタを気密封止するためフレーム組立体に接合した金
    属カバーとよりなるパワートランジスタ用パッケージ。
  2. 【請求項２】金属ベース部材は対向する平坦な表面を有
    し、前記フレーム組立体を第１の表面の電気的に隔離さ
    れた部分を囲み且つそれから離隔されるように基体の第
    １の表面にろうづけしたことを特徴とする請求項第１項
    に記載のパッケージ。
  3. 【請求項３】ろうづけしたベース部材と基体に金メッキ
    が施されていることを特徴とする請求項第１項に記載の
    パッケージ。
  4. 【請求項４】セラミックコアが酸化ベリリウム、窒化ア
    ルミニウム及び炭化珪素よりなる群のうちの１つで作ら
    れていることを特徴とする請求項第１項に記載のパッケ
    ージ。
  5. 【請求項５】銅層の接合剤がクロム、チタン、モリブデ
    ン、タングステン、チタン−タングステンよりなる群の
    うちの１つにより形成され、厚さがほぼ２０乃至８０ナ
    ノメータの薄膜であることを特徴とする請求項第１項に
    記載のパッケージ。
  6. 【請求項６】ベース部材、基体及びフレーム組立体を互
    いにろうづけするろうづけ材が銀と銅の混合物であるこ
    とを特徴とする請求項第１項に記載のパッケージ。
  7. 【請求項７】前記複数のトランジスタが珪素のダイスを
    含み、前記珪素のダイスを金／珪素はんだにより基体の
    電気的に隔離された第１表面にはんだづけしたことを特
    徴とする請求項第１項に記載のパッケージ。
  8. 【請求項８】金属カバーを金／スズはんだでフレーム組
    立体に接合したことを特徴とする請求項第１項に記載の
    パッケージ。
  9. 【請求項９】フレーム組立体が一体的な単一部材を形成
    するよう一緒に焼成された複数の積層、導電性及び絶縁
    性の層を含むことを特徴とする請求項第１項に記載のパ
    ッケージ。
  10. 【請求項１０】金属ベース部材の中心に凹部
    を設け、フレーム組立体を前記凹部を囲むベース部材に
    ろうづけし、基体を第１表面をベース部材から電気的に
    隔離するため凹部内に且つその端縁から離隔して設けた
    ことを特徴とする請求項第１項に記載のパッケージ。
  11. 【請求項１１】前記基体が、酸化ベリリウム、窒化アル
    ミニウム及び炭化珪素よりなる群のうちの１つで形成し
    た、厚さがほぼ７乃至４０ミルの範囲のセラミックコア
    と、クロム、チタン、モリブデン、タングステン及びチ
    タン−タングステンよりなる群のうちの１つで形成した
    、前記銅層をコアに接合するための、ほぼ２０乃至８０
    ナノメータの範囲の厚さを有する、セラミックコア上に
    直接付着した薄膜と、前記銅層にかぶせたニッケル層と
    、基体の少なくとも第１の表面のニッケル層にかぶせた
    金層とよりなることを特徴とする請求項第１項に記載の
    パッケージ。
  12. 【請求項１２】ベース部材、基体及びフレーム組立体を
    互いにろうづけするろうづけ材が銀と銅の混合物プレホ
    ームであることを特徴とする請求項第１１項に記載のパ
    ッケージ。
  13. 【請求項１３】パッケージの複数のトランジ
    スタが珪素のダイスを含み、珪素のダイスを金／珪素は
    んだにより基体の電気的に隔離された第１表面にはんだ
    づけしたことを特徴とする請求項第１２項に記載のパッ
    ケージ。
JP2418942A 1989-12-22 1990-12-21 パワートランジスタ用パッケージ Withdrawn JPH04144259A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US45328789A 1989-12-22 1989-12-22
US453287 1989-12-22

Publications (1)

Publication Number Publication Date
JPH04144259A true JPH04144259A (ja) 1992-05-18

Family

ID=23799949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2418942A Withdrawn JPH04144259A (ja) 1989-12-22 1990-12-21 パワートランジスタ用パッケージ

Country Status (4)

Country Link
US (1) US5814880A (ja)
EP (1) EP0434264B1 (ja)
JP (1) JPH04144259A (ja)
DE (1) DE69013310T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006334795A (ja) * 2005-05-31 2006-12-14 Victor Co Of Japan Ltd 成形金型
JP2009532892A (ja) * 2006-04-06 2009-09-10 バレオ・エチユード・エレクトロニク 特にパワーエレクトロニクス部品用のスタンド、そのようなスタンドを備える電力モジュール、モジュールを備えるアセンブリ、及び、上記モジュールによって制御される電気部材
JP2023510648A (ja) * 2020-03-31 2023-03-14 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 熱性能が向上したパワーモジュールデバイス

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4222474A1 (de) * 1992-07-09 1994-01-13 Bosch Gmbh Robert Montageeinheit für Mehrlagenhybrid mit Leistungsbauelementen
US5527627A (en) * 1993-03-29 1996-06-18 Delco Electronics Corp. Ink composition for an ultra-thick thick film for thermal management of a hybrid circuit
US5395679A (en) * 1993-03-29 1995-03-07 Delco Electronics Corp. Ultra-thick thick films for thermal management and current carrying capabilities in hybrid circuits
US5965193A (en) * 1994-04-11 1999-10-12 Dowa Mining Co., Ltd. Process for preparing a ceramic electronic circuit board and process for preparing aluminum or aluminum alloy bonded ceramic material
FR2721437B1 (fr) * 1994-06-17 1996-09-27 Xeram N Boîtier hermétique à dissipation thermique améliorée notamment pour l'encapsulation de composants ou circuits électroniques et procédé de fabrication.
US5726605A (en) * 1996-04-14 1998-03-10 Northrop Grumman Corporation Silicon carbide RF power module
JP3301355B2 (ja) * 1997-07-30 2002-07-15 日立電線株式会社 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
US6093960A (en) * 1999-06-11 2000-07-25 Advanced Semiconductor Engineering, Inc. Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance
US6627987B1 (en) * 2001-06-13 2003-09-30 Amkor Technology, Inc. Ceramic semiconductor package and method for fabricating the package
DE60234950D1 (de) * 2001-11-12 2010-02-11 Neomax Materials Co Ltd Kapselung für elektronische teile, deckel dafür, material für den deckel und verfahren zur herstellung des deckelmaterials
US6818477B2 (en) * 2001-11-26 2004-11-16 Powerwave Technologies, Inc. Method of mounting a component in an edge-plated hole formed in a printed circuit board
US7377419B1 (en) * 2004-04-01 2008-05-27 The United States Of America As Represented By The United States Department Of Energy Brazing open cell reticulated copper foam to stainless steel tubing with vacuum furnace brazed gold/indium alloy plating
DE102004047659A1 (de) * 2004-09-30 2006-04-13 Infineon Technologies Ag Verfahren zur Herstellung eines Flansches für ein Halbleiterbauelement sowie nach diesem Verfahren hergestellter Flansch
US7521789B1 (en) * 2004-12-18 2009-04-21 Rinehart Motion Systems, Llc Electrical assembly having heat sink protrusions
JP5484338B2 (ja) * 2009-01-22 2014-05-07 京セラ株式会社 素子搭載用基板、およびこれを用いた素子収納用パッケージ
JP2014207388A (ja) * 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
CN103747653B (zh) * 2013-12-19 2016-04-06 西安电子工程研究所 T/r组件的散热结构及结构中热管的设计方法
JP7261545B2 (ja) * 2018-07-03 2023-04-20 新光電気工業株式会社 配線基板、半導体パッケージ及び配線基板の製造方法
CN115286415A (zh) * 2022-06-28 2022-11-04 中国科学院合肥物质科学研究院 氮化铝覆铜陶瓷及其制备方法和应用
CN118073208B (zh) * 2024-04-16 2024-07-19 四川九洲电器集团有限责任公司 一种微波功率放大器小型化制备方法及微波功率放大器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3814633A (en) * 1961-12-26 1974-06-04 Rca Corp Thermo-electric modular structure and method of making same
US3626259A (en) * 1970-07-15 1971-12-07 Trw Inc High-frequency semiconductor package
JPS5530815A (en) * 1978-08-25 1980-03-04 Toshiba Corp Semiconductor containing vessel
JPS55132048A (en) * 1979-04-03 1980-10-14 Toshiba Corp Semiconductor device
JPS57130441A (en) * 1981-02-06 1982-08-12 Hitachi Ltd Integrated circuit device
JPS6038867B2 (ja) * 1981-06-05 1985-09-03 株式会社日立製作所 絶縁型半導体装置
JPS58101412A (ja) * 1981-12-11 1983-06-16 Matsushita Electric Ind Co Ltd 巻鉄心型変圧器の製造方法
JPS59175733A (ja) * 1983-03-25 1984-10-04 Hitachi Ltd 絶縁型半導体装置
US5001546A (en) * 1983-07-27 1991-03-19 Olin Corporation Clad metal lead frame substrates
US4649416A (en) * 1984-01-03 1987-03-10 Raytheon Company Microwave transistor package
JPS60147146A (ja) * 1984-01-10 1985-08-03 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS6265991A (ja) * 1985-09-13 1987-03-25 株式会社東芝 高熱伝導性セラミツクス基板
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4639760A (en) * 1986-01-21 1987-01-27 Motorola, Inc. High power RF transistor assembly
US4835593A (en) * 1986-05-07 1989-05-30 International Business Machines Corporation Multilayer thin film metallurgy for pin brazing
JPS63240051A (ja) * 1987-03-27 1988-10-05 Nec Corp セラミツクキヤツプ
CA1284536C (en) * 1987-07-03 1991-05-28 Akira Sasame Member for semiconductor apparatus
JPH0750813B2 (ja) * 1988-05-23 1995-05-31 三菱電機株式会社 半導体レーザ素子用サブマウント
JPS6457683A (en) * 1988-07-21 1989-03-03 Nippon Telegraph & Telephone Low temperature wiring board for mounting electronic circuit device chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006334795A (ja) * 2005-05-31 2006-12-14 Victor Co Of Japan Ltd 成形金型
JP2009532892A (ja) * 2006-04-06 2009-09-10 バレオ・エチユード・エレクトロニク 特にパワーエレクトロニクス部品用のスタンド、そのようなスタンドを備える電力モジュール、モジュールを備えるアセンブリ、及び、上記モジュールによって制御される電気部材
JP2023510648A (ja) * 2020-03-31 2023-03-14 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 熱性能が向上したパワーモジュールデバイス

Also Published As

Publication number Publication date
DE69013310T2 (de) 1995-04-27
EP0434264A3 (en) 1991-12-18
DE69013310D1 (de) 1994-11-17
US5814880A (en) 1998-09-29
EP0434264B1 (en) 1994-10-12
EP0434264A2 (en) 1991-06-26

Similar Documents

Publication Publication Date Title
JPH04144259A (ja) パワートランジスタ用パッケージ
US5904499A (en) Package for power semiconductor chips
US6377461B1 (en) Power electronic module packaging
US4611745A (en) Method for preparing highly heat-conductive substrate and copper wiring sheet usable in the same
US4727454A (en) Semiconductor power module
KR20190008132A (ko) 전력 반도체 집성식 패키징용 세라믹 모듈 및 그 제조 방법
US3597658A (en) High current semiconductor device employing a zinc-coated aluminum substrate
US4951014A (en) High power microwave circuit packages
JPH01132151A (ja) 集積回路を相互接続するためのモジユ−ル
US20010050100A1 (en) Cu plated ceramic substrate and a method of manufacturing the same
TW554417B (en) Circuit board, method for manufacturing same, and high-output module
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
CN116613074A (zh) 一种利用脉冲热压焊制备覆铜氮化铝金锡热沉的方法
TW544773B (en) Circuit board, method for manufacturing same, and high-output module
JP2024516742A (ja) マイクロエレクトロニクスパッケージアセンブリおよび作製方法
CN110034016A (zh) 一种半导体芯片正面铝层可焊化方法
JP2000269392A (ja) 半導体モジュール及び放熱用絶縁板
JP2001135789A (ja) 積層セラミック基板及びこれを用いたパワーモジュール用基板
JPH0518477B2 (ja)
JPS60178655A (ja) リ−ドフレ−ム
JP2001135753A (ja) 半導体モジュール用基板及びその製造方法
US10720380B1 (en) Flip-chip wire bondless power device
RU2696369C1 (ru) Коммутационная плата на нитриде алюминия для силовых и мощных СВЧ полупроводниковых устройств, монтируемая на основании корпуса прибора
JPH1167841A (ja) 出力半導体チップの実装方法及び半導体チップ用パッケージ
JP3165559B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980312