JP3165559B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3165559B2 JP3165559B2 JP14808793A JP14808793A JP3165559B2 JP 3165559 B2 JP3165559 B2 JP 3165559B2 JP 14808793 A JP14808793 A JP 14808793A JP 14808793 A JP14808793 A JP 14808793A JP 3165559 B2 JP3165559 B2 JP 3165559B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- package
- metal package
- bottom plate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は金属パッケージと回路部
とを一体化した半導体装置に関する。
とを一体化した半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、電子回路が予め形
成された基板をパッケージ内に組み込む方式が用いられ
ており、一般的に図２に示すように構成される。すなわ
ち、この半導体装置は金属パッケージ１４の内部底板上
に、電子回路が予め形成されたセラミック材料等からな
る基板１６が半田剤（または接着剤）１５により固定さ
れた構造となっている。基板１６の材料としては、一般
にアルミナ、ＡｌＮ（窒化アルミニウム）、ＢｅＯ（酸
化ベリリウム）等が使用される。
成された基板をパッケージ内に組み込む方式が用いられ
ており、一般的に図２に示すように構成される。すなわ
ち、この半導体装置は金属パッケージ１４の内部底板上
に、電子回路が予め形成されたセラミック材料等からな
る基板１６が半田剤（または接着剤）１５により固定さ
れた構造となっている。基板１６の材料としては、一般
にアルミナ、ＡｌＮ（窒化アルミニウム）、ＢｅＯ（酸
化ベリリウム）等が使用される。
【０００３】基板１６上には、裸ＩＣチップ１１等の電
子部品が半田剤（あるいは接着剤）１０で固着実装され
ている。また、基板１６上の電子回路と裸ＩＣチップ１
１とは、ワイヤボンディング法を用いてＡｌ（アルミニ
ウム）やＡｕ（金）材料のワイヤ９により結線されてい
る。さらに、基板１６上の電子回路とリードピン１３と
の結線もワイヤボンディングにより行われている。
子部品が半田剤（あるいは接着剤）１０で固着実装され
ている。また、基板１６上の電子回路と裸ＩＣチップ１
１とは、ワイヤボンディング法を用いてＡｌ（アルミニ
ウム）やＡｕ（金）材料のワイヤ９により結線されてい
る。さらに、基板１６上の電子回路とリードピン１３と
の結線もワイヤボンディングにより行われている。
【０００４】なお、リードピン１３はガラス（ガラスハ
ーメチックシール部）１２を介して金属パッケージ１４
に電気的に絶縁された状態で取り付けられている。ま
た、金属パッケージ１４の内部は金属カバー２２がシー
ム溶接されることにより気密封止され、不活性ガスで満
たされている。
ーメチックシール部）１２を介して金属パッケージ１４
に電気的に絶縁された状態で取り付けられている。ま
た、金属パッケージ１４の内部は金属カバー２２がシー
ム溶接されることにより気密封止され、不活性ガスで満
たされている。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
装置では、セラミック材料等で作られた基板１６が必要
であるため、これを収容する金属パッケージ１４を薄く
することができない。すなわち、金属パッケージ１４の
高さが大きくなり、小型化が難しいという欠点がある。
装置では、セラミック材料等で作られた基板１６が必要
であるため、これを収容する金属パッケージ１４を薄く
することができない。すなわち、金属パッケージ１４の
高さが大きくなり、小型化が難しいという欠点がある。
【０００６】また、裸ＩＣチップ１１の熱は基板１６を
介して金属パッケージ１４に放熱するため放熱性が悪
く、基板１６の熱抵抗分だけ裸ＩＣチップ１１のジャン
クション温度が上昇するという問題もある。
介して金属パッケージ１４に放熱するため放熱性が悪
く、基板１６の熱抵抗分だけ裸ＩＣチップ１１のジャン
クション温度が上昇するという問題もある。
【０００７】しかも、基板１６を必要とすることは、半
導体装置の組み立て作業工程を複雑化させるので、作業
性の面でも問題がある。さらに、この種の半導体装置に
おいて基板１６は一般に高価であることと、作業工程が
複雑であることとから、半導体装置の製造コストが高く
なるという欠点もある。
導体装置の組み立て作業工程を複雑化させるので、作業
性の面でも問題がある。さらに、この種の半導体装置に
おいて基板１６は一般に高価であることと、作業工程が
複雑であることとから、半導体装置の製造コストが高く
なるという欠点もある。
【０００８】本発明は、このような従来の問題点を解決
するためになされたもので、金属パッケージ内に基板を
用いることなく電子回路を構成するようにして、小型化
と放熱特性の向上、作業性の向上およびコストの低減を
図ることができる半導体装置を提供することを目的とす
る。
するためになされたもので、金属パッケージ内に基板を
用いることなく電子回路を構成するようにして、小型化
と放熱特性の向上、作業性の向上およびコストの低減を
図ることができる半導体装置を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る半導体装置は金属パッケージの内部底
板上に絶縁層を介して所望パターン形状の導体層からな
る電子回路を形成し、この電子回路上に各種の電子部品
を実装する構成としたことを特徴とする。
め、本発明に係る半導体装置は金属パッケージの内部底
板上に絶縁層を介して所望パターン形状の導体層からな
る電子回路を形成し、この電子回路上に各種の電子部品
を実装する構成としたことを特徴とする。
【００１０】ここで、好ましい実施態様によると、金属
パッケージは例えばＣｕＷ，ＡｌおよびＦｅ−Ｎｉ合金
の少なくとも一種の材料からなり、少なくとも一辺の寸
法が５０ｍｍ以上の大型パッケージが使用される。ま
た、絶縁層は金属パッケージの内部底板の表面上に例え
ばＳｉＯ2 ガラスの溶融、焼き付け等の方法により直接
形成される。絶縁層の厚さは、１０〜１００ミクロン程
度が適当である。一方、導体層は真空蒸着法、溶射法、
メッキ法あるいはこれらの幾つかを組み合わせた方法に
より、１〜５００ミクロンの厚さに形成される。この導
体層に用いる導体材料としては、Ａｌ，Ｃｕ，Ａｕ，Ｔ
ｉ，Ｎｉ，Ｃｒのいずれか、またはこれらを適宜組み合
わせたものが用いられる。導体層は、複数の導体材料の
層を積層して構成することも可能である。
パッケージは例えばＣｕＷ，ＡｌおよびＦｅ−Ｎｉ合金
の少なくとも一種の材料からなり、少なくとも一辺の寸
法が５０ｍｍ以上の大型パッケージが使用される。ま
た、絶縁層は金属パッケージの内部底板の表面上に例え
ばＳｉＯ2 ガラスの溶融、焼き付け等の方法により直接
形成される。絶縁層の厚さは、１０〜１００ミクロン程
度が適当である。一方、導体層は真空蒸着法、溶射法、
メッキ法あるいはこれらの幾つかを組み合わせた方法に
より、１〜５００ミクロンの厚さに形成される。この導
体層に用いる導体材料としては、Ａｌ，Ｃｕ，Ａｕ，Ｔ
ｉ，Ｎｉ，Ｃｒのいずれか、またはこれらを適宜組み合
わせたものが用いられる。導体層は、複数の導体材料の
層を積層して構成することも可能である。
【００１１】金属パッケージの内部底板上に絶縁層を形
成し、更にその上に導体層を形成した後、導体層の一部
を化学的エッチング等により除去すると、所望のパター
ン形状の導体パターンが形成され、電子回路に加工され
る。すなわち、金属パッケージ上に基板を介することな
く直接電子回路が形成される。そして、この電子回路上
に裸ＩＣチップ等の各種電子部品を実装する。導体層を
所望のパターン形状にして電子回路化する方法として
は、化学的エッチングの他、導体層の形成時に不要な部
分をマスキングしておく方法も用いることが可能であ
る。
成し、更にその上に導体層を形成した後、導体層の一部
を化学的エッチング等により除去すると、所望のパター
ン形状の導体パターンが形成され、電子回路に加工され
る。すなわち、金属パッケージ上に基板を介することな
く直接電子回路が形成される。そして、この電子回路上
に裸ＩＣチップ等の各種電子部品を実装する。導体層を
所望のパターン形状にして電子回路化する方法として
は、化学的エッチングの他、導体層の形成時に不要な部
分をマスキングしておく方法も用いることが可能であ
る。
【００１２】
【作用】このように構成される本発明の半導体装置で
は、金属パッケージ内に基板を必要としないため、基板
がない分だけ金属パッケージの高さが小さくなり、半導
体装置全体の小型化が可能となる。絶縁層は単に電気的
な絶縁が目的であり、また基板に比較して遥かに薄くで
きることはいうまでもない。
は、金属パッケージ内に基板を必要としないため、基板
がない分だけ金属パッケージの高さが小さくなり、半導
体装置全体の小型化が可能となる。絶縁層は単に電気的
な絶縁が目的であり、また基板に比較して遥かに薄くで
きることはいうまでもない。
【００１３】また、金属パッケージの内部底板上に基板
を介さず絶縁層と導体層からなる電子回路が直接形成さ
れ、この電子回路上に電子部品が実装されるため、電子
部品の熱を効率よく金属パッケージに放熱することがで
きる。従って、裸ＩＣチップについて考えれば、従来の
構成に比べて基板の熱抵抗分だけジャンクション温度を
下げることができる。この結果、半導体装置の信頼性が
向上する。
を介さず絶縁層と導体層からなる電子回路が直接形成さ
れ、この電子回路上に電子部品が実装されるため、電子
部品の熱を効率よく金属パッケージに放熱することがで
きる。従って、裸ＩＣチップについて考えれば、従来の
構成に比べて基板の熱抵抗分だけジャンクション温度を
下げることができる。この結果、半導体装置の信頼性が
向上する。
【００１４】さらに、基板を必要としないことから部品
点数が減り、組み立て作業工数が削減され、基板費用も
不要となるため、半導体装置全体の製造コストが大幅に
低減される。基板を必要としない分だけ部品点数が減少
することは、上述した放熱特性の向上と相まって信頼性
のさらなる向上にもつながる。
点数が減り、組み立て作業工数が削減され、基板費用も
不要となるため、半導体装置全体の製造コストが大幅に
低減される。基板を必要としない分だけ部品点数が減少
することは、上述した放熱特性の向上と相まって信頼性
のさらなる向上にもつながる。
【００１５】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は本発明の一実施例に係る半導体装置の構成
を示す図であり、（ａ）は全体の概略構成を示す断面
図、（ｂ）はその要部（回路部）の拡大断面図である。
する。図１は本発明の一実施例に係る半導体装置の構成
を示す図であり、（ａ）は全体の概略構成を示す断面
図、（ｂ）はその要部（回路部）の拡大断面図である。
【００１６】図１（ａ）において、金属パッケージ６は
コバールやＣｕＷ等の金属材料、あるいはＡｌＮ等のセ
ラミック系材料により形成され、その内部底板（以下、
パッケージ内部底板という）２０の表面は必要に応じて
研磨されている。このパッケージ内部底板２０の上には
絶縁層７が形成され、この絶縁層７の上には導体層８が
形成されている。
コバールやＣｕＷ等の金属材料、あるいはＡｌＮ等のセ
ラミック系材料により形成され、その内部底板（以下、
パッケージ内部底板という）２０の表面は必要に応じて
研磨されている。このパッケージ内部底板２０の上には
絶縁層７が形成され、この絶縁層７の上には導体層８が
形成されている。
【００１７】絶縁層７は、導体層８とパッケージ内部底
板２０との絶縁をとるために形成されたもので、例えば
ＳｉＯ2 （シリコン酸化膜）をパッケージ内部底板２０
上に焼き付けることによって形成され、その厚みは１０
〜１００ミクロンである。
板２０との絶縁をとるために形成されたもので、例えば
ＳｉＯ2 （シリコン酸化膜）をパッケージ内部底板２０
上に焼き付けることによって形成され、その厚みは１０
〜１００ミクロンである。
【００１８】一方、導体層８は例えば図１（ｂ）に示す
ようにＣｒ（クロム）層１８とその上に形成されたＡｌ
（アルミニウム）層１７とからなり、真空蒸着法により
形成される。Ｃｒ層１８は絶縁層７との間の密着性向上
のためのものであり、その厚みは例えば２０００オング
ストロームである。また、Ａｌ層１７の厚みは例えば３
ミクロンである。なお、この導体層８を真空蒸着法で形
成する際には、パッケージ内部底板２０以外の部分につ
いてはマスキング処理を行うことで、蒸着材料が付着す
るのを防止するようにする。
ようにＣｒ（クロム）層１８とその上に形成されたＡｌ
（アルミニウム）層１７とからなり、真空蒸着法により
形成される。Ｃｒ層１８は絶縁層７との間の密着性向上
のためのものであり、その厚みは例えば２０００オング
ストロームである。また、Ａｌ層１７の厚みは例えば３
ミクロンである。なお、この導体層８を真空蒸着法で形
成する際には、パッケージ内部底板２０以外の部分につ
いてはマスキング処理を行うことで、蒸着材料が付着す
るのを防止するようにする。
【００１９】導体層８を構成するＣｒ層１８およびＡｌ
層１７は、所望のパターン形状にエッチングされる。こ
のようにして絶縁層７上の導体層８は所望パターン形状
の導体パターンで構成された電子回路に加工されること
になる。なお、Ｃｒ層１８は例えば硝酸セリウムアンモ
ンと氷酢酸、純水の混合液でエッチングされ、Ａｌ層１
７は例えばリン酸と氷酢酸、純水の混合液でエッチング
される。
層１７は、所望のパターン形状にエッチングされる。こ
のようにして絶縁層７上の導体層８は所望パターン形状
の導体パターンで構成された電子回路に加工されること
になる。なお、Ｃｒ層１８は例えば硝酸セリウムアンモ
ンと氷酢酸、純水の混合液でエッチングされ、Ａｌ層１
７は例えばリン酸と氷酢酸、純水の混合液でエッチング
される。
【００２０】このようにしてパッケージ内部底板２０上
に形成された電子回路への電子部品の実装は、図２に示
した従来の半導体装置におけると同様に行われる。すな
わち裸ＩＣチップ３等の電子部品については、パッケー
ジ内部底板２０の表面の電子回路上に、具体的には導体
層８が除去されて絶縁層７が露出した部分に、半田剤
（あるいは接着剤）２で固着実装される。また、裸ＩＣ
チップ３とパッケージ内部底板２０上の電子回路（導体
層８）との間は、ワイヤボンディング法を用いてＡｌや
Ａｕ材料からなるワイヤ１で結線される。さらに、パッ
ケージ内部底板２０上の電子回路（導体層８）とリード
ピン５との間も、ＡｌやＡｕ材料からなるワイヤ１で結
線される。
に形成された電子回路への電子部品の実装は、図２に示
した従来の半導体装置におけると同様に行われる。すな
わち裸ＩＣチップ３等の電子部品については、パッケー
ジ内部底板２０の表面の電子回路上に、具体的には導体
層８が除去されて絶縁層７が露出した部分に、半田剤
（あるいは接着剤）２で固着実装される。また、裸ＩＣ
チップ３とパッケージ内部底板２０上の電子回路（導体
層８）との間は、ワイヤボンディング法を用いてＡｌや
Ａｕ材料からなるワイヤ１で結線される。さらに、パッ
ケージ内部底板２０上の電子回路（導体層８）とリード
ピン５との間も、ＡｌやＡｕ材料からなるワイヤ１で結
線される。
【００２１】リードピン５はガラス（ガラスハーメチッ
クシール部）４を介して金属パッケージ６に電気的に絶
縁された状態で取り付けられている。また、金属パッケ
ージ６の内部は例えばコバール材料で形成された金属カ
バー２１がシーム溶接されることにより気密封止され、
不活性ガスで満たされている。
クシール部）４を介して金属パッケージ６に電気的に絶
縁された状態で取り付けられている。また、金属パッケ
ージ６の内部は例えばコバール材料で形成された金属カ
バー２１がシーム溶接されることにより気密封止され、
不活性ガスで満たされている。
【００２２】本発明は、上記実施例に限定されるもので
はなく、次のように種々変形して実施することができ
る。例えば上記実施例では、パッケージ内部底板２０上
に絶縁層７および導体層８をそれぞれ１層ずつ形成して
単層の電子回路を形成した場合について説明したが、こ
れに限られるものではない。すなわち、パッケージ内部
底板２０上に直接形成される電子回路は、絶縁層上に真
空蒸着法あるいは溶射法等の方法により形成される導体
層と、同様の方法により形成されるＡｌ2 Ｏ3 ，ＳｉＯ
2 ，ＴｉＯ2 ，ＡｌＮ等の絶縁材料からなる絶縁層とを
交互に設けることで、多層電子回路化することも可能で
ある。この多層電子回路の層間の電気的接続は、絶縁層
に化学的エッチング法で孔を形成することにより実現で
きる。
はなく、次のように種々変形して実施することができ
る。例えば上記実施例では、パッケージ内部底板２０上
に絶縁層７および導体層８をそれぞれ１層ずつ形成して
単層の電子回路を形成した場合について説明したが、こ
れに限られるものではない。すなわち、パッケージ内部
底板２０上に直接形成される電子回路は、絶縁層上に真
空蒸着法あるいは溶射法等の方法により形成される導体
層と、同様の方法により形成されるＡｌ2 Ｏ3 ，ＳｉＯ
2 ，ＴｉＯ2 ，ＡｌＮ等の絶縁材料からなる絶縁層とを
交互に設けることで、多層電子回路化することも可能で
ある。この多層電子回路の層間の電気的接続は、絶縁層
に化学的エッチング法で孔を形成することにより実現で
きる。
【００２３】また、上記実施例では導体層８としてＣｒ
層１８とＡｌ層１７との積層膜を用いた場合について説
明したが、これに限られるものではなく、例えばＡｌ，
Ｃｕ，Ａｕ，Ｔｉ，Ｎｉ等の導体材料のうちの幾つかの
層を積層してもよく、また唯一つの導体材料からなる単
層膜としてもよい。
層１８とＡｌ層１７との積層膜を用いた場合について説
明したが、これに限られるものではなく、例えばＡｌ，
Ｃｕ，Ａｕ，Ｔｉ，Ｎｉ等の導体材料のうちの幾つかの
層を積層してもよく、また唯一つの導体材料からなる単
層膜としてもよい。
【００２４】
【発明の効果】以上説明したように、本発明によれば金
属パッケージの内部底板上に絶縁層を介して所望パター
ン形状の導体層からなる電子回路を形成し、この電子回
路上に各種の電子部品を実装する構成としたことによ
り、従来の半導体装置で必要であった基板が不要とな
り、従来の半導体装置に比較して小型で、放熱性に優
れ、低コストであり、信頼性にも優れた半導体装置を提
供することができる。
属パッケージの内部底板上に絶縁層を介して所望パター
ン形状の導体層からなる電子回路を形成し、この電子回
路上に各種の電子部品を実装する構成としたことによ
り、従来の半導体装置で必要であった基板が不要とな
り、従来の半導体装置に比較して小型で、放熱性に優
れ、低コストであり、信頼性にも優れた半導体装置を提
供することができる。
【図１】 本発明の一実施例に係る半導体装置の概略構
成を示す断面図および要部の拡大断面図
成を示す断面図および要部の拡大断面図
【図２】 従来の半導体装置の概略構成を示す断面図
１…ワイヤ ２…半田剤 ３…裸ＩＣチップ ４…ガラス ５…リードピン ６…金属パッケ
ージ ７…絶縁層 ８…導体層 １７…Ａｌ層 １８…Ｃｒ層 ２０…パッケージ内部底板 ２１…金属カバ
ー
ージ ７…絶縁層 ８…導体層 １７…Ａｌ層 １８…Ｃｒ層 ２０…パッケージ内部底板 ２１…金属カバ
ー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴山 直樹 愛知県小牧市大字東田中1200番地 三菱 重工業株式会社名古屋誘導推進システム 製作所内 (72)発明者 大西 光延 愛知県名古屋市中区栄一丁目12番12号東 洋ビル４階 株式会社第一システムエン ジニアリング内 (56)参考文献 特開 平２−303053（ＪＰ，Ａ) 特開 平３−94461（ＪＰ，Ａ) 特開 平３−149859（ＪＰ，Ａ) 特開 昭64−32655（ＪＰ，Ａ) 特開 平５−226573（ＪＰ，Ａ) 特開 平４−49640（ＪＰ，Ａ) 実開 昭56−114553（ＪＰ，Ｕ) 実開 平１−121969（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】 内部底板をその一部とし側壁を有する金
属パッケージと、 この金属パッケージの前記内部底板上にＳｉＯ2 ガラス
の溶融により直接形成された絶縁層と、 この絶縁層上に形成された所望パターン形状の導体層か
らなる電子回路と、 この電子回路上に実装され、該電子回路に結線される少
なくとも１個以上の電子部品と、 前記金属パッケージの側壁を貫通して設けられ、前記電
子回路にワイヤにより結線されるリードピンと、 このリードピンと前記金属パッケージとの間を絶縁する
と共に気密状態に保持するガラスハーメチックシール部
と、 前記金属パッケージの開口部に装着され、該金属パッケ
ージの内部を気密封止する金属カバーとを具備し、上記
絶縁層と上記導体層からなる電子回路とを交互に複数層
形成し、該電子回路を多層化したことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14808793A JP3165559B2 (ja) | 1993-06-18 | 1993-06-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14808793A JP3165559B2 (ja) | 1993-06-18 | 1993-06-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0714981A JPH0714981A (ja) | 1995-01-17 |
| JP3165559B2 true JP3165559B2 (ja) | 2001-05-14 |
Family
ID=15444947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14808793A Expired - Lifetime JP3165559B2 (ja) | 1993-06-18 | 1993-06-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3165559B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105151548A (zh) * | 2015-08-19 | 2015-12-16 | 厦门绿链集成服务有限公司 | 快递保温箱 |
| CN105151547A (zh) * | 2015-08-19 | 2015-12-16 | 厦门绿链集成服务有限公司 | 便携式物流保温箱 |
-
1993
- 1993-06-18 JP JP14808793A patent/JP3165559B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105151548A (zh) * | 2015-08-19 | 2015-12-16 | 厦门绿链集成服务有限公司 | 快递保温箱 |
| CN105151547A (zh) * | 2015-08-19 | 2015-12-16 | 厦门绿链集成服务有限公司 | 便携式物流保温箱 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0714981A (ja) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025114A (en) | Multi-layer lead frames for integrated circuit packages | |
| US5792984A (en) | Molded aluminum nitride packages | |
| JPH0774306A (ja) | 半導体装置 | |
| EP0500750A4 (en) | METHOD FOR HOUSING AN ELECTRONIC DEVICE ADHESIVE BY ADHESIVE TAPE AND HOUSING USED. | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP3165559B2 (ja) | 半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JPH05226573A (ja) | ハイブリッド集積回路装置 | |
| JP2750248B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0519975Y2 (ja) | ||
| JP3011502B2 (ja) | 混成集積回路 | |
| JP2784095B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06244358A (ja) | 半導体装置 | |
| JPH06151656A (ja) | 半導体素子収納用パッケージ | |
| JPH08125049A (ja) | 半導体素子収納用パッケージ | |
| JPH0637199A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990309 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |