DE3731624A1 - Ausgleichsronde fuer leistungshalbleitermodule - Google Patents

Ausgleichsronde fuer leistungshalbleitermodule

Info

Publication number
DE3731624A1
DE3731624A1 DE19873731624 DE3731624A DE3731624A1 DE 3731624 A1 DE3731624 A1 DE 3731624A1 DE 19873731624 DE19873731624 DE 19873731624 DE 3731624 A DE3731624 A DE 3731624A DE 3731624 A1 DE3731624 A1 DE 3731624A1
Authority
DE
Germany
Prior art keywords
copper
concentration
compensating
compensation
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873731624
Other languages
English (en)
Inventor
Hartmut Dipl Ing Bogs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB AB
Original Assignee
Asea Brown Boveri AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Brown Boveri AB filed Critical Asea Brown Boveri AB
Priority to DE19873731624 priority Critical patent/DE3731624A1/de
Publication of DE3731624A1 publication Critical patent/DE3731624A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Die Erfindung bezieht sich auf eine Ausgleichsronde für die Montage eines Silizium-Halbleiterbauelements auf ein metallisches oder metallisiertes Substrat gemäß dem Oberbegriff des Anspruchs 1.
In der Halbleitertechnik, insbesondere bei der Herstel­ lung von Leistungshalbleitermodulen werden häufig Aus­ gleichsronden z. B. aus Molybdän verwendet, die zwischen einem Siliziumleistungshalbleiterbauelement (Halbleiter­ chip) und einem Substrat mit metallischer Oberfläche oder einem Kühlkörper angeordnet werden. Auf solche Aus­ gleichsronden werden die Halbleiterchips aufgelötet. Die Ausgleichsronden dienen dabei mitunter auch als Ab­ standsstücke, aber vor allem zum Ausgleich von thermi­ schen Ausdehnungsunterschieden zwischen dem Siliziumchip und dem metallischen Träger, also z. B. einem Kühlkörper aus Kupfer oder der Kupferschicht auf einem Substrat, das z. B. aus direkt gebondetem Kupfer mit Keramik be­ steht. Diese Aufbautechniken für hybride Leistungshalb­ leitermodule und die eutektische Direct-Bonding-Methode sind beschrieben in J. Gobrecht "Metallurgische Verbin­ dungstechnik für Hybridschaltungssubstrate der Lei­ stungselektronik", DVS-Berichte, Bd. 102, Seite 65 bis 68.
Bei nach einem Direkt-Bonding-Verfahren hergestellten Keramik-Kupfer-Substraten ist der Ausdehnungskoeffizient bereits besser als bei reinem Kupfer an denjenigen des Siliziumchips angepaßt, da auch die Ausdehnungseigen­ schaften der Keramik zur Wirkung kommen. Halbleiterchips geringer Leistung und mit daraus resultierenden kleinen Abmessungen (max. 15 mm) können deshalb sogar direkt auf das Substrat aufgelötet werden, wobei die Weichlot­ schicht verbleibende Ausdehnungsunterschiede ausgleichen kann. Mit dieser Anordnung wird ein besonders niedriger Wärmewiderstand erreicht.
In Modulen größerer Leistung müssen Ausgleichsronden vorgesehen werden, da die Lotschicht sonst keine ausrei­ chende Lastwechselfestigkeit gewährleisten könnte. Al­ lerdings wird damit der Wärmewiderstand zwischen dem Halbleiterchip (Wärmequelle) und einer Wärmesenke (Kühl­ körper) größer. Das Material für die Ausgleichsronde ist somit nicht allein nach dem Gesichtspunkt einer guten Anpassung des Ausdehnungskoeffizienten, sondern auch im Hinblick auf die Wärmeleitfähigkeit und auch der elek­ trischen Leitfähigkeit zu wählen. Deshalb wurde in M. Weickhmann, G. W. Reppel, G. Hansch, "Copper-Molybde­ num based powder composite as support material for power semiconductors and integrated circuits" Firmenmitteilung 12-10 der Vakuumschmelze Hanau, Seite 1333 bis 1336 vor­ geschlagen, eine Ausgleichsronde vorzusehen, die aus einem Gemisch aus Molybdän und Kupferpulver gesintert ist. In dem genannten Aufsatz ist auch angegeben, wie solche gesinterten Formteile hergestellt werden können.
Aus der DE-OS 35 04 992 ist ein Leistungshalbleitermodul bekannt, bei dem zur Verringerung des Wärmewiderstandes ein Wärmerohr in das Modul integriert ist. Auch dort wird eine Ausgleichsronde benötigt, die in diesem Anwen­ dungsfall auf der dem Wärmerohr zugewandten Seite in einem mittleren Bereich mit Finnen versehen sein soll. Diese Rondenausführung wird zweckmäßig als gesintertes Formteil hergestellt.
Aus dem dargestellten Stand der Technik ist zu entneh­ men, daß mit zunehmender Leistung der Leistungshalblei­ termodule die Probleme der Lastwechselfestigkeit, verur­ sacht durch unterschiedliche Ausdehnungskoeffizienten der zu verbindenden Teile, sowie Probleme der Wärmeab­ fuhr größer werden.
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Ausgleichsronde anzugeben, die den beschriebenen Erfor­ dernissen noch besser entsprechen kann.
Diese Aufgabe wird bei einer Ausgleichsronde nach dem Oberbegriff des Anspuchs 1 durch dessen kennzeichnende Merkmale gelöst.
Vorteilhafte Ausgestaltungen sind in Unteransprüchen angegeben.
Vorteile der erfindungsgemäßen Lösung bestehen darin, daß die Lastwechselfestigkeit von Leistungshalbleitermo­ dulen, die die erfindungsgemäßen Ausgleichsronden ent­ halten, wesentlich gesteigert wird, weil neben guter Wärmeleitfähigkeit eine besonders gute Anpassung an die Ausdehnungskoeffizienten der Komponenten gegeben ist, mit denen die Ausgleichsronde über Lotschichten verbun­ den ist. Im Betrieb auftretende Wärmespannungen sind insbesondere innerhalb der Lotschicht wesentlich redu­ ziert. Die Herstellung der Ausgleichsronden kann auf einfache Weise nach bekannten Verfahren zur Herstellung gesinterter Formteile erfolgen.
In der Zeichnung ist ein Ausführungsbeispiel mit einer typischen Anordnung von Ausgleichsronden in einem Lei­ stungshalbleitermodul gezeigt. Dabei ist schematisch eine Schichtenfolge dargestellt, ausgehend von einem Keramiksubstrat 9, z. B. aus Al2O3, das auf der Oberseite und Unterseite jeweils mit einer Metallschicht 8, z. B. einer Kupferfolie mit etwa 0,3 mm Dicke nach einem Di­ rekt-Bonding-Verfahren direkt verbunden ist. Darüber ist eine Ausgleichsronde 3 angeordnet, die mit Weichlotmate­ rial 2 angelötet ist und die als gesintertes Formteil hergestellt ist. Auf die Ausgleichsronde 3 ist ein Sili­ ziumleistungshalbleiterchip 4 gelötet. Der Chip 4 ist über eine zweite Ronde 3 mit einem Anschlußelement 1 verlötet, das z. B. aus Kupfer besteht.
Die Ronden 3 bestehen aus einer Mischung aus Molybdän und Kupferpulver, wobei in einem an einer ersten Haupt­ fläche angrenzenden Bereich 5 eine relativ hohe Molyb­ dänkonzentration vorgesehen ist zur Anpassung an den Ausdehnungskoeffizienten des Siliziumchips. Ein an eine zweite Hauptfläche angrenzender Bereich 7 enthält eine höhere Kupferkonzentration zur Anpassung an die Kupfer­ folie 8 auf dem Substrat 9 oder an das Kupferanschluß­ element 1. In einem mittleren Bereich 6 der Ausgleichs­ ronde 3 kann eine Mischung vorgesehen werden, die bezüg­ lich des Kupferanteils zwischen den Werten der äußeren Schichten 5 und 7 liegt.
Die Herstellung kann z. B. durch schichtweises Einfüllen der unterschiedlichen Pulvergemische in eine Sinter- Preßform erfolgen, wobei verschiedene Variationen mög­ lich sind. So können z. B. nur zwei unterschiedliche Mi­ schungen vorgesehen werden und somit auf den mittleren Bereich 6 verzichtet werden oder es kann ein nahezu stu­ fenloser Übergang von einer Konzentration zur anderen Konzentration geschaffen werden. Außerdem können andere Materialien zur Anwendung kommen, z. B. Aluminium statt Kupfer oder Wolfram statt Molybdän, oder es können mehr als zwei Stoffe gemischt werden.
Einer Verformung der Ronde (Bi-Metall-Effekt) wird durch den sich einstellenden Temperaturgradienten inhärent entgegen gewirkt. Der Bereich z. B. hoher Mo-Konzentrati­ on (niedriger Ausdehnungskoeffizient) ist heißer als der Bereich mit der hohen Cu-Konzentration, der einen höhe­ ren Ausdehnungskoeffizienten aufweist.

Claims (3)

1. Ausgleichsronde für die Verbindung eines Sili­ ziumleistungshalbleiterbauelements mit metallischen oder metallisierten Teilen eines Moduls, wobei die Aus­ gleichsronde aus einem aus wenigstens zwei Materialien gesinterten Formteil besteht, dadurch gekennzeichnet, daß das Mischungsverhältnis der verwendeten Materialien in der Ausgleichsronde (3) örtlich unterschiedlich ist, wobei die Ausgleichsronde (3) in einem an eine erste Hauptfläche angrenzenden Bereich (5) eine gegenüber an­ deren Teilen des Formteils höhere Konzentration eines an den Ausdehnungskoeffizienten des Siliziumhalbleiterbau­ elements (4) angepaßten Materials aufweist und in einem an eine zweite Hauptfläche angrenzenden Bereich (7) der Ronde (3) eine höhere Konzentration eines an den Ausdeh­ nungskoeffizienten von Metallteilen (1) oder metalli­ sierten Substraten (8, 9) angepaßten Materials.
2. Ausgleichsronde nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Ausgleichsronde für die Montage auf einem Kupfer-Keramik-Substrat (8, 9) vorgesehen ist und aus einer Kupfer-Molybdän-Mischung besteht, wobei der Bereich (5) an der ersten Hauptfläche eine höhere Molyb­ dänkonzentration aufweist und der Bereich (7) an der zweiten Hauptfläche eine höhere Kupferkonzentration.
3. Ausgleichsronde nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Ausgleichsronde mindestens Aluminium und Wolfram enthält, wobei der Bereich an der ersten Hauptfläche eine höhere Wolframkonzentration aufweist und der Bereich (7) an der zweiten Hauptfläche eine höhere Aluminiumkonzentration.
DE19873731624 1987-09-19 1987-09-19 Ausgleichsronde fuer leistungshalbleitermodule Withdrawn DE3731624A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873731624 DE3731624A1 (de) 1987-09-19 1987-09-19 Ausgleichsronde fuer leistungshalbleitermodule

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873731624 DE3731624A1 (de) 1987-09-19 1987-09-19 Ausgleichsronde fuer leistungshalbleitermodule

Publications (1)

Publication Number Publication Date
DE3731624A1 true DE3731624A1 (de) 1989-03-30

Family

ID=6336435

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873731624 Withdrawn DE3731624A1 (de) 1987-09-19 1987-09-19 Ausgleichsronde fuer leistungshalbleitermodule

Country Status (1)

Country Link
DE (1) DE3731624A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0520294A1 (de) * 1991-06-24 1992-12-30 Siemens Aktiengesellschaft Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4240843A1 (de) * 1992-12-04 1994-06-09 Bosch Gmbh Robert Anordnung zur Verlustwärmeableitung bei Leistungshalbleiterbauelementen
US5506452A (en) * 1993-08-09 1996-04-09 Siemens Aktiengesellschaft Power semiconductor component with pressure contact
DE19527867A1 (de) * 1995-07-29 1997-01-30 Schulz Harder Juergen Metall-Substrat für elektrische und/oder elektronische Schaltkreise
EP1403923A1 (de) * 2002-09-27 2004-03-31 Abb Research Ltd. Leistungshalbleitermodul in Druckpackung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025997A (en) * 1975-12-23 1977-05-31 International Telephone & Telegraph Corporation Ceramic mounting and heat sink device
DE2853951A1 (de) * 1978-12-14 1980-07-03 Demetron Kontaktplatte fuer halbleiter-bauelemente
DE3144759A1 (de) * 1980-11-21 1982-06-24 General Electric Co., Schenectady, N.Y. "waermespannungen beseitigende bimetallplatte"
DE3221199A1 (de) * 1981-06-05 1983-01-27 Hitachi, Ltd., Tokyo Halbleiteranordnung des isolierten typs
DE3426917A1 (de) * 1984-07-21 1986-01-23 Vacuumschmelze Gmbh, 6450 Hanau Halbleiteranordnung bestehend aus einer halbleiterschale mit angeloeteten elektroden
DE3426916A1 (de) * 1984-07-21 1986-01-23 Vacuumschmelze Gmbh, 6450 Hanau Verfahren zur herstellung eines verbundwerkstoffes
DE3504992A1 (de) * 1985-02-14 1986-08-14 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul mit integriertem waermerohr
DE3535081A1 (de) * 1985-10-02 1987-04-09 Vacuumschmelze Gmbh Verbundwerkstoff und verfahren zu seiner herstellung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025997A (en) * 1975-12-23 1977-05-31 International Telephone & Telegraph Corporation Ceramic mounting and heat sink device
DE2853951A1 (de) * 1978-12-14 1980-07-03 Demetron Kontaktplatte fuer halbleiter-bauelemente
DE3144759A1 (de) * 1980-11-21 1982-06-24 General Electric Co., Schenectady, N.Y. "waermespannungen beseitigende bimetallplatte"
DE3221199A1 (de) * 1981-06-05 1983-01-27 Hitachi, Ltd., Tokyo Halbleiteranordnung des isolierten typs
DE3426917A1 (de) * 1984-07-21 1986-01-23 Vacuumschmelze Gmbh, 6450 Hanau Halbleiteranordnung bestehend aus einer halbleiterschale mit angeloeteten elektroden
DE3426916A1 (de) * 1984-07-21 1986-01-23 Vacuumschmelze Gmbh, 6450 Hanau Verfahren zur herstellung eines verbundwerkstoffes
DE3504992A1 (de) * 1985-02-14 1986-08-14 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul mit integriertem waermerohr
DE3535081A1 (de) * 1985-10-02 1987-04-09 Vacuumschmelze Gmbh Verbundwerkstoff und verfahren zu seiner herstellung

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0520294A1 (de) * 1991-06-24 1992-12-30 Siemens Aktiengesellschaft Halbleiterbauelement und Verfahren zu seiner Herstellung
US5300458A (en) * 1991-06-24 1994-04-05 Siemens Aktiengesellschaft Semiconductor component and method for the manufacture thereof
US5436502A (en) * 1991-06-24 1995-07-25 Siemens Aktiengesellschaft Semiconductor component and method for the manufacturing thereof
JP3222207B2 (ja) 1991-06-24 2001-10-22 シーメンス アクチエンゲゼルシヤフト 半導体デバイスとその製造方法
DE4240843A1 (de) * 1992-12-04 1994-06-09 Bosch Gmbh Robert Anordnung zur Verlustwärmeableitung bei Leistungshalbleiterbauelementen
US5506452A (en) * 1993-08-09 1996-04-09 Siemens Aktiengesellschaft Power semiconductor component with pressure contact
DE19527867A1 (de) * 1995-07-29 1997-01-30 Schulz Harder Juergen Metall-Substrat für elektrische und/oder elektronische Schaltkreise
EP1403923A1 (de) * 2002-09-27 2004-03-31 Abb Research Ltd. Leistungshalbleitermodul in Druckpackung
US7538436B2 (en) 2002-09-27 2009-05-26 Abb Research Ltd Press pack power semiconductor module

Similar Documents

Publication Publication Date Title
DE60017304T2 (de) Metallmatrix-Verbundmaterial, Verfahren zu seiner Herstellung und seine Verwendung
EP1364402B1 (de) Leistungsmodul mit verbessertem transienten wärmewiderstand
DE69204553T2 (de) Elektronische Schaltungen und deren Herstellung.
DE102007046349B4 (de) Anordnung zum Kühlen eines Leistungshalbleitermoduls
DE10149580B4 (de) Halbleitervorrichtung
DE60021514T2 (de) Einen verbundwerkstoff verwendendes halbleiterbauteil oder wärmeableitendes substrat dafür
DE3924225C2 (de) Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
DE112015006049T5 (de) Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
DE19601372A1 (de) Halbleitermodul
DE10251248A1 (de) Leistungshalbleitervorrichtung
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE10320838B4 (de) Faserverstärktes Metall-Keramik/Glas-Verbundmaterial als Substrat für elektrische Anwendungen, Verfahren zum Herstellen eines derartigen Verbundmaterials sowie Verwendung dieses Verbundmaterials
DE3221199A1 (de) Halbleiteranordnung des isolierten typs
DE19735531A1 (de) Leistungshalbleitermodul mit in Submodulen integrierten Kühlern
DE102019211109A1 (de) Verfahren und Entwärmungskörper-Anordnung zur Entwärmung von Halbleiterchips mit integrierten elektronischen Schaltungen für leistungselektronische Anwendungen
DE4100145A1 (de) Substrat fuer die montage von integrierten schaltkreisen und es umfassendes elektronisches bauteil
DE112019006032T5 (de) Halbleiterbauteil
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
DE4132947C2 (de) Elektronische Schaltungsanordnung
EP2108190B1 (de) Elektronisches bauelementmodul und verfahren zu dessen herstellung
DE102011101052A1 (de) Substrat mit elektrisch neutralem Bereich
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE3709200A1 (de) Elektronisches bauteil
DE3731624A1 (de) Ausgleichsronde fuer leistungshalbleitermodule
DE10303103B4 (de) Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee