WO2004086502A1 - Anordnung aus einem elektrischen bauelement auf einem substrat und verfahren zum herstellen der anordnung - Google Patents

Anordnung aus einem elektrischen bauelement auf einem substrat und verfahren zum herstellen der anordnung Download PDF

Info

Publication number
WO2004086502A1
WO2004086502A1 PCT/EP2004/002424 EP2004002424W WO2004086502A1 WO 2004086502 A1 WO2004086502 A1 WO 2004086502A1 EP 2004002424 W EP2004002424 W EP 2004002424W WO 2004086502 A1 WO2004086502 A1 WO 2004086502A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrical
component
film
contact
electrically conductive
Prior art date
Application number
PCT/EP2004/002424
Other languages
English (en)
French (fr)
Inventor
Franz Auerbach
Bernd Gutsmann
Thomas Licht
Norbert Seliger
Karl Weidner
Jörg ZAPF
Original Assignee
Siemens Aktiengesellschaft
eupec Europäische Gesellschaft für Leistungshalbleiter mbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft, eupec Europäische Gesellschaft für Leistungshalbleiter mbH filed Critical Siemens Aktiengesellschaft
Priority to JP2005518674A priority Critical patent/JP2006521686A/ja
Priority to EP04718634A priority patent/EP1609184A1/de
Priority to US10/551,207 priority patent/US7807931B2/en
Publication of WO2004086502A1 publication Critical patent/WO2004086502A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the invention relates to an arrangement with at least one substrate, at least one electrical component arranged on a surface section of the substrate with an electrical contact surface and at least one electrical contact lug with an electrical connection surface for electrically contacting the contact surface of the component, the connection surface of the contact lug and the contact surface of the component are connected to one another in such a way that there is an area of the contact tab that projects at least beyond the contact surface of the component.
  • a method for producing the arrangement is also specified.
  • Another method of contacting can be carried out using solder bumps in flip chip technology (Liu, X., et al.,
  • a large-area contacting via evaporated copper lines is in (Lu, G.-Q., "3-D, Bond-Wireless Interconnection of Power Devices in Modules Will Cut Resistance, Parasitics and Noise", PCIM May 2000, pp.40- 68), whereby the conductor tracks are insulated by means of an isolator (CVD process) separated from the vapor phase (Power Module Overlay Structure).
  • CVD process isolator
  • Contacting by means of a structured film via an adhesive or soldering process was published in (Krokoszinski, H.-J., Esrom, H., "Foil Clip for Power Module Interconnects", Hybrid Circuits 34, Sept. 1992).
  • the types of contacting shown are generally subject to induction. A relatively high inductance is caused by electrical control of the contacts.
  • the object of the invention is therefore a
  • an arrangement is specified with at least one substrate, at least one electrical component arranged on a surface section of the substrate with an electrical contact surface and at least one electrical contact lug with an electrical connection surface for electrically contacting the contact surface of the component, the connection surface of the contact lug and the contact surface of the component are connected to one another in such a way that there is an area of the contact lug projecting at least beyond the contact surface of the component.
  • the arrangement is characterized in that the contact tab has at least one electrically conductive film and the electrically conductive film has the electrical connection surface of the contact tab.
  • substrates on an organic or inorganic basis can be used as substrates.
  • substrates are, for example, PCB (Printed Circuit Board), DCB, IM (Insulated Metal), HTCC (High Temperature Cofired Cerics) and LTCC (Low Temperature Cofired Ceramics) substrates.
  • the electrically conductive film acts as a load connection, for example.
  • the load connection serves as an electrical lead for the electrical component.
  • the component is connected via the electrically conductive film, for example, to a so-called bus structure, which is used for the electrical control of several components.
  • the electrically conductive film has an electrically conductive material formed into a thin sheet.
  • the film has a flat electrical conductor.
  • the film can consist partially or entirely of the electrically conductive material.
  • the film has a certain deformability.
  • the film can be essentially planar. It is also conceivable that the film opposite the contact surface of the component or
  • connection surface of the film is angled.
  • the film thickness of the film is from the ⁇ m range. This means that the film can be a few ⁇ m to a few 100 ⁇ m thick. In particular, film thicknesses of up to 500 ⁇ m are possible.
  • the electrical component can be any passive or active component.
  • the passive component is, for example, a conductor structure.
  • the component is preferably a semiconductor chip and in particular a power semiconductor chip.
  • the power semiconductor chip is, for example, a MOSFET with relatively large-area source gate and drain chip areas (physical connections of the MOSFET). In order to ensure contacting with a high current density for these chip areas, the chip areas are contacted over a large area.
  • a lateral dimension of the contact area is relatively large.
  • each of the contact areas comprises at least 60%, but preferably at least 80%, of the respective chip area.
  • a thin, electrically conductive film with a large connection area is used for electrical contacting.
  • the electrically conductive film is characterized by a relatively low inductance when electrically controlled.
  • the component can be contacted with low inductance. Due to the flat shape of the contact lug and the associated relatively large surface area, a good heat connection to the surroundings is possible. This enables an increased current density.
  • Cross-section of the contact lug is particularly advantageous when controlling the contact lug at higher frequencies. At higher frequencies there is a current shift (skin effect). Despite the current shift, good electrical conductivity is guaranteed for the contact lug.
  • the electrically conductive film has a layer composite with at least two electrical line layers and at least one electrical insulation layer arranged between the line layers.
  • the line layers and the insulation layer of the layer composite are preferably configured and arranged with respect to one another in such a way that the
  • Such a magnetic field can be generated in each of the line layers, so that the magnetic fields weaken each other.
  • the magnetic fields are almost canceled out by negative interference.
  • This is preferably achieved in that the line layers of the layer composite are arranged essentially coplanar with one another.
  • the line layers become like this controlled that the current directions in the line layers are opposite to each other.
  • the insulation layer is designed in such a way that there can be no electrical short circuit between the line layers.
  • it can be advantageous to use a layered composite comprising a plurality of conductor layers and insulation layers arranged between them. Adjacent line layers are driven with current with opposite current directions.
  • connection method selected from the group soldering and / or welding and / or gluing.
  • the gluing is done, for example, with an electrically conductive adhesive.
  • Connection method a connection between the contact surface of the component and the connection surface of the electrically conductive film is achieved.
  • the electrically conductive film can only consist of electrically conductive material, for example copper.
  • an electrically conductive film with a layer composite with at least one electrical insulation layer and at least one electrical conductor layer is used to form the connection area of the electrically conductive film.
  • the insulation layer can act as a flexible carrier layer for the line layer.
  • the layer composite consists of a plastic film forming the insulation layer, on which a conductor layer made of copper is applied.
  • a layered composite with alternately stacked conductor layers and insulation layers is also conceivable.
  • the electrical contact surface of the component is produced using the following further method steps: c) applying an electrical insulation film to the substrate and the component and d) producing a window in the insulation film, the Contact area of the component is exposed.
  • the insulation film is preferably laminated on under vacuum.
  • the lamination is advantageously carried out in a vacuum press. Vacuum deep drawing, hydraulic vacuum pressing, vacuum gas pressure pressing or similar laminating processes are also conceivable.
  • the pressure is advantageously applied isostatically.
  • the lamination is carried out, for example, at temperatures from 100 ° C to 250 ° C and a pressure of 1 bar to 10 bar.
  • the exact process parameters of lamination i.e. pressure, temperature, time etc., depend, among other things, on the topology of the substrate, the plastic material of the insulation film and the film thickness of the insulation film.
  • Laminating the insulation film leads to the insulation film covering the surface with the contact surface (s) closely and on top of it
  • An insulation film made of polyimide for example, is resistant up to 300 ° C. - Low process costs, e.g. compared to separating the isolator from the vapor phase.
  • a high throughput is possible by laminating the insulation foils.
  • Benefits are processed. - Windows of any size and thus contact areas of any size can be produced in the laminated insulation film.
  • the laminated insulation film is characterized by homogeneous insulation properties, since air pockets are prevented by processing the film in a vacuum.
  • Chip contact areas of 30 mm 2 to 300 mm 2 can be realized.
  • the chips can be controlled homogeneously due to the flat contact.
  • the inductance of the contact in a contact area is smaller due to the areal geometry than with thick wire bonding.
  • Insulation film is used as the insulation layer of the composite layer of the electrically conductive film.
  • electrically conductive material is applied to the insulation film before and / or after the application of the insulation film. Any application or deposition process can be used.
  • the electrically conductive material is applied over the entire surface.
  • a physical or chemical deposition of the electrically conductive material is carried out.
  • Such physical processes are sputtering and vapor deposition (Physical Vapor Deposition, PVD).
  • Chemical deposition can be carried out from the gaseous phase (Chemical Vapor Deposition, CVD) and / or liquid phase (Liquid Phase Chemical Vapor Deposition). It is also conceivable that a thin electrically conductive partial layer is first applied by means of one of these methods, on which a thicker electrically conductive partial layer is then electrodeposited.
  • the insulation film is applied to the component in such a way that a region of the insulation film which projects at least beyond the contact surface of the component is produced. This area of the insulation film forms the area of the contact tab which projects beyond the contact area.
  • the insulation film is designed so that a
  • Height difference of up to 2000 ⁇ m can be overcome.
  • the height difference is caused, among other things, by the topology of the substrate and by the components, for example semiconductor chips, arranged on the substrate.
  • the insulation film can have any plastic.
  • any thermoplastics, thermosets and mixtures thereof are conceivable.
  • a foil with a is preferred as the insulation foil
  • Plastic material based on polyimide (PI), polyethylene (PE), polyphenol, polyether ether ketone (PEEK) and / or epoxy is used.
  • the insulation film can have several sublayers made of different plastics.
  • the insulation film can have an adhesive coating to improve the adhesion to the surface of the substrate and / or the component.
  • the film thickness of the insulation film is chosen from the ⁇ m range and can be a few ⁇ m to a few 100 ⁇ m. For example, the film thickness is selected from the range from 10 ⁇ m to 500 ⁇ m. An insulation film with a film thickness of 25 ⁇ m to 150 ⁇ m is preferably used.
  • a tempering step is carried out.
  • the adhesion of the insulation film to the surface of the substrate and / or the component is improved by a temperature treatment.
  • the application (with or without a tempering step) is repeated until a certain film thickness of the applied insulation film is reached.
  • insulating foils of smaller thickness are processed into a laminated insulating foil of greater thickness.
  • These insulation foils advantageously consist of a kind of plastic material. It is also conceivable that insulating films made of several different materials
  • Plastic materials are used. The result is a layered, applied insulation film.
  • material of the insulation film is removed by laser ablation in order to produce the window in the insulation film.
  • a wavelength of a laser used for this is between 0.1 ⁇ m and 11 ⁇ m.
  • the power of the laser is between 1 W and 100 W.
  • a C0 2 laser with a wavelength of 9.24 ⁇ m is used.
  • the windows are opened without damaging an aluminum chip contact that may be under the insulating film. This chip contact forms the contact surface of the component.
  • the size of the window is preferably more than 80%, but less than 99.9% of the size of the side and / or the area (chip area) of the component.
  • the size of the window is advantageously selected from the range of 80% to 95% of the size of the side and / or the area of the component.
  • a photosensitive insulation film is used and a photolithographic process is carried out to produce the window in the insulation film.
  • the photosensitive insulation film is a photo film.
  • the photolithographic process comprises exposing the photosensitive insulating film, developing the exposed and / or unexposed areas of the insulating film and removing the exposed or unexposed areas of the insulating film.
  • the cleaning step is carried out, for example, by wet chemistry.
  • a plasma cleaning process is also conceivable.
  • a line layer consisting of a plurality of partial layers of different, electrically conductive material arranged one above the other is used.
  • different metal layers are applied one above the other.
  • the number of partial layers or metal layers is in particular 2 to 5.
  • a sublayer functioning as a diffusion barrier can be integrated, for example, by the electrical conduction layer composed of several sublayers.
  • a partial layer consists, for example, of a titanium-tungsten alloy (TiW).
  • TiW titanium-tungsten alloy
  • a partial layer that promotes or improves adhesion is advantageously applied directly to the surface to be contacted.
  • Such a partial layer consists, for example, of titanium.
  • the described process with the individual process steps can be carried out once.
  • the steps of applying the insulating film, producing the window in the insulating film and / or producing the electrical contacting are carried out several times in order to produce a multilayer arrangement.
  • At least one interconnect of the arrangement can be provided.
  • the conductor track can be applied to the existing insulation film.
  • the insulating film is structured to produce the conductor track. This means that the conductor track is created in this insulation film.
  • the conductor track is used, for example, to make electrical contact with a semiconductor chip.
  • the structuring is usually carried out in a photolithographic process.
  • a photoresist can be applied to an electrically conductive layer, dried and then exposed and developed.
  • a tempering step may follow in order to stabilize the applied photoresist against subsequent treatment processes.
  • Conventional positive and negative resists (coating materials) can be used as photoresist.
  • the photo lacquer is applied, for example, by a spraying or dipping process. Electro-deposition (electrostatic or electrophoretic deposition) is also conceivable.
  • photosensitive foils can also be used, which are laminated on and exposed and developed in a manner comparable to the applied photoresist layer.
  • the following can be used to generate the conductor track:
  • a applied an electrically conductive layer and structured a photoresist layer thereon In a subsequent sub-step, a further metallization is applied to the conductor track generated.
  • the conductor track is reinforced by the further metallization.
  • copper is electrodeposited to a thickness of 1 ⁇ m to 400 ⁇ m on the conductor track produced by structuring.
  • the copper can also be deposited with greater thicknesses of up to 1 mm.
  • the galvanically deposited copper layer can also function as an efficient heat sink.
  • the photoresist layer or the laminated insulation film is detached. This can be done, for example, with an organic solvent, an alkaline developer or the like. Subsequent differential etching removes the flat, metallically conductive layer that is not reinforced with the metallization.
  • the reinforced conductor track is retained.
  • any contact surfaces of any electrical component can be contacted flatly with the contact lug.
  • the large-area, low-inductive electrical contacting of semiconductor chips and in particular of power semiconductor chips is possible.
  • the resulting flat electrical connection leads to a high current carrying capacity with reduced ohmic losses.
  • the use of a contact lug with coplanar line layers leads to low-inductance contacting of the component. Among other things, this leads to reduced EMC interference.
  • Figure 1 shows an arrangement according to the invention in cross section.
  • Figure 2 shows the arrangement of Figure 1 in supervision.
  • Figures 3A and 3B show a method of manufacturing the assembly.
  • FIGS 4 to 8 show different embodiments of the arrangement.
  • the arrangement has a substrate (circuit carrier) 1, an electrical component 2 arranged on the surface section 11 of the substrate 1 and an electrical contact lug 3 for making electrical contact with the component 2.
  • the substrate 1 consists of a ceramic material.
  • the component 2 is a conductor structure.
  • the electrical component 2 is a power semiconductor.
  • the electrical contact area 21 is formed on a chip contact area.
  • the electrical connection surface 32 of the contact lug 3 and the contact surface 21 of the component 2 are connected to one another in such a way that an area 33 of the contact lug 3 protruding at least beyond the contact surface 21 of the component 2 is present.
  • the arrangement is characterized in that the contact tab 3 has at least one electrically conductive film 31 and the electrically conductive film 31 has the electrical connection surface 32 of the contact tab 3.
  • a plurality of substrates 1 and 1 'with electrical components 2 and 2' are arranged on a common carrier, not shown.
  • the contact surfaces 21 and 21 'of the components 2 and 2' are connected to one another in an electrically conductive manner. Insulation 6 of the electrical components 2 and 2 'of the substrates 1 and 1' is provided between the substrates 1 and 1 '.
  • Insulation 6 consists for example of Teflon.
  • the insulation 6 also serves to avoid sticking in the course of the manufacturing process.
  • the procedure for establishing the intersubstrate connection is as follows: First, the substrates 1 and 1 'with the components 2 and 2' are arranged on the carrier (not shown) at a certain distance from one another. In the space specified by the distance, a Teflon plate is placed, which has a height that corresponds approximately to the height of the substrates 1 and 1 'with the components 2 and 2'. Furthermore, an insulation film 4 is laminated onto the components 2 and 2 '. In the next step, the contact surfaces 21 and 21 'of the components 2 and 2' are created by generating corresponding windows in the
  • the insulation 6 made of Teflon can be removed after the application of the electrically conductive material has ended.
  • the electrical contact tab 3 functions as a load connection to a bus structure (not shown) (FIG. 5).
  • the contact lug 3 has two coplanar line layers 31 and 31 '.
  • An insulation layer 35 is present between the line layers 31 and 31 '.
  • the line layers 31 and 31 'and the insulation layer 35, which form a layer composite 36, are dimensioned such that magnetic fields are generated by the electrical control of the line layers 31 and 31', which lead to a low inductance.
  • the insulation layer 35 is produced from an insulation film 34, which is used in the course of the manufacturing process of the flat contacts of the contact surface 21.
  • a conductor track 5 is applied to the insulation film 4.
  • the component 2 and the conductor track 5 are each electrically contacted with one of the conductor layers 31 and 31 '.
  • the insulation film 4 has a step 6 (FIG. 6).
  • a conductor structure 7 is arranged in a first step on a substrate 1 provided with an electrical component 2 such that the component 2 is electrically contacted via the conductor structure 7.
  • the conductor structure 7 is made of, for example Copper foil or a copper sheet.
  • An insulation film 4 is then laminated onto the component 2 and the conductor structure 7.
  • a conductor track 5 is applied to the laminated insulation film 4.
  • a line layer 31 is applied to the insulation film 4 in such a way that the electrical contact tab 3 is formed and the conductor track 5 is electrically contacted.
  • the insulation layer 35 of the layer composite 36 is formed from the insulation film 4.
  • An insulation film 4 is applied to the component 2. After the application, a window is created, the contact surface of the component 2 being exposed (FIG. 7).
  • electrically conductive material is applied to form the conductive layer 31.
  • another insulation film 4 ' is applied.
  • a further electrical conductor layer 31 ' is finally applied.
  • the result is an electrical contact tab 3 with coplanar conductor layers 31 and 31 '.
  • the insulation layers 35 and 35 ' result from the applied insulation foils 4 and 4'.
  • the contact lug 3 is angled (FIG. 8).
  • An angle that the contact tab 3 makes with respect to the contact surface of the component or the surface of the substrate can be any.
  • the layer composite 36 of the contact lug 3 is bent away from the substrate surface.
  • An angled contact lug is provided in further exemplary embodiments, not described in more detail, which are derived from the exemplary embodiments described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft eine Anordnung mit mindestens einem Substrat (1), mindestens einem auf einem Oberflächenabschnitt (11) des Substrats angeordneten elektrischen Bauelement (2) mit einer elektrischen Kontaktfläche (21) und mindestens einer elektrischen Kontaktfahne (3) mit einer elektrischen Anschlussfläche (32) zur elektrischen Kontaktierung der Kontaktfläche des Bauelements, wobei die Anschlussfläche der Kontaktfahne und die Kontaktfläche des Bauelements derart miteinander verbunden sind, dass ein zumindest über die Kontaktfläche des Bauelements hinausragender Bereich (33) der Kontaktfahne vorhanden ist. Die Anordnung ist dadurch gekennzeichnet, dass die Kontaktfahne mindestens eine elektrisch leitende Folie (7) und die elektrisch leitende Folie die elektrische Anschlussfläche der Kontaktfahne aufweist. Die Erfindung wird insbesondere zur großflächigen, niederinduktiven Kontaktierung von Leistungshalbleiterchips eingesetzt, die eine hohe Stromdichte erlaubt.

Description

Beschreibung
Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
Die Erfindung betrifft eine /Anordnung mit mindestens einem Substrat, mindestens einem auf einem Oberflächenabschnitt des Substrats angeordneten elektrischen Bauelement mit einer elektrischen Kontaktfläche und mindestens einer elektrischen Kontaktfahne mit einer elektrischen Anschlussflache zur elektrischen Kontaktierung der Kontaktfläche des Bauelements, wobei die Anschlussflache der Kontaktfahne und die Kontaktfläche des Bauelements derart miteinander verbunden sind, dass ein zumindest über die Kontaktfläche des Bauelements hinausragender Bereich der Kontaktfahne vorhanden ist. Daneben wird ein Verfahren zum Herstellen der Anordnung angegeben .
Eine Anordnung der genannten Art ist aus US 5,616,886 bekannt. Das Bauelement ist eine auf einem
Oberflächenabschnitt des Substrats aufgetragene Schicht aus Aluminium. Zur elektrischen Kontaktierung der Schicht aus Aluminium ist ein elektrischer Anschluss in Form einer Kontaktfahne angebracht. Ein weiteres, in der US 5,616,886 genanntes Bauelement ist ein Leistungshalbleiterchip, beispielsweise ein IGBT (Insulated Gate Bipolar Transistor) . Dieses Bauelement wird flächig ohne die Verwendung von Bonddrähten kontaktiert. Prozessdetails werden dazu nicht angegeben .
Die am weitesten verbreitete Technologie zur Kontaktierung von Leistungshalbleiterchips untereinander und mit Leiterbahnen ist das Dickdrahtbonden (siehe Harmann, G. , „Wire Bonding in Microelectronics , Materials, Processes, Reliability and Yield", Mc Gra Hill 1998) . Mittels Ultraschallenergie wird hierbei eine dauerhafte Verbindung zwischen dem Draht aus AI, der einen Durchmesser von typischerweise einigen 100 μm aufweist und der Kontaktfläche, die am Chip aus AI und Cu am Leistungsmodul besteht, über eine intermetallische Verbindung realisiert.
Als Alternativen zum Bonden sind weitere Verfahren wie das ThinPak publiziert (siehe Temple, V., „SPCO's ThinPak Package, an Ideal Block for Power Modules and Power Hybrids", IMAPS 99 Conference, Chicago 1999) . Hierbei wird die Chipoberfläche über ein Lot kontaktiert, das über Löcher einer Keramikplatte eingebracht wird.
Bei MPIPPS (Metal Posts Interconnected Parallel Plate Structures, siehe Haque S., et al . , „An Innovative Technique for Packaging Power Electronic Building Blocks Using Metal Posts Interconnected Parallel Plate Struktures", IEEE Trans Adv. Pckag., Vol.22, No .2 , May 1999) werden die Kontakte mittels gelöteter Kupferpfosten hergestellt.
Eine andere Methode zur Kontaktierung kann über Lötbumps bei der Flip Chip Technologie erfolgen (Liu, X., et al . ,
„Packaging of Integrated Power Elektronics Modules Using Flip-Chip Technology", Applied Power Electronics Conference and Exposition, APEC'2000). Diese ermöglicht zudem eine verbesserte Wärmeabfuhr, da die Leistungshalbleiter an der Ober- und Unterseite auf DCB-Substraten (DCB steht für Direct Copper Bonding) aufgelötet werden können (siehe Gillot, C, et al., „A New Packaging Technique for Power Multichip Modules", IEEE Industry Applications Conference IAS'99, 1999) .
Eine großflächige Kontaktierung über aufgedampfte Cu- Leitungen ist in (Lu, G.-Q., „3-D, Bond-Wireless Interconnection of Power Devices in Modules Will Cut Resistance, Parasitics and Noise", PCIM May 2000, pp.40-68) vorgestellt, wobei die Isolierung der Leiterbahnen mittels aus der Dampfphase abgeschiedenem (CVD-Verfahren) Isolator erfolgt (Power Module Overlay Structure) . Die Kontaktierung mittels einer strukturierten Folie über einen Klebe- bzw. Lötprozess wurde in (Krokoszinski, H.-J., Esrom, H., „Foil Clip for Power Module Interconnects" , Hybrid Circuits 34, Sept. 1992) publiziert.
Die aufgezeigten Arten an Kontaktierungen sind in der Regel induktionsbehaftet. Durch elektrische Ansteuerung der Kontaktierungen wird eine relativ hohe Induktivität hervorgerufen. Aufgabe der Erfindung ist es daher, eine
Kontaktierung eines elektrischen Bauelements anzugeben, die bei elektrischer Ansteuerung zu einer im Vergleich zum bekannten Stand der Technik niedrigeren Induktivität führt.
Zur Lösung der Aufgabe wird eine Anordnung angegeben mit mindestens einem Substrat, mindestens einem auf einem Oberflächenabschnitt des Substrats angeordneten elektrischen Bauelement mit einer elektrischen Kontaktfläche und mindestens einer elektrischen Kontaktfahne mit einer elektrischen Anschlussfläche zur elektrischen Kontaktierung der Kontaktfläche des Bauelements, wobei die Anschlussfläche der Kontaktfahne und die Kontaktfläche des Bauelements derart miteinander verbunden sind, dass ein zumindest über die Kontaktfläche des Bauelements hinausragender Bereich der Kontaktfahne vorhanden ist. Die Anordnung ist dadurch gekennzeichnet, dass die Kontaktfahne mindestens eine elektrisch leitende Folie und die elektrisch leitende Folie die elektrische Anschlussfläche der Kontaktfahne aufweist.
Zur Lösung der Aufgabe wird auch ein Verfahren zum
Herstellen einer Anordnung mit folgenden Verfahrensschritten angegeben: a) Bereitstellen eines Substrats mit einem elektrischen Bauelement mit einer elektrischen Kontaktfläche und b) Erzeugen der elektrischen Kontaktierung durch Zusammenbringen der Kontaktfläche des Bauelements und der Anschlussfläche der elektrisch leitenden Folie der Kontaktfahne derart, dass ein zumindest über die Kontaktfläche des Bauelements hinausragender Bereich der elektrisch leitenden Folie der Kontaktfahne entsteht.
Als Substrate kommen beliebige Schaltungsträger auf organischer oder anorganischer Basis in Frage. Solche Substrate sind beispielsweise PCB (Printed Circuit Board)-, DCB-, IM (Insulated Metal)-, HTCC (High Temperature Cofired Cera ics)- und LTCC (Low Temperature Cofired Ceramics)- Substrate.
Die elektrisch leitende Folie fungiert beispielsweise als Lastanschluss . Der Lastanschluss dient als elektrische Zuleitung für das elektrische Bauelement. Dazu ist das Bauelement über die elektrisch leitende Folie beispielsweise mit einer sogenannten Busstruktur verbunden, die zur elektrischen Ansteuerung mehrerer Bauelemente dient.
Die elektrisch leitende Folie weist ein zu einer dünnen Bahn geformtes, elektrisch leitendes Material auf. Die Folie weist einen flächig ausgeführten elektrischen Leiter auf. Die Folie kann dazu teilweise oder ganz aus dem elektrisch leitendem Material bestehen. Die Folie verfügt dabei über eine gewisse Verformbarkeit. Die Folie kann dabei im Wesentlichen planar vorliegen. Denkbar ist auch, dass die Folie gegenüber der Kontaktfläche des Bauelements bzw. der
Anschlussfläche der Folie gewinkelt ist. Die Foliendicke der Folie ist aus dem μm-Bereich. Dies bedeutet, dass die Folie wenige μm bis einige 100 μm dick sein kann. Insbesondere sind Foliendicken von bis zu 500 μm möglich.
Das elektrische Bauelement kann jedes beliebige passive oder aktive Bauelement sein. Das passive Bauelement ist beispielsweise eine Leiterstruktur. Vorzugsweise ist das Bauelement ein Halbleiterchip und insbesondere ein Leistungshalbleiterchip. Der Leistungshalbleiterchip ist beispielsweise ein MOSFET mit relativ großflächigen Source- Gate- und Drain-Chipflächen (physikalische Anschlüsse des MOSFET) . Um für diese Chipflächen eine Kontaktierung mit einer hohen Stromdichte zu gewährleisten, werden die Chipflächen großflächig kontaktiert . Eine laterale Abmessung der Kontaktfläche ist relativ groß. Beispielsweise umfasst jeder der Kontaktflächen mindestens 60%, vorzugsweise jedoch mindestens 80% der jeweiligen Chipfläche. Zur elektrischen Kontaktierung wird eine dünne, elektrisch leitende Folie mit großflächiger Anschlussfläche verwendet. Die elektrisch leitende Folie zeichnet sich bei elektrischer Ansteuerung durch eine relativ niedrige Induktivität aus. Das Bauelement kann niederinduktiv kontaktiert werden. Durch die flächige Gestalt der Kontaktfahne und die damit verbundene relativ große Oberfläche ist eine gute Wärmeanbindung an die Umgebung möglich. Dadurch ist eine erhöhte Stromdichte möglich. Die relativ große Oberfläche im Vergleich zum
Querschnitt der Kontaktfahne ist besonders vorteilhaft bei der Ansteuerung der Kontaktfahne mit höheren Frequenzen. Bei höheren Frequenzen kommt es zu einer Stromverschiebung (Skin-Effekt) . Trotz der Stromverschiebung ist bei der Kontaktfahne eine gute elektrische Leitfähigkeit gewährleistet .
In einer besonderen Ausgestaltung weist die elektrisch leitende Folie einen Schichtverbünd mit mindestens zwei elektrischen Leitungsschichten und mindestens einer zwischen den Leitungsschichten angeordneten elektrischen Isolationsschicht auf. Vorzugsweise sind dabei die Leitungsschichten und die Isolationsschicht des Schichtverbundes derart ausgestaltet und zueinander angeordnet sind, dass durch elektrische Ansteuerung der
Leitungsschichten jeweils ein derartiges magnetisches Feld erzeugt werden kann, so dass die magnetischen Felder sich gegenseitig abschwächen. Die magnetischen Felder werden durch negative Interferenz nahezu ausgelöscht. Dies gelingt vorzugsweise dadurch, dass die Leitungsschichten des Schichtverbundes im Wesentlichen koplanar zueinander angeordnet sind. Die Leitungsschichten werden derart angesteuert, dass die Stromrichtungen in den Leitungsschichten einander entgegengerichtet sind. Die Isolationsschicht ist derart ausgestaltet, dass es zu keinem elektrischen Kurzschluss zwischen den Leitungsschichten kommen kann. Um zu einer effizienten Abschirmung der magnetischen Felder und damit zu einer weiteren Erniedrigung der Induktivität des elektrischen Anschlusses zu kommen, kann es vorteilhaft sein, einen Schichtverbund aus mehreren Leitungsschichten und dazwischen angeordneten Isolationsschichten zu verwenden. Dabei werden benachbarte Leitungsschichten mit Strom mit entgegengesetzten Stromrichtungen angesteuert.
Gemäß einer besonderen Ausgestaltung des Verfahrens zum Herstellen der Anordnung wird zum Zusammenbringen der
Kontaktfläche des Bauelements und der Anschlussfläche der elektrisch leitenden Folie ein aus der Gruppe Löten und/oder Schweißen und/oder Kleben ausgewähltes Verbindungsverfahren durchgeführt. Das Kleben erfolgt beispielsweise mit einem elektrisch leitfähigen Klebstoff. Mit diesen
Verbindungsverfahren wird eine Verbindung zwischen der Kontaktfläche des Bauelements und der Anschlussfläche der elektrisch leitenden Folie erzielt.
Die elektrisch leitende Folie kann nur aus elektrisch leitendem Material, beispielsweise Kupfer bestehen. Insbesondere wird eine elektrisch leitende Folie mit einem Schichtverbund mit mindestens einer elektrischen Isolationsschicht und mindestens einer elektrischen Leitungsschicht zum Bilden der Anschlussfläche der elektrisch leitenden Folie verwendet. Die Isolationsschicht kann dabei als flexible Trägerschicht für die Leitungsschicht fungieren. Beispielsweise besteht der Schichtverbund aus einer die Isolationsschicht bildenden Kunststofffolie, auf der eine Leitungsschicht aus Kupfer aufgetragen ist. Denkbar ist auch ein Schichtverbund mit abwechselnd übereinander gestapelten Leitungsschichten und Isolationsschichten. In einer weiteren Ausgestaltung wird zum Bereitstellen des Substrats mit dem elektrischen Bauelement ein Erzeugen der elektrischen Kontaktfläche des Bauelements mit folgenden weiteren Verfahrensschritte durchgeführt: c) Auftragen einer elektrischen Isolationsfolie auf dem Substrat und dem Bauelement und d) Erzeugen eines Fensters in der Isolationsfolie, wobei die Kontaktfläche des Bauelements freigelegt wird.
Vorzugsweise wird zum Auftragen der Isolationsfolie ein Auflaminieren der Isolationsfolie unter Vakuum durchgeführt. Das Auflaminieren erfolgt vorteilhaft in einer Vakuumpresse. Dazu sind Vakuumtiefziehen, hydraulisches Vakuumpressen, Vakuumgasdruckpressen oder ähnliche Laminierverfahren denkbar. Der Druck wird vorteilhafterweise isostatisch aufgebracht. Das Auflaminieren erfolgt beispielsweise bei Temperaturen von 100°C bis 250°C und einem Druck von 1 bar bis 10 bar. Die genauen Prozessparameter des Auflaminierens, also Druck, Temperatur, Zeit etc., hängen unter anderem von der Topologie des Substrats, des Kunststoffmaterials der Isolationsfolie und der Foliendicke der Isolationsfolie ab. Das Auflaminieren der Isolationsfolie führt dazu, dass die Isolationsfolie die Oberfläche mit der oder den Kontaktflächen eng anliegend bedeckt und auf dieser
Oberfläche haftet. Das Auflaminieren der Isolationsfolie bietet zusammenfassend folgende Vorteile:
- Anwendung bei hohen Temperaturen. Eine Isolationsfolie aus Polyimid beispielsweise ist beständig bis zu 300°C. - Geringe Prozesskosten, z.B. im Vergleich mit Abscheidung des Isolators aus der Dampfphase.
- Es sind hohe Isolationsfeldstärken durch Verwendung dicker Isolationslagen möglich.
- Durch das Auflaminieren der Isolationsfolien ist ein hoher Durchsatz möglich. Beispielsweise können DCB-Substrate im
Nutzen prozessiert werden. - In der auflaminierte Isolationsfolie können beliebig große Fenster und damit beliebig große Kontaktflächen erzeugt werden.
- Die auflaminiert Isolationsfolie zeichnet sich durch homogene Isolationseigenschaften aus, da Lufteinschlüsse durch die Verarbeitung der Folie im Vakuum verhindert werden.
- Bei einem Halbleiterchip kann die nahezu die gesamte Chipkontaktfläche genützt werden, so dass hohe Ströme abgeleitet werden können. Dabei können Chipkontaktflächen von 30 mm2 bis 300 mm2 realisiert werden.
- Durch die flächige Kontaktierung können die Chips homogen angesteuert werden.
- Die Induktivität des Kontaktes bei einer Kontaktfläche ist durch die flächenhafte Geometrie kleiner als beim Dickdrahtbonden.
- Die Kontaktierung führt zu hoher Zuverlässigkeit bei Vibrations- und mechanischer Schockbelastung.
- Im vergleich zu konkurrierenden Kontaktierungsmethoden ist eine höhere Lastwechselfestigkeit wegen geringer thermomechanischer Spannungen realisierbar.
- Es sind mehrere Verdrahtung ebenen zugänglich.
- Die beschriebene, planare Verbindungstechnik beansprucht eine geringe Bauhöhe. Es resultiert ein kompakter Aufbau.
- Bei mehrlagigen Verbindungsebenen sind großflächige Metallisierungslagen zur Abschirmung realisierbar. Dies wirkt sich insbesondere auf das EMV (Elektromagnetische Verträglichkeit) -Verhalten der Schaltung (Störemission, Störfestigkeit) sehr positiv aus.
In einer besonderen Ausgestaltung wird die aufgetragene
Isolationsfolie als Isolationsschicht des SchichtVerbundes der elektrisch leitenden Folie verwendet. Dazu wird in einer besonderen Ausgestaltung zum Bilden der elektrischen Leitungsschicht des Schichtverbundes vor und/oder nach dem Auftragen der Isolationsfolie elektrisch leitendes Material auf der Isolationsfolie aufgetragen. Dabei ist ein beliebiges Auftragungs- oder Abscheideverfahren anwendbar. Das elektrisch leitende Material wird flächig aufgetragen. Beispielsweise wird dazu ein physikalisches oder chemisches Abscheiden des elektrisch leitenden Materials durchgeführt. Derartige physikalische Verfahren sind Sputtern und Bedampfen (Physical Vapor Deposition, PVD) . Das chemische Abscheiden kann aus gasförmiger Phase (Chemical Vapor Deposition, CVD) und/oder flüssiger Phase (Liquid Phase Chemical Vapor Deposition) erfolgen. Denkbar ist auch, dass zunächst durch eines dieser Verfahren eine dünne elektrisch leitende Teilschicht aufgetragen wird, auf der dann eine dickere elektrisch leitende Teilschicht galvanisch abgeschieden wird.
In einer besonderen Ausgestaltung wird die Isolationsfolie derart auf dem Bauelement aufgetragen, dass ein zumindest über die Kontaktfläche des Bauelements hinausragender Bereich der Isolationsfolie erzeugt wird. Dieser Bereich der Isolationsfolie bildet den über die Kontaktfläche hinausragenden Bereich der Kontaktfahne.
Die Isolationsfolie ist dabei so gestaltet, dass ein
Höhenunterschied von bis zu 2000 μm überwunden werden kann. Der Höhenunterschied ist unter anderem durch die Topologie des Substrats und durch die auf dem Substrat angeordneten Bauelemente, beispielsweise Halbleiterchips verursacht.
Die Isolationsfolie kann einen beliebigen Kunststoff aufweisen. Denkbar sind beispielsweise beliebige Thermoplasten, Duroplasten und Mischungen davon bestehen. Als Isolationsfolie wird bei dem erfindungsgemäßen Verfahren Vorzugs- und vorteilhafterweise eine Folie mit einem
Kunststoffmaterial auf Polyimid (PI)-, Polyethylen (PE)-, Polyphenol-, Polyetheretherketon (PEEK)- und/oder Epoxidbasis verwendet. Die Isolationsfolie kann dabei mehrere Teilschichten aus jeweils unterschiedlichen Kunststoffen aufweisen. Die Isolationsfolie kann dabei zur Verbesserung der Haftung auf der Oberfläche des Substrats und/oder des Bauelements eine KlebebeSchichtung aufweisen. Die Foliendicke der Isolationsfolie ist aus dem μm-Bereich gewählt und kann wenige μm bis einige 100 μm betragen. Beispielsweise ist die Foliendicke aus dem Bereich von 10 μm bis 500 μm aufgewählt. Vorzugsweise wird eine Isolationsfolie mit einer Foliendicke von 25 μm bis 150 μm verwendet.
Nach dem Auftragen wird insbesondere ein Temperschritt durchgeführt . Durch eine Temperaturbehandlung die Haftung der Isolationsfolie auf der Oberfläche des Substrats und/oder des Bauelements verbessert .
In einer weiteren Ausgestaltung wird das Auftragen (mit oder ohne Temperschritt) sooft wiederholt wird, bis eine bestimmte Foliendicke der aufgetragenen Isolationsfolie erreicht ist. Beispielsweise werden Isolationsfolien geringerer Dicke zu einer auflaminierten Isolationsfolie größerer Dicke verarbeitet. Diese Isolationsfolien bestehen vorteilhaft aus einer Art Kunststoffmaterial. Denkbar ist dabei auch, dass Isolationsfolien aus mehreren unterschiedlichen
Kunststoffmaterialen verwendet werden. Es resultiert eine schichtförmige, aufgetragene Isolationsfolie.
Gemäß einer besonderen Ausgestaltung wird zum Erzeugen des Fensters in der Isolationsfolie Material der Isolationsfolie durch Laserablation entfernt . Eine Wellenlänge eines dazu verwendeten Lasers beträgt zwischen 0,1 μm und 11 μm. Die Leistung des Lasers beträgt zwischen 1 W und 100 W. Beispielsweise wird ein C02-Laser mit einer Wellenlänge von 9,24 μm verwendet. Das Öffnen der Fenster erfolgt dabei ohne eine Beschädigung eines eventuell unter der Isolationsfolie liegenden Chipkontakts aus Aluminium. Dieser Chipkontakt bildet die Kontaktfläche des Bauelements. Die Größe des Fensters beträgt dabei vorzugsweise mehr als 80%, aber weniger als 99,9 % der Größe der Seite und/oder der Fläche (Chipfläche) des Bauelements. Die Größe des Fensters ist vorteilhaft aus dem Bereich von 80% bis 95% der Größe der Seite und/oder der Fläche des Bauelements ausgewählt.
Gemäß einer weiteren Ausgestaltung wird eine fotoempfindliche Isolationsfolie verwendet und zum Erzeugen des Fensters in der Isolationsfolie ein fotolithographischer Prozess durchgeführt. Die fotoempfindliche Isolationsfolie ist eine Fotofolie. Der fotolithographische Prozess umfasst ein Belichten der fotoempfindlichen Isolationsfolie, ein Entwickeln der belichteten und/oder nicht-belichteten Stellen der Isolationsfolie und ein Entfernen der belichteten oder nicht-belichteten Stellen der Isolationsfolie.
Nach dem Öffnen der Fenster in der Isolationsfolie erfolgt gegebenenfalls ein Reinigungsschritt, bei dem Folienreste entfernt werden. Der Reinigungsschritt erfolgt beispielsweise nasschemisch. Denkbar ist insbesondere auch ein Plasmareinigungsverfahren .
In einer weiteren Ausgestaltung wird eine Leitungsschicht aus mehreren übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitenden Material verwendet. Es werden beispielsweise verschiedene Metalllagen übereinander aufgetragen. Die Anzahl der Teilschichten beziehungsweise Metalllagen beträgt insbesondere 2 bis 5.
Durch die aus mehreren Teilschichten aufgebaute elektrische Leitungsschicht kann beispielsweise eine als Diffusionsbarriere fungierende Teilschicht integriert sein. Eine derartige Teilschicht besteht beispielsweise aus einer Titan-Wolfram-Legierung (TiW) . Vorteilhafterweise wird bei einem mehrschichtigen Aufbau direkt auf der zu kontaktierenden Oberfläche eine die Haftung vermittelnde oder verbessernde Teilschicht aufgebracht. Ein derartige Teilschicht besteht beispielsweise aus Titan.
Das beschriebene Verfahren mit den einzelnen Verfahrensschritten kann einmalig durchgeführt werden. Denkbar ist insbesondere, dass zum Herstellen einer mehrlagigen Anordnung die Schritte Auftragen der Isolationsfolie, Erzeugen des Fensters in der Isolationsfolie und/oder Erzeugen der elektrischen Kontaktierung mehrmals durchgeführt wird.
Nach dem flächigen Kontaktieren der Kontaktfläche des Bauelements mit Hilfe der Kontaktfahne kann das Herstellen mindestens einer Leiterbahn der Anordnung vorgesehen sein. Die Leiterbahn kann dabei auf der vorhandenen Isolationsfolie aufgetragen werden. Insbesondere wird zum Erzeugen der Leiterbahn ein Strukturieren der Isolationsfolie durchgeführt. Dies bedeutet, dass die Leiterbahn in dieser Isolationsfolie erzeugt wird. Die Leiterbahn dient beispielsweise der elektrischen Kontaktierung eines Halbleiterchips .
Das Strukturieren erfolgt üblicherweise in einem fotolithographischen Prozess. Dazu kann auf einer elektrisch leitenden Schicht ein Fotolack aufgetragen, getrocknet und anschließend belichtet und entwickelt werden. Unter Umständen folgt ein Temperschritt, um den aufgetragenen Fotolack gegenüber nachfolgenden Behandlungsprozessen zu stabilisieren. Als Fotolack kommen herkömmliche positive und negative Resists (Beschichtungsmaterialien) in Frage. Das Auftragen des Fotolacks erfolgt beispielsweise durch einen Sprüh- oder Tauchprozess . Electro-Deposition (elektrostatisches oder elektrophoretisches Abscheiden) ist ebenfalls denkbar .
Zum Strukturieren können auch otoempfindliche Folien eingesetzt werden, die auflaminiert und vergleichbar mit dem aufgetragenen Fotolackschicht belichtet und entwickelt werden.
Zum Erzeugen der Leiterbahn kann beispielsweise wie folgt vorgegangen werden: In einem ersten Teilschritt wird eine elektrisch leitende Schicht aufgebracht und darauf eine Fotolackschicht strukturiert. In einem darauf folgenden Teilschritt wird auf der erzeugten Leiterbahn eine weitere Metallisierung aufgebracht. Durch die weitere Metallisierung wird die Leiterbahn verstärkt. Beispielsweise wird auf der durch Strukturieren erzeugten Leiterbahn Kupfer galvanisch in einer Dicke von 1 μm bis 400 μm abgeschieden. Das Kupfer kann auch mit größeren Dicken von bis zu 1 mm abgeschieden werden. Dadurch kann die galvanisch abgeschieden Kupferschicht zusätzlich als effiziente Wärmesenke fungieren. Nach dem Abscheiden des Kupfers wird die Fotolackschicht beziehungsweise die auflaminierte Isolationsfolie abgelöst. Dies gelingt beispielsweise mit einem organischen Lösungsmittel, einem alkalischen Entwickler oder dergleichen. Durch nachfolgendes Differenzätzen wird die flächige, nicht mit der Metallisierung verstärkte, metallisch leitende Schicht wieder entfernt. Die verstärkte Leiterbahn bleibt erhalten.
Mit der Kontaktfahne können beliebige Kontaktflächen eines beliebigen elektrischen Bauelements flächig kontaktiert werden. Insbesondere ist die großflächige, niederinduktive elektrische Kontaktierung von Halbleiterchips und insbesondere von Leistungshalbleiterchips möglich. Die resultierende flächige elektrische Anbindung führt zu einer hohen Stromtragfähigkeit bei reduzierten ohmschen Verlusten. Insbesondere die Verwendung einer Kontaktfahne mit koplanar angeordneten Leitungsschichten führt zu einer niederinduktiven Kontaktierung des Bauelements. Dies führt unter anderem zu reduzierten EMV-Störungen.
Die Erfindung wird in der nachfolgenden Beschreibung anhand mehrerer Figuren beispielhaft näher erläutert. Die Figuren sind schematisch und stellen keine maßstabsgetreuen Abbildungen dar.
Figur 1 zeigt eine erfindungsgemäße Anordnung im Querschnitt. Figur 2 zeigt die Anordnung aus Figur 1 in Aufsicht.
Figuren 3A und 3B zeigen ein Verfahren zum Herstellen der Anordnung.
Figuren 4 bis 8 zeigen verschiedene Ausführungsbeispiele der Anordnung.
Die Anordnung weist ein Substrat (Schaltungs räger) 1, ein auf dem Oberflächenabschnitt 11 des Substrats 1 angeordnetes elektrisches Bauelement 2 und eine elektrische Kontaktfahne 3 auf zur elektrischen Kontaktierung des Bauelements 2 auf. Das Substrat 1 besteht aus einem keramischen Material. Das Bauelement 2 ist eine Leiterstruktur. In einer dazu alternativen Ausführungsform ist das elektrische Bauelement 2 ein Leistungshalbleiter. Die elektrische Kontaktfläche 21 wird dabei auf einer Chipkontaktfläche gebildet.
Die elektrische Anschlussfläche 32 der Kontaktfahne 3 und die Kontaktfläche 21 des Bauelements 2 sind derart miteinander verbunden, dass ein zumindest über die Kontaktfläche 21 d.es Bauelements 2 hinausragender Bereich 33 der Kontaktfahne 3 vorhanden ist. Die Anordnung ist dadurch gekennzeichnet, dass die Kontaktfahne 3 mindestens eine elektrisch leitende Folie 31 und die elektrisch leitende Folie 31 die elektrische Anschlussfläche 32 der Kontaktfahne 3 aufweist.
Zum Herstellen der Anordnung wird in einem ersten Schritt das Substrat 1 mit dem Bauelement 2 mit der elektrischen
Kontaktfläche 21 bereitgestellt (Figur 3A, Bezugszeichen 301) . Nachfolgend erfolgt die elektrische Kontaktierung der elektrischen Kontaktfläche 21 durch Zusammenbringen der Anschlussfläche 21 der elektrischen Kontaktfahne 3 und der Kontaktfläche 21 des Bauelements 2 (Figur 31, Bezugszeichen 302) . Zum Bereitstellen des Substrats mit dem Bauelement 2 mit der Kontaktfläche 21 wird ein Auftragen einer elektrischen Isolationsfolie 4 auf dem Substrat 1 und dem Bauelement 2 (Figur 3B, Bezugszeichen 302) und Erzeugen eines Fensters in der Isolationsfolie 4 durchgeführt, wobei die Kontaktfläche des Bauelements freigelegt wird (Figur 3B, Bezugszeichen 303) .
Ausführungsbeispiel 1:
Die elektrische Kontaktfahne 3 mit dem über fungiert als elektrische Intersubstratverbindung (Figur 4) . Es sind mehrere Substrate 1 und 1 ' mit elektrischen Bauelementen 2 und 2 ' auf einem gemeinsamen, nicht dargestellten Träger angeordnet. Mit Hilfe der Kontaktfahne 3 und dem über die
Kontaktflächen hinausragenden Bereich 33 der Kontaktfahne 3 werden die Kontaktflächen 21 und 21' der Bauelemente 2 und 2' miteinander elektrisch leitend verbunden. Zwischen den Substraten 1 und 1' ist eine Isolierung 6 der elektrischen Bauelemente 2 und 2' der Substrate 1 und 1' vorgesehen. Die
Isolierung 6 besteht beispielweise aus Teflon. Die Isolierung 6 dient auch der Vermeidung von Verklebungen im Verlauf des Herstellungsprozesses .
Zum Herstellen der Intersubstratverbindung wird wie folgt vorgegangen: Zunächst werden die Substrate 1 und 1' mit den Bauelementen 2 und 2 ' auf dem nicht dargestellten Träger in einem bestimmten Abstand zueinander angeordnet. In dem durch den Abstand vorgegebenen Zwischenraum wird ein Plättchen aus Teflon gelegt, das eine Höhe aufweist, die ungefähr der Höhe der Substrate 1 und 1 ' mit den Bauelementen 2 und 2 ' entspricht. Im Weiteren wird eine Isolationsfolie 4 auf den Bauelementen 2 und 2' auflaminiert . Im nächsten Schritt werden die Kontaktflächen 21 und 21' der Bauelemente 2 und 2' durch Erzeugen von entsprechenden Fenstern in der
Isolationsfolie 4 freigelegt. Schließlich wird auf den freigelegten Kontaktflächen 21 und 21' und auf der Isolationsfolie 4 derart elektrisch leitendes Material aufgetragen, dass eine elektrische Verbindung zwischen den Kontaktflächen 21 und 21' erzeugt wird.
In einer Weiterbildung dieses Ausführungsbeispieis kann die Isolierung 6 aus Teflon nach Beendigung des Auftragens des elektrisch leitenden Materials entfernt werden.
Ausführungsbeispiel 2:
Die elektrische Kontaktfahne 3 fungiert als Lastanschluss zu einer nicht dargestellten Busstruktur (Figur 5) . Dabei weist die Kontaktfahne 3 zwei koplanar angeordnete Leitungsschichten 31 und 31' auf. Zwischen den Leitungsschichten 31 und 31' ist eine Isolationsschicht 35 vorhanden. Die Leitungsschichten 31 und 31 'und die Isolationsschicht 35, die einen Schichtverbund 36 bilden, sind so dimensioniert, dass durch die elektrische Ansteuerung der Leitungsschichten 31 und 31' magnetische Felder erzeugt werden, die zu einer geringe Induktivität führen. Die Isolationsschicht 35 wird aus einer Isolationsfolie 34 hergestellt, die im Laufe des Herstellungsprozesses der flächigen Kontaktierungen der Kontaktfläche 21 verwendet wird. Auf der Isolationsfolie 4 ist eine Leiterbahn 5 aufgetragen. Das Bauelement 2 und die Leiterbahn 5 wird jeweils mit einer der Leitungsschichten 31 und 31' elektrisch kontaktiert .
Ausführungsbeispiel 3 :
Im Unterschied zum vorangegangenen Beispiel weist die Isolationsfolie 4 eine Stufe 6 auf (Figur 6) . Zum Herstellen einer derartigen Anordnung wird in einem ersten Schritt an ein bereitgestelltes Substrat 1 mit elektrischem Bauelement 2 eine Leiterstruktur 7 angeordnet derart angeordnet, dass das Bauelement 2 über die Leiterstruktur 7 elektrisch kontaktiert ist. Die Leiterstruktur 7 ist beispielsweise aus einer Kupferfolie oder einem Kupferblech. Danach wird eine Isolationsfolie 4 auf das Bauelement 2 und die LeiterStruktur 7 auflaminiert . Im Folgenden wird auf die auflaminierte Isolationsfolie 4 eine Leiterbahn 5 aufgetragen. Schließlich wird eine Leitungsschicht 31 derart auf der Isolationsfolie 4 aufgetragen, dass die elektrische Kontaktfahne 3 gebildet und die Leiterbahn 5 elektrisch kontaktiert wird. Aus der Isolationsfolie 4 wird die Isolationsschicht 35 des Schichtverbunds 36 gebildet.
Ausführungsbeispiel 4:
Auf dem Bauelement 2 wird eine Isolationsfolie 4 aufgetragen. Nach dem Auftragen wird ein Fenster erzeugt, wobei die Kontaktfläche des Bauelements 2 freigelegt wird (Figur 7) .
Danach wird zur Ausbildung der Leitungsschicht 31 elektrisch leitendes Material aufgetragen. Im nächsten Schritt wird eine weitere Isolationsfolie 4' aufgetragen. Nach Erstellen einer Leiterbahn 5 auf der Isolationsfolie 4 wird abschließend eine weitere elektrische Leiterschicht 31' aufgetragen. Es resultiert eine elektrische Kontaktfahne 3 mit koplanar angeordneten Leiterschichten 31 und 31'. Aus den aufgetragenen Isolationsfolien 4 und 4 ' resultieren die Isolationsschichten 35 und 35'.
Ausführungsbeispiel 5
Im Unterschied zum vorangegangenen Ausführungsbeispiel ist die Kontaktfahne 3 abgewinkelt (Figur 8) . Ein Winkel, den die Kontaktfahne 3 gegenüber der Kontaktfläche des Bauelements oder der Oberfläche des Substrats einnimmt, kann beliebig sein. Zum Herstellen der abgewinkelten Kontaktfahne 3 wird der Schichtverbund 36 der Kontaktfahne 3 von der Substratoberfläche weggebogen. Eine abgewinkelte Kontaktfahne ist in weiteren, nicht näher beschriebenen Ausführungsbeispielen vorgesehen, die sich aus den oben beschriebenen Ausführungsbeispielen ableiten.

Claims

Patentansprüche
1 . Anordnung mit mindestens einem Substrat (1, 1'), - mindestens einem auf einem Oberflächenabschnitt (11) des Substrats angeordneten elektrischen Bauelement (2, 2') mit einer elektrischen Kontaktfläche (21, 21') und mindestens einer elektrischen Kontaktfahne (3) mit einer elektrischen Anschlussfläche (32) zur elektrischen Kontaktierung der Kontaktfläche (21, 21') des Bauelements (2, 2'), wobei die Anschlussfläche (32) der Kontaktfahne (3) und die Kontaktfläche (21) des Bauelements (2) derart miteinander verbunden sind, dass ein zumindest über die Kontaktfläche (21) des Bauelements (2) hinausragender Bereich (33) der Kontaktfahne (3) vorhanden ist, dadurch gekennzeichnet, dass die Kontaktfahne (3) mindestens eine elektrisch leitende Folie (30) und - die elektrisch leitende Folie (30) die elektrische Anschlussfläche (32) der Kontaktfahne (3) aufweist.
2. Anordnung nach Anspruch 1 , wobei die elektrisch leitende Folie einen Schichtverbund (36) mit mindestens zwei elektrischen Leitungsschichten (31, 31') und mindestens einer zwischen den Leitungsschichten (31, 31') angeordneten elektrischen Isolationsschicht (35) aufweist .
3. Anordnung nach Anspruch 1 oder 2, wobei die
Leitungsschichten (31, 31') und die Isolationsschicht (35) des Schichtverbundes (36) derart ausgestaltet und zueinander angeordnet sind, dass durch elektrische Ansteuerung der Leitungsschichten jeweils ein magnetisches Feld erzeugt werden kann, so dass die magnetischen Felder sich gegenseitig abschwächen.
4. Anordnung nach Anspruch 3, wobei die elektrischen
Leitungsschichten (31, 31') des Schichtverbundes (36) im Wesentlichen koplanar zueinander angeordnet sind.
5. Anordnung nach einem der Ansprüche 1 bis 4, wobei das Bauelement ein Halbleiterchip und insbesondere ein Leistungshalbleiterchip ist.
6. Verfahren zum Herstellen einer Anordnung nach einem der vorangegangenen Ansprüche mit den Verfahrensschritten: a) Bereitstellen eines Substrats mit einem elektrischen Bauelement mit einer elektrischen Kontaktfläche und b) Erzeugen der elektrischen Kontaktierung durch Zusammenbringen der Kontaktfläche des Bauelements und der Anschlussfläche der elektrisch leitenden Folie der Kontaktfahne derart, dass ein zumindest über die Kontaktfläche des Bauelements hinausragender Bereich der elektrisch leitenden Folie der Kontaktfahne entsteht.
7. Verfahren nach Anspruch 6, bei dem zum Zusammenbringen der Kontaktfläche des Bauelements und der Anschlussfläche der elektrisch leitenden Folie ein aus der Gruppe Löten und/oder Schweißen und/oder Kleben ausgewähltes Verbindungsverfahren durchgeführt wird.
8. Verfahren nach Anspruch 6 oder 7 , bei dem eine elektrisch leitende Folie mit einem Schichtverbund mit mindestens einer elektrischen Isolationsschicht und mindestens einer elektrischen Leitungsschicht zum Bilden der Anschlussfläche der elektrisch leitenden Folie verwendet wird.
9. Verfahren nach einem der Ansprüche 6 bis 8, bei dem zum Bereitstellen des Substrats mit dem elektrischen Bauelement ein Erzeugen der elektrischen Kontaktfläche des Bauelements die folgenden weiteren Verfahrensschritte durchgeführt wird: c) Auftragen einer elektrischen Isolationsfolie auf dem Substrat und dem Bauelement und d) Erzeugen eines Fensters in der Isolationsfolie, wobei die Kontaktfläche des Bauelements freigelegt wird.
10. Verfahren nach Anspruch 9, bei dem zum Auftragen der Isolationsfolie ein Auflaminieren der Isolationsfolie unter Vakuum durchgeführt wird.
11. Verfahren nach Anspruch 9 oder 10, bei dem die aufgetragene Isolationsfolie als Isolationsschicht des Schichtverbundes der elektrisch leitenden Folie verwendet wird.
12. Verfahren nach einem der Ansprüche 9 bis 11, bei dem zum Bilden der elektrischen Leitungsschicht des Schichtverbundes vor und/oder nach dem Auftragen der Isolationsfolie elektrisch leitendes Material auf der Isolationsfolie aufgetragen wird.
13. Verfahren nach einem der Ansprüche 9 bis 12, bei dem die Isolationsfolie derart auf dem Bauelement aufgetragen wird, dass ein zumindest über die Kontaktfläche des Bauelements hinausragender Bereich der Isolationsfolie erzeugt wird.
14. Verfahren nach einem der Ansprüche 9 bis 13 , wobei eine Isolationsfolie mit einem Kunststoffmaterial auf Polyimid-, Polyethylen- , Polyphenol-, Polyetheretherketon- und/oder auf Epoxidbasis verwendet wird.
15. Verfahren nach einem der Ansprüche 9 bis 14, bei dem eine Isolationsfolie mit einer Foliendicke von 25 bis 150 μm verwendet wird.
16. Verfahren nach einem der Ansprüche 9 bis 15, wobei nach dem Auftragen der Isolationsfolie ein Temperschritt durchgeführt wird.
17. Verfahren nach einem der Ansprüche 9 bis 16, wobei das Auftragen sooft wiederholt wird, bis eine bestimmte Foliendicke der aufgetragenen Isolationsfolie erreicht ist .
18. Verfahren nach einem der Ansprüche 9 bis 14, bei dem zum Erzeugen des Fensters in der Isolationsfolie Material der Isolationsfolie durch Laserablation entfernt wird.
19. Verfahren nach einem der Ansprüche 9 bis 14, bei dem eine fotoempfindliche Isolationsfolie verwendet wird und zum Erzeugen des Fensters in der Isolationsfolie ein fotolithographischer Prozess durchgeführt wird.
20. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine elektrisch leitende Folie mit einem Schichtverbund
Isolationsschicht und Leitungsschicht verwendet wird, wobei die LeitungsSchicht mehrere übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitenden Material aufweist.
21. Verfahren nach einem der vorhergehenden Ansprüche, wobei zum Herstellen einer mehrlagigen Anordnung die Schritte Auftragen der Isolationsfolie, Erzeugen des Fensters in der Isolationsfolie und/oder Erzeugen der elektrischen Kontaktierung mehrmals durchgeführt wird.
PCT/EP2004/002424 2003-03-28 2004-03-09 Anordnung aus einem elektrischen bauelement auf einem substrat und verfahren zum herstellen der anordnung WO2004086502A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005518674A JP2006521686A (ja) 2003-03-28 2004-03-09 基板における電気的な構成素子から成る装置および該装置を製造する方法
EP04718634A EP1609184A1 (de) 2003-03-28 2004-03-09 Anordnung aus einem elektrischen bauelement auf einem substrat und verfahren zum herstellen der anordnung
US10/551,207 US7807931B2 (en) 2003-03-28 2004-03-09 Electrical component on a substrate and method for production thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10314172.3 2003-03-28
DE10314172A DE10314172B4 (de) 2003-03-28 2003-03-28 Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung

Publications (1)

Publication Number Publication Date
WO2004086502A1 true WO2004086502A1 (de) 2004-10-07

Family

ID=33038802

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/002424 WO2004086502A1 (de) 2003-03-28 2004-03-09 Anordnung aus einem elektrischen bauelement auf einem substrat und verfahren zum herstellen der anordnung

Country Status (6)

Country Link
US (1) US7807931B2 (de)
EP (1) EP1609184A1 (de)
JP (1) JP2006521686A (de)
CN (1) CN1771600A (de)
DE (1) DE10314172B4 (de)
WO (1) WO2004086502A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006058850A1 (de) * 2004-11-29 2006-06-08 Siemens Aktiengesellschaft Metallisierte folie zur flächigen kontaktierung
EP2107604A3 (de) * 2008-04-05 2010-11-03 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
DE102008045338B4 (de) * 2007-09-14 2014-05-15 Infineon Technologies Ag Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004018471B4 (de) * 2004-04-16 2009-04-16 Infineon Technologies Ag Leistungshalbleiterschaltung und Verfahren zum Herstellen einer Leistungshalbleiterschaltung
DE102004018469B3 (de) * 2004-04-16 2005-10-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiterschaltung
DE102004061936A1 (de) * 2004-12-22 2006-07-06 Siemens Ag Anordnung eines Halbleitermoduls und einer elektrischen Verschienung
DE102006014582B4 (de) * 2006-03-29 2011-09-15 Infineon Technologies Ag Halbleitermodul
US7524775B2 (en) 2006-07-13 2009-04-28 Infineon Technologies Ag Method for producing a dielectric layer for an electronic component
DE102007009521B4 (de) 2007-02-27 2011-12-15 Infineon Technologies Ag Bauteil und Verfahren zu dessen Herstellung
US7838978B2 (en) 2007-09-19 2010-11-23 Infineon Technologies Ag Semiconductor device
DE102008028299B3 (de) 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
US8705213B2 (en) * 2010-02-26 2014-04-22 Seagate Technology Llc Magnetic field detecting device with shielding layer at least partially surrounding magnetoresistive stack
DE102014109385A1 (de) * 2014-07-04 2016-01-07 Karlsruher Institut für Technologie Elektronische Bauteilanordnung

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978578A (en) * 1974-08-29 1976-09-07 Fairchild Camera And Instrument Corporation Method for packaging semiconductor devices
FR2382101A1 (fr) * 1977-02-28 1978-09-22 Labo Electronique Physique Dispositif a semi-conducteur, comportant des pattes metalliques isolees
US4937707A (en) * 1988-05-26 1990-06-26 International Business Machines Corporation Flexible carrier for an electronic device
EP0380906A2 (de) * 1989-01-30 1990-08-08 International Business Machines Corporation Halbleiteranordnung vom Bandmontage-Typ
US5027192A (en) * 1989-02-07 1991-06-25 Asea Brown Boveri Ltd. Fast power semiconductor circuit
EP0473929A1 (de) * 1990-09-07 1992-03-11 International Business Machines Corporation Verfahren zur Herstellung einer elektronische Dünnschichtanordnung
WO1995006946A1 (en) * 1993-08-31 1995-03-09 Motorola Inc. A horizontally twisted-pair planar conductor line structure
US5452182A (en) * 1990-04-05 1995-09-19 Martin Marietta Corporation Flexible high density interconnect structure and flexibly interconnected system
US5856913A (en) * 1996-04-29 1999-01-05 Semikron Elektronik Gmbh Multilayer semiconductor device having high packing density

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
JP2848682B2 (ja) * 1990-06-01 1999-01-20 株式会社東芝 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア
JPH07203686A (ja) 1993-12-30 1995-08-04 Kyowa Kiden Kogyo Kk スイッチング回路の回路インダクタンス低下法
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5616886A (en) 1995-06-05 1997-04-01 Motorola Wirebondless module package
US6687108B1 (en) * 1997-04-08 2004-02-03 X2Y Attenuators, Llc Passive electrostatic shielding structure for electrical circuitry and energy conditioning with outer partial shielded energy pathways
JP3622782B2 (ja) * 2000-03-14 2005-02-23 三菱電機株式会社 半導体装置
US6586822B1 (en) * 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
JP3631675B2 (ja) 2000-12-22 2005-03-23 京セラ株式会社 インバータ制御モジュール
JP2005515616A (ja) * 2001-09-28 2005-05-26 シーメンス　アクチエンゲゼルシヤフト 基板の電気的コンタクト面の接続方法及び電気的コンタクト面を備えた基板からなるデバイス

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978578A (en) * 1974-08-29 1976-09-07 Fairchild Camera And Instrument Corporation Method for packaging semiconductor devices
FR2382101A1 (fr) * 1977-02-28 1978-09-22 Labo Electronique Physique Dispositif a semi-conducteur, comportant des pattes metalliques isolees
US4937707A (en) * 1988-05-26 1990-06-26 International Business Machines Corporation Flexible carrier for an electronic device
EP0380906A2 (de) * 1989-01-30 1990-08-08 International Business Machines Corporation Halbleiteranordnung vom Bandmontage-Typ
US5027192A (en) * 1989-02-07 1991-06-25 Asea Brown Boveri Ltd. Fast power semiconductor circuit
US5452182A (en) * 1990-04-05 1995-09-19 Martin Marietta Corporation Flexible high density interconnect structure and flexibly interconnected system
EP0473929A1 (de) * 1990-09-07 1992-03-11 International Business Machines Corporation Verfahren zur Herstellung einer elektronische Dünnschichtanordnung
WO1995006946A1 (en) * 1993-08-31 1995-03-09 Motorola Inc. A horizontally twisted-pair planar conductor line structure
US5856913A (en) * 1996-04-29 1999-01-05 Semikron Elektronik Gmbh Multilayer semiconductor device having high packing density

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ANONYMOUS: "Improved Method for C-4 Chip Join", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 31, no. 6, 1 November 1988 (1988-11-01), New York, US, pages 335 - 336, XP002288386 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006058850A1 (de) * 2004-11-29 2006-06-08 Siemens Aktiengesellschaft Metallisierte folie zur flächigen kontaktierung
JP2008522394A (ja) * 2004-11-29 2008-06-26 シーメンス アクチエンゲゼルシヤフト 面状接触形成のためのメタライズされた箔
US7910470B2 (en) 2004-11-29 2011-03-22 Siemens Aktiengesellschaft Metallised film for sheet contacting
DE102008045338B4 (de) * 2007-09-14 2014-05-15 Infineon Technologies Ag Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
EP2107604A3 (de) * 2008-04-05 2010-11-03 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
US8324717B2 (en) 2008-04-05 2012-12-04 Semikron Elektronik Gmbh & Co., Kg Power semiconductor module with a hermetically tight circuit arrangement and method for producing such a module

Also Published As

Publication number Publication date
DE10314172A1 (de) 2004-11-04
CN1771600A (zh) 2006-05-10
US20070175656A1 (en) 2007-08-02
EP1609184A1 (de) 2005-12-28
JP2006521686A (ja) 2006-09-21
US7807931B2 (en) 2010-10-05
DE10314172B4 (de) 2006-11-30

Similar Documents

Publication Publication Date Title
WO2003030247A2 (de) Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE102015113208B4 (de) Modul mit integriertem Leistungselektronikschaltkreis und Logikschaltkreis und Verfahren zur Zusammenschaltung eines Leistungselektronikschaltkreises mit einem Logikschaltkreis
DE10335153B4 (de) Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
DE102015118633B4 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul sowie ein Verfahren zur Herstellung des Leistungshalbleitermoduls
EP3625823B1 (de) Leistungsmodul mit mindestens einem leistungshalbleiter
DE10314172B4 (de) Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE102010060503A1 (de) Laminatelektronikbauelement
EP1597757A2 (de) Verbindungstechnik für leistungshalbleiter mit einer der oberflächenkontur folgenden schicht aus elektrisch isolierendem material
EP1817795A1 (de) Metallisierte folie zur flächigen kontaktierung
DE10308928B4 (de) Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102004009296B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
DE102006012007A1 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben
WO2004077547A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
WO2005078793A1 (de) Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
DE102008031231B4 (de) Herstellungsverfahren für planare elektronsche Leistungselektronik-Module für Hochtemperatur-Anwendungen und entsprechendes Leistungselektronik-Modul
WO2001097285A2 (de) Elektronisches bauteil aus einem gehäuse und einem substrat
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung
WO2005101480A2 (de) Mit planarer verbindungstechnik auf einem insbesondere elektrisch leitendem substrat aufgebaute schaltung
DE102012219568B3 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul
DE102004019442A1 (de) An planarer Verbindung angeordneter Kühlkörper
WO2006067013A1 (de) Halbleitermodul mit geringer thermischer belastung
EP4128326A2 (de) Verfahren zur kontaktierung eines leistungshalbleiters auf einem substrat sowie leistungshalbleitermodul mit einem leistungshalbleiter und einem substrat
WO2005101501A1 (de) Mit einer metallschicht gebildetes gehäuse

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004718634

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2005518674

Country of ref document: JP

Ref document number: 2004808468X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2004718634

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10551207

Country of ref document: US

Ref document number: 2007175656

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10551207

Country of ref document: US