EP4128326A2 - Verfahren zur kontaktierung eines leistungshalbleiters auf einem substrat sowie leistungshalbleitermodul mit einem leistungshalbleiter und einem substrat - Google Patents

Verfahren zur kontaktierung eines leistungshalbleiters auf einem substrat sowie leistungshalbleitermodul mit einem leistungshalbleiter und einem substrat

Info

Publication number
EP4128326A2
EP4128326A2 EP21725421.8A EP21725421A EP4128326A2 EP 4128326 A2 EP4128326 A2 EP 4128326A2 EP 21725421 A EP21725421 A EP 21725421A EP 4128326 A2 EP4128326 A2 EP 4128326A2
Authority
EP
European Patent Office
Prior art keywords
power semiconductor
substrate
sintered
layer
template
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP21725421.8A
Other languages
English (en)
French (fr)
Inventor
Claus Florian Wagner
Michael Woiton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP4128326A2 publication Critical patent/EP4128326A2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1318—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27332—Manufacturing methods by local deposition of the material of the layer connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H01L2224/27901—Methods of manufacturing layer connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H01L2224/27901—Methods of manufacturing layer connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/27902—Multiple masking steps
    • H01L2224/27903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2918—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3005—Shape
    • H01L2224/30051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3016—Random layout, i.e. layout with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Kontaktierung eines Leistungshalbleiters (2) auf einem Substrat (4). Um ein verbessertes Schaltverhalten und eine höhere maximale Stromdichte zu erreichen,wird vorgeschlagen, dass der Leistungshalbleiter (2) auf einer dem Substrat (4) zugewandten Seite (8) mindestens zwei elektrisch voneinander isolierte Kontaktbereiche (10, 12) aufweist, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche (10, 12) des Leistungshalbleiters (2) mittels einer strukturierten, insbesondere metallischen, Verbindungsschicht (26), welche mindestens zwei im Wesentlichen geschlossene Sinterschichten (20, 24, 36) umfasst, mit dem Substrat (4) stoffschlüssig verbunden werden.

Description

Beschreibung
Verfahren zur Kontaktierung eines Leistungshalbleiters auf einem Substrat
Die Erfindung betrifft ein Verfahren zur Kontaktierung eines Leistungshalbleiters auf einem Substrat.
Ferner betrifft die Erfindung ein Leistungshalbleitermodul mit einem Leistungshalbleiter und einem Substrat.
Darüber hinaus betrifft die Erfindung einen Stromrichter mit mindestens einem derartigen Leistungshalbleitermodul.
In derartigen Stromrichtern liegen Halbleiterbauelemente, beispielsweise Schaltelemente, in der Regel in Form von Leis tungsmodulen oder in Form von diskreten Packages vor. Unter einem Stromrichter ist beispielsweise ein Gleichrichter, ein Wechselrichter, ein Umrichter oder ein Gleichspannungswandler zu verstehen. Derartige Schaltelemente sind beispielsweise Transistoren, insbesondere als Insulated-Gate-Bipolar- Transistoren (IGBTs), als Metalloxide-Semiconductor-Field- Effect-Transistoren (MOSFETs) oder als ein Feldeffekttransis toren, ausgeführt. Gewöhnlich sind die Halbleiterbauelemente mittels spezifischer Drahtbondtechnologien kontaktiert und die Leistungsmodule werden zum Beispiel mittels Löt-, Feder oder Pressverbindungen an einem Schaltungsträger befestigt. Durch die Verwendung von Bonddrähten wird die maximal zuläs sige Stromdichte limitiert. Außerdem erzeugen Bonddrähte pa rasitären Induktivitäten, welche eine maximal erzielbare Schaltgeschwindigkeit der Schaltelemente begrenzt.
Die Offenlegungsschrift EP 3 105 784 Al beschreibt ein Ver fahren zum Montieren eines elektrischen Bauelements auf einem Substrat. Das Fügen wird durch eine Haube vereinfacht, indem in diese Haube eine Kontaktierungsstruktur vorgesehen ist und diese beim Aufsetzen der Haube auf verschiedenen Fügeleveln gleichzeitig mit einem Zusatzwerkstoff gefügt wird. Die Offenlegungsschrift DE 2020 12 004 434 Ul beschreibt ei nen Metallformkörper zur Schaffung einer Verbindung eines Leistungshalbleiters mit oberseitigen Potentialflächen zu Dickdrähten oder Bändchen, gekennzeichnet durch einen Metall formkörper (6a, 6b), der eine oder mehrere Potentialflächen überragt, und aus dem elektrisch vom übrigen Metallformkörper getrennt wenigstens ein Segment (6b) abgeteilt ist, das von einem Kontaktierungsabschnitt an eine Potentialfläche des Leistungshalbleiters zu einem davon lateral beabstandeten Be festigungsabschnitt für Dickdrähte reicht.
Die Offenlegungsschrift DE 102014 222 819 Al beschreibt ein Verfahren zum Ausbilden einer Leistungshalbleiterkontakt struktur in einem Leistungshalbleitermodul, welches ein Sub strat und einen Metallformkörper aufweist. Das Ausbilden der Leistungshalbleiterkontaktstruktur erfolgt zunächst durch Aufbringen einer Schicht aus Sintermaterial mit lokal variie render Dicke auf entweder den Metallformkörper oder das Sub strat, gefolgt von einem Zusammensintern der Kontaktierungs folie mit dem Substrat über die verbindungsfördernden Eigen schaften der Sintermaterialschicht, wobei die Kontaktierungs folie entsprechend der variierenden Dicke der Schicht des Sintermaterials ihre Form ausgeprägt bekommt.
Die Offenlegungsschrift US 2018/0374813 Al beschreibt eine Anordnung mit mindestens einem ersten Element, dass mindes tens ein erstes elektrisches Kontaktierungsfeld umfasst; min destens einem zweiten Element, das mindestens ein zweites elektrisches Kontaktierungsfeld umfasst; elektrischen und me chanischen Verbindungsmitteln, wobei die elektrischen und me chanischen Verbindungsmittel mindestens Folgendes umfassen: mindestens ein erstes metallisches Zwischenverbindungselement auf der Oberfläche mindestens des ersten elektrischen Kon taktflecks; mindestens eine gesinterte Verbindung aus metal lischen Mikropartikeln oder Nanopartikeln, die mit dem ersten metallischen Zwischenverbindungselement gestapelt ist; wobei der Schmelzpunkt des ersten metallischen Zwischenverbindungs- elements größer ist als die Sintertemperatur der metallischen Mikropartikel oder Nanopartikel.
Die Veröffentlichung Cao X et al: "Height Optimization for a Medium-Voltage Planar Package" beschreibt eine Methode zur Optimierung der Verbindungshöhe in einem Leistungsmodul, die auf dem Kompromiss zwischen thermomechanischer Leistung und dielektrischer Leistung des Leistungsmoduls basiert.
Die Veröffentlichung Jiang L et al: "Evaluation of Thermal Cycling Reliability of Sintered Nanosilver Versus Soldered Joints by Curvature Measurement" beschreibt eine Niedertempe ratur-Silbersintertechnologie, welche als eine bleifreie Chipbefestigungslösung angewendet wird, die die Wärmeablei tung und Zuverlässigkeit von Leistungsgeräten und Modulen, die mit Lötlegierungen verbunden sind, deutlich verbessert.
Die Offenlegungsschrift EP 0242 626 A2 beschreibt ein Ver fahren zur Befestigung von elektronischen Bauelementen auf einem Substrat durch Drucksintern.
Vor diesem Hintergrund ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Kontaktierung eines Leistungs halbleiters auf einem Substrat anzugeben, durch welches ein verbessertes Schaltverhalten und eine höhere maximale Strom dichte erreicht wird.
Die Aufgabe wird erfindungsgemäß durch ein Verfahren zur Kon taktierung eines Leistungshalbleiters auf einem Substrat ge löst, wobei der Leistungshalbleiter auf einer dem Substrat zugewandten Seite mindestens zwei elektrisch voneinander iso lierte Kontaktbereiche aufweist, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche des Leis tungshalbleiters mittels einer strukturierten metallischen, Verbindungsschicht, welche mindestens zwei im Wesentlichen geschlossene Sinterschichten umfasst, mit dem Substrat stoff schlüssig verbunden werden, wobei die im Wesentlichen ge schlossene Sinterschichten über eine Schablone aufgetragen werden, wobei eine erste Sinterschicht auf das Substrat auf getragen und zumindest teilweise getrocknet wird, wobei zu mindest eine zweite Sinterschicht auf die erste Sinterschicht aufgetragen und zumindest teilweise getrocknet wird, wobei die mindestens zwei elektrisch voneinander isolierten Kon taktbereiche des Leistungshalbleiters auf der zweiten Sinter schicht, insbesondere durch Anpressen, kontaktiert und da raufhin durch Sintern der zumindest zwei Sinterschichten stoffschlüssig mit dem Substrat verbunden werden, wobei die erste Sinterschicht mittels einer ersten Schablone aufgetra gen wird, wobei die zweite Sinterschicht mittels einer zwei ten Schablone aufgetragen wird und wobei die zweite Schablone dicker als die erste Schablone ist.
Darüber hinaus wird die Aufgabe erfindungsgemäß gelöst durch ein Verfahren zur Herstellung eines Leistungshalbleitermoduls mit einem Leistungshalbleiter und einem Substrat, wobei der Leistungshalbleiter auf einer dem Substrat zugewandten Seite mindestens zwei elektrisch voneinander isolierte Kontaktbe reiche aufweist, wobei die mindestens zwei elektrisch vonei nander isolierten Kontaktbereiche des Leistungshalbleiters mittels einer strukturierten metallischen Verbindungsschicht, welche mindestens zwei im Wesentlichen geschlossene Sinter schichten umfasst, mit dem Substrat stoffschlüssig verbunden werden, wobei die im Wesentlichen geschlossene Sinterschich ten über eine Schablone aufgetragen werden, wobei eine erste Sinterschicht auf das Substrat aufgetragen und zumindest teilweise getrocknet wird, wobei zumindest eine zweite Sin terschicht auf eine Transfereinheit aufgetragen und zumindest teilweise getrocknet wird, wobei die zumindest teilweise ge trocknete zweite Sinterschicht von der Transfereinheit auf die erste Sinterschicht übertragen wird, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche des Leistungshalbleiters auf der zweiten Sinterschicht, insbeson dere durch Anpressen, kontaktiert und daraufhin durch Sintern der zumindest zwei Sinterschichten stoffschlüssig mit dem Substrat verbunden werden. Darüber hinaus wird die Aufgabe erfindungsgemäß gelöst durch ein Verfahren zur Herstellung eines Leistungshalbleitermoduls mit einem Leistungshalbleiter und einem Substrat, wobei der Leistungshalbleiter auf einer dem Substrat zugewandten Seite mindestens zwei elektrisch voneinander isolierte Kontaktbe reiche aufweist, wobei die mindestens zwei elektrisch vonei nander isolierten Kontaktbereiche des Leistungshalbleiters mittels einer strukturierten metallischen Verbindungsschicht, welche mindestens zwei im Wesentlichen geschlossene Sinter schichten umfasst, mit dem Substrat (4) stoffschlüssig ver bunden werden, wobei die im Wesentlichen geschlossene Sinter schichten über eine Schablone aufgetragen werden, wobei eine erste Sinterschicht auf das Substrat aufgetragen und zumin dest teilweise getrocknet wird, wobei zumindest eine zweite Sinterschicht auf einen Metallformkörper aufgetragen und zu mindest teilweise getrocknet wird, wobei der Metallformkörper mit einer der zumindest teilweise getrockneten zweiten Sin terschicht abgewandten Seite auf der ersten Sinterschicht platziert wird, wobei die mindestens zwei elektrisch vonei nander isolierten Kontaktbereiche des Leistungshalbleiters auf der zweiten Sinterschicht, insbesondere durch Anpressen, kontaktiert und daraufhin durch Sintern der zumindest zwei Sinterschichten stoffschlüssig mit dem Substrat verbunden werden.
Darüber hinaus wird die Aufgabe erfindungsgemäß gelöst durch ein Verfahren zur Herstellung eines Leistungshalbleitermoduls mit einem Leistungshalbleiter und einem Substrat, wobei der Leistungshalbleiter auf einer dem Substrat zugewandten Seite mindestens zwei elektrisch voneinander isolierte Kontaktbe reiche aufweist, wobei die mindestens zwei elektrisch vonei nander isolierten Kontaktbereiche des Leistungshalbleiters mittels einer strukturierten metallischen Verbindungsschicht, welche mindestens zwei im Wesentlichen geschlossene Sinter schichten umfasst, mit dem Substrat stoffschlüssig verbunden werden, wobei die im Wesentlichen geschlossene Sinterschich ten über eine Schablone aufgetragen werden, wobei eine erste Sinterschicht auf das Substrat aufgetragen und zumindest teilweise getrocknet wird, wobei ein mit einer zweiten Sin terschicht beschichteter Metallformkörper bereitgestellt wird, wobei der Metallformkörper mit einer der zweiten Sin terschicht abgewandten Seite auf der ersten Sinterschicht platziert wird, wobei die mindestens zwei elektrisch vonei nander isolierten Kontaktbereiche des Leistungshalbleiters auf der zweiten Sinterschicht, insbesondere durch Anpressen, kontaktiert und daraufhin durch Sintern der zumindest zwei Sinterschichten stoffschlüssig mit dem Substrat verbunden werden.
Ferner wird die Aufgabe erfindungsgemäß gelöst durch ein Leistungshalbleitermodul mit einem Leistungshalbleiter und einem Substrat, wobei der Leistungshalbleiter auf der dem Substrat zugewandten Seite mindestens zwei elektrisch vonei nander isolierte Kontaktbereiche aufweist, wobei die mindes tens zwei elektrisch voneinander isolierten Kontaktbereiche des Leistungshalbleiters mittels einer strukturierten metal lischen, Verbindungsschicht, welche mindestens zwei im We sentlichen geschlossene Sinterschichten umfasst, mit dem Sub strat stoffschlüssig verbunden sind, wobei die im Wesentli chen geschlossene Sinterschichten über eine Schablone aufge tragen sind, wobei zumindest eine zweite Sinterschicht auf einen Metallformkörper aufgetragen ist, wobei der Metallform körper mit einer der zweiten Sinterschicht abgewandten Seite auf der ersten Sinterschicht platziert ist, wobei die mindes tens zwei elektrisch voneinander isolierten Kontaktbereiche des Leistungshalbleiters auf der zweiten Sinterschicht, ins besondere durch Anpressen, kontaktiert und daraufhin durch Sintern der zumindest zwei Sinterschichten stoffschlüssig mit dem Substrat verbunden sind.
Darüber hinaus wird die Aufgabe erfindungsgemäß gelöst durch einen Stromrichter mit mindestens einem Leistungshalbleiter modul.
Die in Bezug auf das Verfahren nachstehend angeführten Vor teile und bevorzugten Ausgestaltungen lassen sich sinngemäß auf das Leistungshalbleitermodul und den Stromrichter über tragen.
Der Erfindung liegt die Überlegung zugrunde, einen Leistungs halbleiter, welcher auf einer einem Substrat zugewandten Sei te mindestens zwei elektrisch voneinander isolierte Kontakt bereiche aufweist, durch Sintern auf ein Substrat aufzubrin gen, um ein verbessertes Schaltverhalten und eine höhere ma ximale Stromdichte zu erreichen. Beispiele für derartige Leistungshalbleiter sind Triacs, Transistoren oder Thyristo ren. Die Transistoren sind beispielsweise als Insulated-Gate- Bipolar-Transistoren (IGBTs), als Metalloxide-Semiconductor- Field-Effect-Transistoren (MOSFETs) oder als ein Feldeffekt transistoren ausgeführt. Unter einem Substrat ist ein die lektrischer Werkstoff zu verstehen, der zumindest auf einer dem Leistungshalbleiter zugewandten Seite eine zumindest teilweise strukturierte Metallisierung zur Kontaktierung des Leistungshalbleiters aufweist. Beispielsweise ist das Sub strat als ein DCB-Keramiksubstrat ausgeführt, welches insbe sondere Aluminiumoxid und/oder Aluminiumnitrid enthält und eine Kupfermetallisierung aufweist. Insbesondere wird der Leistungshalbleiter in einer Flip-Chip-Anordnung auf dem Sub strat aufgebracht. Die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche des Leistungshalbleiters werden mittels einer strukturierten, insbesondere metallischen, Ver bindungsschicht mit dem Substrat stoffschlüssig verbunden, wobei die Verbindungsschicht mindestens zwei im Wesentlichen geschlossene Sinterschichten umfasst. Unter einer im Wesent lichen geschlossenen Sinterschicht ist eine Schicht zu ver stehen, die, im Gegensatz zum Siebdruck, mit einer Schablone ohne tragendes Sieb aufgetragen wird, sodass keine funktional feststellbaren Hohlräume in der Verbindungsschicht vorhanden sind. Durch eine im Wesentlichen geschlossene Sinterschicht werden ein hoher Leitwert sowie eine hohe Stromtragfähigkeit der Verbindungsschicht erreicht. Um beispielsweise eine Zi pfelbildung (doggy ears) zu vermeiden und eine stabile Schichtdicke zu erreichen, werden mindestens zwei im Wesent lichen geschlossene Sinterschichten, in einer auf einer Sub- stratflache orthogonalen Richtung übereinander angeordnet. Dadurch wird ein Schiefstand des Chips und damit eine mögli che Zerstörung beim Sintern vermieden.
Eine weitere Ausführungsform sieht vor, dass der Leistungs halbleiter durch die Verbindungsschicht mindestens 70 gm, insbesondere mindestens 200 gm, vom Substrat beabstandet kon taktiert wird. Durch einen derartigen Abstand wird erreicht, dass auf dem Leistungshalbleiter auftretende elektromagneti sche Felder, welche beispielsweise im Bereich eines Guard- rings auftreten, nicht merklich mit dem Substrat interagie ren, sodass das Schaltverhalten des Leistungshalbleiters und eine Isolation im Randbereich durch eine zu große Nähe zum Substrat nicht merklich beeinflusst wird, was zu einer Erhö hung der Lebensdauer führt.
Eine weitere Ausführungsform sieht vor, dass die mindestens zwei im Wesentlichen geschlossene Sinterschichten aus einer Suspension, die, insbesondere metallische, Festkörperpartikel und ein Bindemittel enthält, hergestellt werden. Beispiels weise wird Silber-Sinterpaste verwendet. Durch eine derartige Suspension werden ein hoher Leitwert sowie eine hohe Strom tragfähigkeit der Verbindungsschicht erreicht.
Eine weitere Ausführungsform sieht vor, dass eine erste Sin terschicht auf das Substrat aufgetragen und zumindest teil weise getrocknet wird, wobei zumindest eine zweite Sinter schicht auf die erste Sinterschicht aufgetragen und zumindest teilweise getrocknet wird, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche des Leis tungshalbleiters auf der zweiten Sinterschicht, insbesondere durch Anpressen, kontaktiert und daraufhin durch Sintern der zumindest zwei Sinterschichten stoffschlüssig mit dem Sub strat verbunden werden. Durch Trocknen, das zum Beispiel bei einer Temperatur zwischen 100°C und 150°C, insbesondere zwi schen 115°C und 125°C, stattfindet, wird beispielsweise ein Bindemittel zumindest teilweise entfernt. Insbesondere liegt die Sintertemperatur, zum Beispiel bei einer Verwendung von Silbersinterpaste, zwischen 220°C und 260°C, insbesondere zwischen 235°C und 245°C. Durch das Sintern von zumindest zwei Schichten wird, insbesondere im Vergleich zu einer di ckeren Schicht, eine verbesserte Strukturierung, insbesondere in einer auf der Substratfläche orthogonalen Richtung, er reicht. Durch das Vermeiden von Auswölbungen, welche bei di cken Schichten entstehen, wird beim Drucken von mehreren dün nen Schichten eine verbesserte Wandsteilheit der Verbindungs schicht erreicht. Daher wird durch ein derartiges Mehr schicht-Druckverfahren vermieden, dass sich die mindestens zwei elektrisch voneinander isolierte Kontaktbereiche, auch bei einer Schichtdicke von beispielsweise mindestens 70 gm, nicht elektrisch und/oder magnetisch beeinflussen oder gar kurzgeschlossen werden.
Eine weitere Ausführungsform sieht vor, dass die erste Sin terschicht mittels einer ersten Schablone aufgetragen wird, wobei die zweite Sinterschicht mittels einer zweiten Schablo ne aufgetragen wird und wobei die zweite Schablone dicker als die erste Schablone ist. Insbesondere ist die zweite Schablo ne im Wesentlichen doppelt so dick wie die erste Schablone. Beispielsweise sind die Schablonen derartig ausgeführt, dass diese während des Auftragens der jeweiligen Sinterschicht, insbesondere flächig, auf dem Substrat aufliegen. Durch die Verwendung derartiger Schablonen wird vermieden, dass sich die erste Sinterschicht beim Aufträgen der zweiten Sinter schicht verformt.
Eine weitere Ausführungsform sieht vor, dass eine erste Sin terschicht auf das Substrat aufgetragen und zumindest teil weise getrocknet wird, wobei zumindest eine zweite Sinter schicht auf eine Transfereinheit aufgetragen und zumindest teilweise getrocknet wird, wobei die zumindest teilweise ge trocknete zweite Sinterschicht von der Transfereinheit auf die erste Sinterschicht übertragen wird, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche des Leistungshalbleiters auf der zweiten Sinterschicht, insbeson dere durch Anpressen, kontaktiert und daraufhin durch Sintern der zumindest zwei Sinterschichten stoffschlüssig mit dem Substrat verbunden werden. Beispielsweise wird die erste Sin terschicht mittels einer ersten Schablone auf das Substrat aufgetragen, wobei die zweite Sinterschicht mit der inver tiert angeordneten ersten Schablone aufgetragen wird. Die Transfereinheit ist beispielsweise als teflonbeschichtetes Metallblech, insbesondere Alublech, ausgeführt, um einen ein fachen Transfer der zumindest einen zweiten Sinterschicht zu ermöglichen. Beispielsweise erfolgt die Übertragung durch Druck und eine, insbesondere geringe, Temperaturerhöhung, wo bei die Temperatur zum Übertragen der zumindest einen zweiten Sinterschicht deutlich unterhalb der Sintertemperatur liegt. Durch die Verwendung einer Transfereinheit sind beliebig vie le Sinterschichten ohne zusätzliche Schablonen auftragbar, was Kosten bei der Herstellung einspart.
Eine weitere Ausführungsform sieht vor, dass die erste Sin terschicht mittels einer ersten Schablone auf das Substrat aufgetragen wird, wobei die zweite Sinterschicht mittels ei ner zur ersten Schablone spiegelsymmetrischen Schablone auf die Transfereinheit aufgetragen wird. Das Aufträgen mittels der spiegelsymmetrischen Schablone erfolgt insbesondere zeit lich parallel, was zu einer Zeitersparnis führt. Mit Hilfe der spiegelsymmetrischen Schablone sind beliebig viele Sin terschichten auf Transfereinheiten herstellbar.
Eine weitere Ausführungsform sieht vor, dass eine erste Sin terschicht auf das Substrat aufgetragen und zumindest teil weise getrocknet wird, wobei zumindest eine zweite Sinter schicht auf einen Metallformkörper aufgetragen und zumindest teilweise getrocknet wird, wobei der Metallformkörper mit ei ner der zumindest teilweise getrockneten zweiten Sinter schicht abgewandten Seite auf der ersten Sinterschicht plat ziert wird, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche des Leistungshalbleiters auf der zweiten Sinterschicht, insbesondere durch Anpressen, kontak tiert und daraufhin durch Sintern der zumindest zwei Sinter schichten stoffschlüssig mit dem Substrat verbunden werden. Der Metallformkörper ist zum Beispiel aus einem elektrisch und thermisch leitfähigen Werkstoff wie Kupfer, Silber, Gold, Aluminium, Kobalt, Platin, Molybdän und/oder deren Legierun gen hergestellt. Durch den Metallformkörper wird eine verbes serte Wandsteilheit der Verbindungsschicht erreicht und das Sintern, insbesondere für große Schichtdicken, beispielsweise von mindestens 70 gm, vereinfacht.
Eine weitere Ausführungsform sieht vor, dass der Metallform körper zumindest zwei Metallplättchen umfasst, wobei die zu mindest eine zweite Sinterschicht mittels zumindest einer ersten Schablone auf die zumindest zwei Metallplättchen des Metallformkörpers aufgetragen werden. Die Metallplättchen sind zum Beispiel aus einem elektrisch und thermisch leitfä higen Werkstoff wie Kupfer, Silber, Gold, Aluminium, Kobalt, Platin und/oder deren Legierungen hergestellt. Durch die Me tallplättchen wird eine verbesserte Wandsteilheit der Verbin dungsschicht erreicht und das Sintern, insbesondere für große Schichtdicken, beispielsweise von mindestens 70 gm, verein facht.
Eine weitere Ausführungsform sieht vor, dass eine erste Sin terschicht auf das Substrat aufgetragen und zumindest teil weise getrocknet wird, wobei ein Metallformkörper mit einer zweiten Sinterschicht bereitgestellt wird, wobei der Metall formkörper mit einer der zweiten Sinterschicht abgewandten Seite auf der ersten Sinterschicht platziert wird, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbe reiche des Leistungshalbleiters auf der zweiten Sinter schicht, insbesondere durch Anpressen, kontaktiert und da raufhin durch Sintern der zumindest zwei Sinterschichten stoffschlüssig mit dem Substrat verbunden werden. Die Bereit stellung eines Metallformkörpers mit einer Sinterschicht führt zu einer Zeitersparnis.
Im Folgenden wird die Erfindung anhand der in den Figuren dargestellten Ausführungsbeispiele näher beschrieben und er läutert. Es zeigen:
FIG 1 eine schematische Darstellung einer ersten Ausführung eines Verfahrens zur Kontaktierung eines Leistungs halbleiters auf einem Substrat,
FIG 2 eine schematische Schnittdarstellung einer ersten Ausführung einer Schablone,
FIG 3 eine schematische Schnittdarstellung einer zweiten Ausführung einer Schablone,
FIG 4 eine schematische Darstellung einer zweiten Ausfüh rung eines Verfahrens zur Kontaktierung eines Leis tungshalbleiters auf einem Substrat,
FIG 5 eine schematische Darstellung einer dritten Ausfüh rung eines Verfahrens zur Kontaktierung eines Leis tungshalbleiters auf einem Substrat,
FIG 6 eine schematische Darstellung einer vierten Ausfüh rung eines Verfahrens zur Kontaktierung eines Leis tungshalbleiters auf einem Substrat und
FIG 7 eine schematische Darstellung eines Leistungshalb leitermoduls.
Bei den im Folgenden erläuterten Ausführungsbeispielen han delt es sich um bevorzugte Ausführungsformen der Erfindung. Bei den Ausführungsbeispielen stellen die beschriebenen Kom ponenten der Ausführungsformen jeweils einzelne, unabhängig voneinander zu betrachtende Merkmale der Erfindung dar, wel che die Erfindung jeweils auch unabhängig voneinander weiter bilden und damit auch einzeln oder in einer anderen als der gezeigten Kombination als Bestandteil der Erfindung anzusehen sind. Des Weiteren sind die beschriebenen Ausführungsformen auch durch weitere der bereits beschriebenen Merkmale der Er findung ergänzbar.
Gleiche Bezugszeichen haben in den verschiedenen Figuren die gleiche Bedeutung.
FIG 1 zeigt eine schematische Darstellung einer ersten Aus führung eines Verfahrens zur Kontaktierung eines Leistungs halbleiters 2 auf einem Substrat 4. Das Substrat ist als DCB- Keramiksubstrat ausgeführt, welches beispielsweise Alumini umoxid und/oder Aluminiumnitrid enthält und eine zumindest teilweise strukturierte Metallisierung 6, insbesondere Kup fermetallisierung, aufweist. Der Leistungshalbleiter 2 ist beispielhaft als IGBT (Insulated-Gate Bipolar Transistor) ausgeführt und wird in einer Flip-Chip-Anordnung auf das Sub strat 4 aufgebracht. Entsprechend weist der IGBT auf einer dem Substrat 4 zugewandten Seite 8 zwei elektrisch voneinan der isolierte Kontaktbereiche 10, 12 auf, wobei der erste Kontaktbereich 10 als Emitter-Kontakt E und der zweite Kon taktbereich 12 als Gate-Kontakt G ausgeführt ist. Die Kon taktbereiche sind insbesondere als Pads ausgeführt und weisen eine Metallisierung auf. Ein dritter Kontaktbereich 14, wel cher als Kollektor-Kontakt C ausgeführt ist, befindet sich auf einer dem Substrat 4 abgewandten Seite 16. Ferner weist der Leistungshalbleiter 2 zwischen den Kontaktberei chen 10, 12 einen elektrisch isolierenden Zwischenbereich 2a auf. Darüber hinaus weist der Leistungshalbleiter 2 einen Gu- ardring 2b auf, der beispielsweise eine Glas- oder Polyamid abdeckung mit einer Dicke von 10-15pm umfasst. Der Leistungs halbleiter 2 kann beispielsweise auch als Feldeffekttransis tor oder Bipolartransistor ausgeführt sein.
Zunächst wird mittels einer ersten Schablone 18 eine ge schlossene erste Sinterschicht 20 auf das Substrat 4 aufge tragen und nach dem Entfernen der ersten Schablone 18 zumin dest teilweise getrocknet. Die erste Schablone 18 weist bei spielsweise eine erste Dicke dl von 80-100 pm auf und liegt während des Auftragens der ersten Sinterschicht 20, insbeson- dere flächig, auf dem Substrat 4 auf. Die erste Sinter schicht 20 wird beispielsweise aus einer Suspension, die me tallische Festkörperpartikel und ein, insbesondere organi sches, Bindemittel enthält, hergestellt. Beispielsweise wird für die erste Sinterschicht Silber-Sinterpaste verwendet. Durch Trocknen bei einer Temperatur zwischen 100°C und 150°C, insbesondere zwischen 115°C und 125°C, wird das Bindemittel zumindest teilweise entfernt.
Daraufhin wird mittels einer zweiten Schablone 22 eine ge schlossene zweite Sinterschicht 24 auf die erste Sinter schicht 20 aufgetragen und nach dem Entfernen der zweiten Schablone 22 zumindest teilweise getrocknet. Die zweite Sin terschicht 24 ist aus demselben Werkstoff hergestellt wie die erste Sinterschicht 20 und wird analog zur ersten Sinter schicht 20 getrocknet. Die zweite Schablone 22 weist bei spielsweise eine zweite Dicke d2 von 120-200 pm auf. Insbe sondere liegt die zweite Schablone 22 während des Auftragens der zweiten Sinterschicht 24, insbesondere flächig, auf dem Substrat 4 auf.
In einem weiteren Schritt werden die beiden elektrisch vonei nander isolierten Kontaktbereiche 10, 12 des Leistungshalb leiters 2 auf der zweiten Sinterschicht 24, insbesondere durch Anpressen, kontaktiert. Daraufhin wird der Leistungs halbleiter 2 durch Sintern der Sinterschichten 20, 24 stoff schlüssig mit dem Substrat 4 verbunden. Die Sintertemperatur liegt, beispielsweise bei Verwendung von Silbersinterpaste, zwischen 220°C und 260°C, insbesondere zwischen 235°C und 245°C. Sowohl beim Trocknen als auch bei Sintern reduzieren sich die Abmessungen der Sinterschichten 20, 24 abhängig vom verwendeten Material. Dieser Effekt wird in der schematischen Darstellung in FIG 1 nicht abgebildet. Durch das Sintern wird eine Verbindungsschicht 26 hergestellt, durch die der Leis tungshalbleiter 2 mit einem Abstand D von mindestens 70 pm, insbesondere mindestens 200 pm, vom Substrat 4 beabstandet kontaktiert wird. FIG 2 zeigt eine schematische Schnittdarstellung einer ersten Ausführung einer ersten Schablone 18. Die erste Schablone 18 umfasst eine erste Aussparung 28, beispielsweise für einen Emitter-Kontakt E, und eine zweite Aussparung 30, beispiels weise für einen Gate-Kontakt G. Die zweite Aussparung 30 ist in einem Eckbereich der ersten Aussparung 28 angeordnet, wo bei die erste Schablone 18 zwei orthogonal angeordnete Ver bindungsstege 32 umfasst, welche die zweite Aussparung 30 mit der ersten Aussparung verbinden. Die erste Schablone 18 ist für beide Aussparungen 28, 30 einstückig ausgebildet. Die weitere Ausführung der ersten Schablone 18 in FIG 2 ent spricht der in FIG 1.
FIG 3 zeigt eine schematische Schnittdarstellung einer zwei ten Ausführung einer ersten Schablone 18, wobei die zweite Aussparung 30, bezogen auf eine Längsseite der ersten Ausspa rung 28, im Wesentlichen mittig angeordnet ist. Die erste Schablone 18 umfasst drei orthogonal angeordnete Verbindungs stege 32, welche die zweite Aussparung 30 mit der ersten Aus sparung 28 verbinden. Die weitere Ausführung der ersten Schablone 18 in FIG 3 entspricht der in FIG 2.
FIG 4 zeigt eine schematische Darstellung einer zweiten Aus führung eines Verfahrens zur Kontaktierung eines Leistungs halbleiters 2 auf einem Substrat 4. Nach dem Aufträgen und Trocknen der zweiten Sinterschicht 24 wird mittels einer dritten Schablone 34 eine geschlossene dritte Sinter schicht 36 auf die zweite Sinterschicht 24 aufgetragen und nach dem Entfernen der dritten Schablone 34 zumindest teil weise getrocknet. Die dritte Sinterschicht 36 ist aus demsel ben Werkstoff hergestellt wie die erste Sinterschicht 20 und die zweite Sinterschicht 24. Sie wird, wie die die zweite Sinterschicht 24, analog zur ersten Sinterschicht 20 getrock net. In einem weiteren Schritt werden die beiden elektrisch voneinander isolierten Kontaktbereiche 10, 12 des Leistungs halbleiters 2 auf der dritten Sinterschicht 36, insbesondere durch Anpressen, kontaktiert. Daraufhin wird der Leistungs halbleiter 2 durch Sintern der Sinterschichten 20, 24, 36 Stoffschlüssig mit dem Substrat 4 verbunden. Durch das Sin tern wird eine Verbindungsschicht 26 hergestellt, durch die der Leistungshalbleiter 2 mit einem Abstand D von mindestens 70 gm, insbesondere mindestens 200 gm, vom Substrat 4 beab- standet kontaktiert wird. Das weitere Verfahren zur Kontak tierung des Leistungshalbleiters 2 in FIG 4 entspricht dem Verfahren in FIG 1.
FIG 5 zeigt eine schematische Darstellung einer dritten Aus führung eines Verfahrens zur Kontaktierung eines Leistungs halbleiters 2 auf einem Substrat 4. Mittels einer ersten Schablone 18 wird eine geschlossene erste Sinterschicht 20 auf das Substrat 4 aufgetragen und nach dem Entfernen der ersten Schablone 18 zumindest teilweise getrocknet. Ferner wird zumindest eine zweite Sinterschicht 24 auf eine Trans fereinheit 38 aufgetragen und zumindest teilweise getrocknet. Die zweite Sinterschicht 24 wird mittels einer zur ersten Schablone 18 spiegelsymmetrischen Schablone 40 aufgetragen. Alternativ wird die zweite Sinterschicht 24 mit der inver tiert angeordneten ersten Schablone 18 aufgetragen. Die Transfereinheit 38 ist beispielsweise teflonbeschichtet, um einen einfachen Transfer der zweiten Sinterschicht 24 zu er möglichen.
Daraufhin wird die zumindest teilweise getrocknete zweite Sinterschicht 24 von der Transfereinheit 38 auf die erste Sinterschicht 20 übertragen. Die Übertragung erfolgt durch Druck und eine, insbesondere geringe, Temperaturerhöhung, wo bei die Temperatur zum Übertragen der zweiten Sinter schicht 24 deutlich unterhalb der Sintertemperatur liegt. Op tional werden weitere Sintersichten analog zur zweiten Sin terschicht 24 von einer Transfereinheit 38 übertragen.
In einem weiteren Schritt werden die beiden elektrisch vonei nander isolierten Kontaktbereiche 10, 12 des Leistungshalb leiters 2 auf der zweiten Sinterschicht 24, insbesondere durch Anpressen, kontaktiert. Daraufhin wird der Leistungs halbleiter 2 durch Sintern der Sinterschichten 20, 24 stoff- schlüssig mit dem Substrat 4 verbunden. Durch das Sintern wird eine Verbindungsschicht 26 hergestellt, durch die der Leistungshalbleiter 2 mit einem Abstand D von mindestens 70 gm, insbesondere mindestens 200 gm, vom Substrat 4 beab- standet kontaktiert wird. Das weitere Verfahren zur Kontak tierung des Leistungshalbleiters 2 in FIG 5 entspricht dem Verfahren in FIG 1.
FIG 6 zeigt eine schematische Darstellung einer vierten Aus führung eines Verfahrens zur Kontaktierung eines Leistungs halbleiters 2 auf einem Substrat 4. Eine geschlossene erste Sinterschicht 20 wird mittels einer ersten Schablone 18 auf das Substrat 4 aufgetragen und nach dem Entfernen der ersten Schablone 18 zumindest teilweise getrocknet. Ferner wird zu mindest eine zweite Sinterschicht 24 auf einen Metallformkör per 42 aufgetragen und zumindest teilweise getrocknet. Der Metallformkörper 42 ist beispielsweise in zwei voneinander elektrisch isolierte Metallplättchen 42a, 42b aufgeteilt, die aus einem elektrisch und thermisch gut leitfähigen Werkstoff wie Kupfer, Silber, Gold, Aluminium, Kobalt, Platin und/oder deren Legierungen hergestellt sind. Die Metallplätt chen 42a, 42b des Metallformkörpers 42 weisen jeweils eine Stärke von 10 gm bis 200 gm auf, wobei ein erstes Metall plättchen 42a eine Kontur aufweist, die an den ersten Kon taktbereich 10 des Leistungshalbleiters 2 angepasst ist und wobei ein zweites Metallplättchen 42b eine Kontur aufweist, die an den zweiten Kontaktbereich 12 des Leistungshalblei ters 2 angepasst ist. Der Metallformkörper 42 kann auch nur ein Metallplättchen 42a umfassen, welches mit dem Kontaktbe reich 10, 12 des Leistungshalbleiters 2, welcher die größere Fläche aufweist, verbunden wird. Beispielsweise bei dem in FIG 6 dargestellten IGBT wird das eine Metallplättchen 42a mit dem Emitter-Kontakt E verbunden, während der Gate- Kontakt G mittels Dispensing oder mittels Jetting mit dem Substrat 4 verbunden wird. Alternativ wird ein bereits mit der zweiten Sinterschicht 24 beschichteter Metallformkör per 42 bereitgestellt. Daraufhin wird der Metallformkörper 42 mit einer der zumin dest teilweise getrockneten zweiten Sinterschicht abgewandten Seite auf der ersten Sinterschicht 20 angeordnet, sodass die zweite Sinterschicht 24 die oberste Lage bildet. Insbesondere wird der Metallformkörper 42 durch Anpressen auf der ersten Sinterschicht 20 kontaktiert.
In einem weiteren Schritt werden die beiden elektrisch vonei nander isolierten Kontaktbereiche 10, 12 des Leistungshalb leiters 2 auf der zweiten Sinterschicht 24, insbesondere durch Anpressen, kontaktiert. Daraufhin wird der Leistungs halbleiter 2 durch Sintern der Sinterschichten 20, 24 stoff schlüssig mit dem Substrat 4 verbunden. Durch das Sintern wird eine Verbindungsschicht 26 hergestellt, durch die der Leistungshalbleiter 2 mit einem Abstand D von mindestens 70 gm, insbesondere mindestens 200 gm, vom Substrat 4 beab- standet kontaktiert wird. Die Verbindungsschicht 26 in FIG 6 umfasst, neben den Sinterschichten 20, 24, den Metallformkör per 42. Das weitere Verfahren zur Kontaktierung des Leis tungshalbleiters 2 in FIG 6 entspricht dem Verfahren in FIG 1.
FIG 7 zeigt eine schematische Darstellung eines Leistungs halbleitermoduls 44, wobei der Leistungshalbleiter 2 bei spielhaft, wie in FIG 1 beschrieben, kontaktiert wurde. Dar über hinaus ist der als Kollektor-Kontakt C ausgeführte drit te Kontaktbereich 14 über eine weitere Verbindungsschicht 46 mit einem, insbesondere mehrlagigen, weiteren Substrat 48, das eine, insbesondere mehrlagige, strukturierte Metallisie rung 6, insbesondere Kupfermetallisierung, aufweist, stoff schlüssig verbunden. Die weitere Verbindungsschicht 46 weist beispielweise mindestens eine Sinterschicht auf. Ferner um fasst das Leistungshalbleitermodul 44 Verbindungselemen te 50, 52 zur Herstellung einer Verbindung zwischen den Me tallisierungen 6 der Substrate 4, 48. Insbesondere ist der als Emitter-Kontakt E ausgeführte erste Kontaktbereich 10 mit dem ersten Verbindungselement 50 verbunden, wobei der als Ga- te-Kontakt G ausgeführte zweite Kontaktbereich 12 mit dem zweiten Verbindungselement 52 verbunden ist.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Leistungshalbleitermo duls (44) mit einem Leistungshalbleiter (2) und einem Sub strat (4), wobei der Leistungshalbleiter (2) auf einer dem Substrat (4) zugewandten Seite (8) mindestens zwei elektrisch voneinander isolierte Kontaktbereiche (10, 12) aufweist, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche (10, 12) des Leistungshalbleiters (2) mittels einer strukturierten metallischen Verbindungsschicht (26), welche mindestens zwei im Wesentlichen geschlossene Sinter schichten (20, 24, 36) umfasst, mit dem Substrat (4) stoff schlüssig verbunden werden, wobei die im Wesentlichen geschlossene Sinterschich ten (20, 24, 36) über eine Schablone aufgetragen werden, wobei eine erste Sinterschicht (20) auf das Substrat (4) auf getragen und zumindest teilweise getrocknet wird, wobei zumindest eine zweite Sinterschicht (24) auf die erste Sinterschicht (20) aufgetragen und zumindest teilweise ge trocknet wird, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche (10, 12) des Leistungshalbleiters (2) auf der zweiten Sinterschicht (24), insbesondere durch Anpressen, kontaktiert und daraufhin durch Sintern der zumindest zwei Sinterschichten (20, 24, 36) stoffschlüssig mit dem Sub strat (4) verbunden werden, wobei die erste Sinterschicht (20) mittels einer ersten Schablone (18) aufgetragen wird, wobei die zweite Sinterschicht (24) mittels einer zweiten Schablone (22) aufgetragen wird und wobei die zweite Schablone (22) dicker als die erste Schablo ne (18) ist.
2. Verfahren zur Herstellung eines Leistungshalbleitermo duls (44) mit einem Leistungshalbleiter (2) und einem Sub strat (4), wobei der Leistungshalbleiter (2) auf einer dem Substrat (4) zugewandten Seite (8) mindestens zwei elektrisch voneinander isolierte Kontaktbereiche (10, 12) aufweist, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche (10, 12) des Leistungshalbleiters (2) mittels einer strukturierten metallischen Verbindungsschicht (26), welche mindestens zwei im Wesentlichen geschlossene Sinter schichten (20, 24, 36) umfasst, mit dem Substrat (4) stoff schlüssig verbunden werden, wobei die im Wesentlichen geschlossene Sinterschichten (20, 24, 36) über eine Schablone aufgetragen werden, wobei eine erste Sinterschicht (20) auf das Substrat (4) auf getragen und zumindest teilweise getrocknet wird, wobei zumindest eine zweite Sinterschicht (24) auf eine Transfereinheit (38) aufgetragen und zumindest teilweise ge trocknet wird, wobei die zumindest teilweise getrocknete zweite Sinter schicht (24) von der Transfereinheit (38) auf die erste Sin terschicht (20) übertragen wird, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche (10, 12) des Leistungshalbleiters (2) auf der zweiten Sinterschicht (24), insbesondere durch Anpressen, kontaktiert und daraufhin durch Sintern der zumindest zwei Sinterschichten (20, 24, 36) stoffschlüssig mit dem Sub strat (4) verbunden werden.
3. Verfahren zur Herstellung eines Leistungshalbleitermo duls (44) mit einem Leistungshalbleiter (2) und einem Sub strat (4), wobei der Leistungshalbleiter (2) auf einer dem Substrat (4) zugewandten Seite (8) mindestens zwei elektrisch voneinander isolierte Kontaktbereiche (10, 12) aufweist, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche (10, 12) des Leistungshalbleiters (2) mittels einer strukturierten metallischen Verbindungsschicht (26), welche mindestens zwei im Wesentlichen geschlossene Sinter schichten (20, 24, 36) umfasst, mit dem Substrat (4) stoff schlüssig verbunden werden, wobei die im Wesentlichen geschlossene Sinterschichten (20, 24, 36) über eine Schablone aufgetragen werden, wobei eine erste Sinterschicht (20) auf das Substrat (4) auf getragen und zumindest teilweise getrocknet wird, wobei zumindest eine zweite Sinterschicht (24) auf einen Me tallformkörper (42) aufgetragen und zumindest teilweise ge trocknet wird, wobei der Metallformkörper (42) mit einer der zumindest teil weise getrockneten zweiten Sinterschicht abgewandten Seite auf der ersten Sinterschicht (20) platziert wird, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche (10, 12) des Leistungshalbleiters (2) auf der zweiten Sinterschicht (24), insbesondere durch Anpressen, kontaktiert und daraufhin durch Sintern der zumindest zwei Sinterschichten (20, 24, 36) stoffschlüssig mit dem Sub strat (4) verbunden werden.
4. Verfahren zur Herstellung eines Leistungshalbleitermo duls (44) mit einem Leistungshalbleiter (2) und einem Sub strat (4), wobei der Leistungshalbleiter (2) auf einer dem Substrat (4) zugewandten Seite (8) mindestens zwei elektrisch voneinander isolierte Kontaktbereiche (10, 12) aufweist, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche (10, 12) des Leistungshalbleiters (2) mittels einer strukturierten metallischen Verbindungsschicht (26), welche mindestens zwei im Wesentlichen geschlossene Sinter schichten (20, 24, 36) umfasst, mit dem Substrat (4) stoff schlüssig verbunden werden, wobei die im Wesentlichen geschlossene Sinterschichten (20, 24, 36) über eine Schablone aufgetragen werden, wobei eine erste Sinterschicht (20) auf das Substrat (4) auf getragen und zumindest teilweise getrocknet wird, wobei ein mit einer zweiten Sinterschicht (24) beschichteter Metallformkörper (42) bereitgestellt wird, wobei der Metallformkörper (42) mit einer der zweiten Sinter schicht (24) abgewandten Seite auf der ersten Sinter schicht (20) platziert wird, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche (10, 12) des Leistungshalbleiters (2) auf der zweiten Sinterschicht (24), insbesondere durch Anpressen, kontaktiert und daraufhin durch Sintern der zumindest zwei Sinterschichten (20, 24, 36) stoffschlüssig mit dem Sub strat (4) verbunden werden.
5. Verfahren nach einem der vorherigen Ansprüche, wobei der Leistungshalbleiter (2) durch die Verbindungs schicht (26) mindestens 70 gm, insbesondere mindestens 200 gm, vom Substrat (4) beabstandet kontaktiert wird.
6. Verfahren nach einem der vorherigen Ansprüche, wobei die mindestens zwei im Wesentlichen geschlossene Sin terschichten (20, 24, 36) aus einer Suspension, die metalli sche Festkörperpartikel und ein Bindemittel enthält, herge stellt werden.
7. Verfahren nach Anspruch 2, wobei die erste Sinterschicht (20) mittels einer ersten Schablone (18) auf das Substrat (4) aufgetragen wird, wobei die zweite Sinterschicht (24) mittels einer zur ersten Schablone (18) spiegelsymmetrischen Schablone (40) auf die Transfereinheit (38) aufgetragen wird.
8. Verfahren nach Anspruch 3, wobei der Metallformkörper (42) zumindest zwei Metallplätt chen (42a, 42b) umfasst, wobei die zumindest eine zweite Sinterschicht (24) mittels zumindest einer ersten Schablone (18) auf das zumindest zwei Metallplättchen (42a, 42b) des Metallformkörpers (42) aufge tragen wird.
9. Verfahren nach Anspruch 1, wobei die mindestens zwei im Wesentlichen geschlossene Sin terschichten (20, 24, 36), in einer auf einer Substratfläche orthogonalen Richtung übereinander angeordnet werden.
10. Verfahren nach einem der Ansprüche 1 oder 9, wobei die zweite Schablone (22) beim Aufträgen der zweiten Sinterschicht (24) derartig angeordnet wird, dass die zweite Schablone (22) die erste Sinterschicht (20) umgibt.
11. Verfahren nach einem der Ansprüche 1, 9 oder 10, wobei die erste Schablone (18) während des Auftragens der ersten Sinterschicht (20) und die zweite Schablone (22) wäh rend des Auftragens der zweiten Sinterschicht (24), insbeson dere flächig, auf das Substrat (4) aufgelegt werden.
12. Verfahren nach einem der Ansprüche 1 oder 9 bis 11, wobei die zweite Schablone (22) im Wesentlichen doppelt so dick ausgeführt wird wie die erste Schablone (18).
13. Verfahren nach einem der Ansprüche 1 oder 9 bis 12, wobei die erste Schablone (18) eine erste Dicke (dl) von 80- 100 gm aufweist und wobei die zweite Schablone (22) eine zweite Dicke (d2) von 120-200 gm aufweist,
14. Leistungshalbleitermodul (44) mit einem Leistungshalblei ter (2) und einem Substrat (4), wobei der Leistungshalbleiter (2) auf der dem Substrat (4) zugewandten Seite (8) mindestens zwei elektrisch voneinander isolierte Kontaktbereiche (10, 12) aufweist, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche (10, 12) des Leistungshalbleiters (2) mittels einer strukturierten metallischen Verbindungsschicht (26), welche mindestens zwei im Wesentlichen geschlossene Sinter schichten (20, 24, 36) umfasst, mit dem Substrat (4) stoff schlüssig verbunden sind, wobei die im Wesentlichen geschlossene Sinterschichten (20, 24, 36) über eine Schablone aufgetragen sind, wobei zumindest eine zweite Sinterschicht (24) auf einen Me tallformkörper (42) aufgetragen ist, wobei der Metallformkörper (42) mit einer der zweiten Sinter schicht abgewandten Seite auf der ersten Sinterschicht (20) platziert ist, wobei die mindestens zwei elektrisch voneinander isolierten Kontaktbereiche (10, 12) des Leistungshalbleiters (2) auf der zweiten Sinterschicht (24), insbesondere durch Anpressen, kontaktiert und daraufhin durch Sintern der zumindest zwei Sinterschichten (20, 24, 36) stoffschlüssig mit dem Sub strat (4) verbunden sind.
15. Leistungshalbleitermodul (44) nach Anspruch 14, wobei der Leistungshalbleiter (2) durch die Verbindungs schicht (26) mindestens 70 gm, insbesondere mindestens 100 gm, vom Substrat (4) beabstandet kontaktiert ist.
16. Leistungshalbleitermodul (44) nach einem der Ansprüche 14 oder 15, wobei die mindestens zwei im Wesentlichen geschlossene Sin terschichten (20, 24, 36) aus einer Suspension, die metalli sche Festkörperpartikel und ein Bindemittel enthält, herge stellt sind.
17. Leistungshalbleitermodul (44) nach einem der Ansprüche 14 bis 16, wobei zwischen zwei Sinterschichten (20, 24, 36) ein Metall formkörper (42) angeordnet und stoffschlüssig mit den Sinter schichten (20, 24, 36) verbunden ist.
18. Leistungshalbleitermodul (44) nach einem der Ansprüche 14 bis 17, wobei der Leistungshalbleiter (2) auf der dem Substrat (4) abgewandten Seite (16) einen dritten Kontaktbereich (14) auf weist, welcher stoffschlüssig mit einem, insbesondere mehrla gigen, weiteren Substrat 48 verbunden ist, wobei die zwei elektrisch voneinander isolierte Kontaktberei che (10, 12) über jeweils mindestens ein Verbindungsele ment (50, 52), insbesondere, stoffschlüssig mit dem weiteren Substrat (48) verbunden sind.
19. Stromrichter mit mindestens einem Leistungshalbleitermo dul (44) nach einem der Ansprüche 14 bis 18.
EP21725421.8A 2020-06-23 2021-04-30 Verfahren zur kontaktierung eines leistungshalbleiters auf einem substrat sowie leistungshalbleitermodul mit einem leistungshalbleiter und einem substrat Pending EP4128326A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20181634 2020-06-23
PCT/EP2021/061372 WO2021259536A2 (de) 2020-06-23 2021-04-30 Verfahren zur kontaktierung eines leistungshalbleiters auf einem substrat

Publications (1)

Publication Number Publication Date
EP4128326A2 true EP4128326A2 (de) 2023-02-08

Family

ID=71138531

Family Applications (1)

Application Number Title Priority Date Filing Date
EP21725421.8A Pending EP4128326A2 (de) 2020-06-23 2021-04-30 Verfahren zur kontaktierung eines leistungshalbleiters auf einem substrat sowie leistungshalbleitermodul mit einem leistungshalbleiter und einem substrat

Country Status (4)

Country Link
US (1) US20230343745A1 (de)
EP (1) EP4128326A2 (de)
CN (1) CN115917719A (de)
WO (1) WO2021259536A2 (de)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN168174B (de) * 1986-04-22 1991-02-16 Siemens Ag
JP3420203B2 (ja) * 2000-10-27 2003-06-23 Ｎｅｃエレクトロニクス株式会社 ハンダバンプの形成方法
JP2004228375A (ja) * 2003-01-23 2004-08-12 Seiko Epson Corp バンプの形成方法、デバイス、及び電子機器
JP2011060964A (ja) * 2009-09-09 2011-03-24 Tamura Seisakusho Co Ltd バンプの形成方法
DE202012004434U1 (de) 2011-10-15 2012-08-10 Danfoss Silicon Power Gmbh Metallformkörper zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
JPWO2015029152A1 (ja) * 2013-08-28 2017-03-02 株式会社日立製作所 半導体装置
DE102014206608A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
TW201611198A (zh) * 2014-04-11 2016-03-16 阿爾發金屬公司 低壓燒結粉末
KR102424487B1 (ko) * 2014-06-12 2022-07-25 알파 어?뻠磁? 솔루션 인크. 재료들의 소결 및 그를 이용하는 부착 방법들
DE102014222819B4 (de) 2014-11-07 2019-01-03 Danfoss Silicon Power Gmbh Leistungshalbleiterkontaktstruktur mit Bondbuffer sowie Verfahren zu dessen Herstellung
FR3047111B1 (fr) * 2016-01-26 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication
DE102016225654A1 (de) * 2016-12-20 2018-06-21 Robert Bosch Gmbh Leistungsmodul mit einem in Etagen ausgebildeten Gehäuse
US10002821B1 (en) * 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
KR20200135378A (ko) * 2018-03-23 2020-12-02 미쓰비시 마테리알 가부시키가이샤 전자 부품 실장 모듈

Also Published As

Publication number Publication date
CN115917719A (zh) 2023-04-04
WO2021259536A2 (de) 2021-12-30
US20230343745A1 (en) 2023-10-26
WO2021259536A3 (de) 2022-07-07

Similar Documents

Publication Publication Date Title
EP4128337B1 (de) Leistungsmodul mit mindestens drei leistungseinheiten
DE102005047106B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
EP3625823B1 (de) Leistungsmodul mit mindestens einem leistungshalbleiter
DE10102621B4 (de) Leistungsmodul
WO2007033829A2 (de) Leistungshalbleitermodul und verfahren zu dessen herstellung
DE10314172B4 (de) Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
WO2019219535A1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
EP3940769A1 (de) Halbleitermodul mit zumindest einem halbleiterelement und einem substrat
WO2019063533A1 (de) Bauelement und verfahren zu dessen herstellung
WO2021259536A2 (de) Verfahren zur kontaktierung eines leistungshalbleiters auf einem substrat
WO2018037047A1 (de) Leistungsmodul, verfahren zur herstellung und leistungselektronikschaltung
EP4118681A1 (de) Leistungshalbleitermodul mit zumindest einem leistungshalbleiterelement
DE102017211336A1 (de) Leistungsmodul mit oberflächenmontierten elektrischen Kontaktierungselementen
WO2017093116A1 (de) Elektronisches leistungsmodul
DE102012215656B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
EP4199075A1 (de) Elektronikmodul umfassend eine pulsierende heatpipe mit einer kanalstruktur
DE102015115133B3 (de) Verfahren zum Verbinden eines Kühlkörpers mit wenigstens einem Schaltungsträger durch Aufschrumpfen
EP4235771A1 (de) Halbleiteranordnung mit zumindest einem halbleiterelement, einer ersten materiallage und einer zweiten materiallage
EP3901996A2 (de) Verfahren zur verbindung von komponenten bei der herstellung leistungselektronischer module oder baugruppen mit direktem bonden glatter metallischer oberflächenschichten sowie entsprechendes leistungselektronsiches modul und entsprechende leistungselektronische baugruppe
WO2022122256A1 (de) Halbleitermodul mit zumindest einem halbleiterelement
EP4300554A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem halbleiterelement und einem substrat
DE112022000346T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
EP4300555A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem halbleiterelement und einem substrat
WO2020011905A1 (de) Metall-keramik-substrat mit einer zur direkten kühlung geformten folie als substratunterseite

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20221028

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)