CN108231822A - 可变电阻存储装置 - Google Patents

可变电阻存储装置 Download PDF

Info

Publication number
CN108231822A
CN108231822A CN201711040240.4A CN201711040240A CN108231822A CN 108231822 A CN108231822 A CN 108231822A CN 201711040240 A CN201711040240 A CN 201711040240A CN 108231822 A CN108231822 A CN 108231822A
Authority
CN
China
Prior art keywords
layer
variable resistance
electrode
electrode line
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711040240.4A
Other languages
English (en)
Inventor
崔惠珍
吴廷翼
元福渊
白光铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108231822A publication Critical patent/CN108231822A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种可变电阻存储装置包括：第一电极线；单元结构，包括位于所述第一电极线上的可变电阻层以及保护所述可变电阻层的第一阻挡层；以及第二电极线，位于所述单元结构上，其中所述第一阻挡层位于以下中的至少一个上：所述可变电阻层的上表面、所述可变电阻层的下表面及所述可变电阻层的所述上表面与所述下表面二者，且所述第一阻挡层包括金属层或含碳导电层。

Description

可变电阻存储装置
技术领域
本发明的实施例涉及一种可变电阻存储装置。
背景技术
作为闪速存储器装置的替代品，可变电阻存储装置已引起关注，所述可变电阻存储装置利用根据所施加的电压而改变的可变电阻层的电流转移特性。可变电阻存储装置的实例包括相变随机存取存储器(phase change random access memory，PRAM)或电阻式随机存取存储器(resistive RAM，RRAM)。
发明内容
本发明的实施例可通过提供一种可变电阻存储装置来实现，所述可变电阻存储装置包括：第一电极线；单元结构，包括位于所述第一电极线上的可变电阻层以及保护所述可变电阻层的第一阻挡层；以及第二电极线，位于所述单元结构上，其中所述第一阻挡层位于以下中的至少一个上：所述可变电阻层的上表面、所述可变电阻层的下表面及所述可变电阻层的所述上表面与所述下表面二者，且所述第一阻挡层包括金属层或含碳导电层。
本发明的实施例可通过提供一种可变电阻存储装置来实现，所述可变电阻存储装置包括：多条第一电极线，在第一方向上延伸，且相互平行地配置并相互间隔开；多条第二电极线，在与所述第一方向垂直的第二方向上延伸，位于所述多条第一电极线上方，且相互平行地配置并相互间隔开；以及多个存储单元，位于所述多条第一电极线与所述多条第二电极线的交叉部位处且相互间隔开，其中：所述多个存储单元中的每一个包括单元结构，所述单元结构电连接到第一电极线中的一条及第二电极线中的一条且包括选择装置层、中间电极层、可变电阻层及阻挡层，所述阻挡层位于以下中的至少一个上：所述选择装置层或所述可变电阻层的上表面、所述选择装置层或所述可变电阻层的下表面及所述选择装置层或所述可变电阻层的所述上表面及所述下表面二者，且所述阻挡层包括金属层或含碳导电层。
本发明的实施例可通过提供一种可变电阻存储装置来实现，所述可变电阻存储装置包括：第一电极线层，位于衬底上，所述第一电极线层包括多条第一电极线，所述多条第一电极线相互平行地配置且在第一方向上相互间隔开；第二电极线层，配置在所述第一电极线层上方且包括多条第二电极线，所述多条第二电极线相互平行地配置且在与所述第一方向垂直的第二方向上相互间隔开；第三电极线层，配置在所述第二电极线层上方且包括多条第三电极线，所述多条第三电极线与所述多条第一电极线完全对应地配置；第一存储单元层，包括多个第一存储单元，所述多个第一存储单元配置在所述多条第一电极线与所述多条第二电极线的交叉部位处；以及第二存储单元层，包括多个第二存储单元，所述多个第二存储单元配置在所述多条第二电极线与所述多条第三电极线的交叉部位处；其中：所述多个第一存储单元及所述多个第二存储单元中的每一个包括单元结构，所述单元结构包括选择装置层、中间电极层、可变电阻层及阻挡层，且所述阻挡层形成在以下中的至少一个上：所述选择装置层及所述可变电阻层中的每一个的上表面、所述选择装置层及所述可变电阻层中的每一个的下表面及所述选择装置层及所述可变电阻层中的每一个的所述上表面与所述下表面二者，且所述阻挡层包括金属层或含碳导电层。
本发明的实施例可通过提供一种可变电阻存储装置来实现，所述可变电阻存储装置包括：第一电极线；第二电极线；以及单元结构，位于所述第一电极线与所述第二电极线之间，所述单元结构包括位于所述第一电极线上的可变电阻层及用于保护所述可变电阻层的第一阻挡层，其中：所述第一阻挡层直接接触所述可变电阻层的至少一个表面，且所述第一阻挡层包括金属层或含碳导电层。
附图说明
通过参照附图详细阐述示例性实施例，对所属领域中的技术人员来说本发明的特征将显而易见，在附图中：
图1说明根据实施例的可变电阻存储装置的等效电路图。
图2说明根据实施例的可变电阻存储装置的示意性透视图。
图3说明根据实施例的可变电阻存储装置的单位存储单元(unit memory cell)的示意性透视图。
图4说明根据实施例的可变电阻存储装置的单位存储单元的电路图。
图5是示出根据实施例的可变电阻存储装置的电流特性及电压特性的曲线图。
图6说明根据实施例的可变电阻存储装置的透视图。
图7说明沿图6所示线X-X'及线Y-Y'截取的剖视图。
图8是示出对根据实施例的可变电阻存储装置的可变电阻层进行的设置及复位编程的曲线图。
图9是说明根据实施例的可变电阻存储装置的可变电阻层的离子扩散路径随着施加到存储单元的电压而变化的示意图。
图10是示意性地示出根据实施例的可变电阻存储装置的选择装置层的电压-电流曲线的曲线图。
图11说明根据另一实施例的可变电阻存储装置的透视图。
图12说明沿图11所示线X-X'及线Y-Y'截取的剖视图。
图13说明根据另一实施例的可变电阻存储装置的透视图。
图14说明沿图13所示线X-X'及线Y-Y'截取的剖视图。
图15至图18说明根据实施例的可变电阻存储装置的制造方法中的各阶段的剖视图。
图19A至图19D是示出根据实施例的可变电阻存储装置的单元结构的透视图。
图20说明根据另一实施例的可变电阻存储装置的透视图。
图21说明沿图20所示线2X-2X'及线2Y-2Y'截取的剖视图。
图22说明根据实施例的可变电阻存储装置的透视图。
图23说明沿图22所示线X-X'截取的剖视图。
图24说明根据实施例的可变电阻存储装置的配置的方块图。
图25说明根据实施例的包括可变电阻存储装置的数据处理系统的配置的方块图。
图26说明根据另一实施例的包括可变电阻存储装置的数据处理系统的配置的方块图。
[符号的说明]
2X-2X'、2Y-2Y'、X-X'、Y-Y'：线
17、140、140a、140b、140c、140d：单元结构
21、143、143-1、143-2：选择装置层
23：第一图案
25：第二图案
27：第三图案
29：可变电阻图案结构
101：衬底
102：装置隔离层
103：绝缘间隔壁
104：蚀刻终止层
105：层间绝缘层
110、SL1：第一电极线
110L：第一电极线层
120、SL2：第二电极线
120L：第二电极线层
130：第三电极线
130L：第三电极线层
140-1：下部单元结构
140-2：上部单元结构
140k：堆叠结构
141、141-1、141-2：下部电极层
141k：下部电极材料层
143k：选择装置材料层
144k：第二上部阻挡材料层
144l、144u、146l、146u、146u-1、146u-2：阻挡层
145、145-1、145-2：中间电极层
145k：中间电极材料层
146k：第一上部阻挡材料层
147、147-1、147-2：加热电极层
147k：加热电极材料层
148、148-1、148-2：上部电极层
148k：上部电极材料层
149、149-1、149-2、330A、330B、ME：可变电阻层
149k：可变电阻材料层
160a：第一绝缘层
160b：第二绝缘层
160c：第三绝缘层
160d：第四绝缘层
160e：第五绝缘层
170：多层互连线结构
172A、172B、172C：下部层间绝缘层
176A：第一接触件
176B：第二接触件
178A：第一互连线层
178B：第二互连线层
180：硬掩模图案
181：氧化硅层
183：多晶硅层
320A、320B：第一电极
330A_P、330B_P：部分
340A、340B：第二电极
350A：第一存储单元
350B：第二存储单元
361：第一曲线
362：第二曲线
363：第一电压电平
364：第二电压电平
366：第一电流电平
367：第二电流电平
410：存储单元阵列
420：解码器
430：读取写入电流
440：输入/输出缓冲器
450：控制器
500、600：数据处理系统
520：存储器控制器
620、5201：处理器
630、5203：操作存储器
640：用户接口
650：通信模块
5205：主机接口
5207：存储器接口
AC：有源区
ADD：外部地址
BL、BL1、BL2、BL3、BL4：位线
C_A：第一箭头
C_B：第二箭头
CTRL：控制信号
DATA：数据
DCR：驱动电路区
DL：数据线
G：栅极
GD：栅极绝缘膜
IR：写入电流
MC：存储单元/单位存储单元
MCL：存储单元层
MCL1：第一存储单元层/存储单元层
MCL2：第二存储单元层/存储单元层
MCR：存储单元区
SD：源极/漏极区
SW：选择装置
Tm：熔点
TR：晶体管
Tx：结晶温度
VRM、VRM1、VRM2、VRM3、VRM4、VRM5：可变电阻存储装置
Vs：饱和电压
Vt：阈值电压
WL、WL1、WL2：字线
X：第二方向
Y：第一方向
Z：第三方向
具体实施方式
图1说明根据实施例的可变电阻存储装置VRM的等效电路图。
举例来说，可变电阻存储装置VRM可包括字线WL1及WL2，字线WL1与WL2在第一方向(Y方向)上延伸且在与第一方向垂直的第二方向(X方向)上相互间隔开。可变电阻存储装置VRM可包括位线BL1、BL2、BL3及BL4，其在第三方向(Z方向)上与字线WL1及WL2间隔开，位线BL1、BL2、BL3及BL4在第二方向上延伸，且在第一方向上相互间隔开。所述第三方向可为与第一方向及第二方向垂直的方向。
字线WL1及WL2可被称为第一电极线(或第一信号线)。位线BL1、BL2、BL3及BL4可被称为第二电极线(或第二信号线)。在一种实现方式中，字线WL1及WL2可被称为第二电极线(或第二信号线)，且位线BL1、BL2、BL3及BL4可被称为第一电极线(或第一信号线)。
在位线BL1、BL2、BL3及BL4中的每一个与字线WL1及WL2中的每一个之间可配置有存储单元MC。存储单元MC可配置在位线BL1、BL2、BL3及BL4中的每一个与字线WL1及WL2中的每一个之间的交叉部位处，且可包括用于存储信息的可变电阻层ME以及用于选择存储单元MC的选择装置SW。选择装置SW可被称为开关装置或存取装置。
存储单元MC可沿第三方向以相同的结构配置。存储单元MC可在第一方向及第二方向上构成或形成单层的存储单元阵列。当在第三方向上堆叠所述存储单元阵列时，可变电阻存储装置VRM可包括呈三维(three-dimensional，3D)垂直结构的存储单元阵列。
在位于字线WL1与位线BL4之间的存储单元MC中，选择装置SW可电连接到字线WL1，可变电阻层ME可电连接到位线BL4，且可变电阻层ME及选择装置SW可串联连接。在一种实现方式中，在存储单元MC中，选择装置SW与可变电阻层ME的位置可交换。举例来说，在存储单元MC中，可变电阻层ME可连接到字线WL1，且选择装置SW可连接到位线BL4。
简要阐述一种操作可变电阻存储装置VRM的方法。当经由字线WL1及WL2以及位线BL1、BL2、BL3及BL4将电压施加到存储单元MC的可变电阻层ME时，电流可流经可变电阻层ME。举例来说，可变电阻层ME可包括相变材料层，所述相变材料层能够在第一状态与第二状态之间可逆地变换。在一种实现方式中，可使用电阻值根据所施加的电压而变化的适合的可变电阻材料。举例来说，在所选择的存储单元MC中，可变电阻层ME的电阻可根据对可变电阻层ME施加的电压而在第一状态与第二状态之间可逆地变换。
根据可变电阻层ME的电阻变化，存储单元MC可记忆数字信息(例如“0”或“1”)以及将所述数字信息从存储单元MC擦除。举例来说，在存储单元MC中，数据可以高电阻状态“0”以及低电阻状态“1”被写入。在这种状态中，从高电阻状态“0”写入至低电阻状态“1”可被称为“设置操作(set operation)”，且从低电阻状态“1”写入至高电阻状态“0”可被称为“复位操作(reset operation)”。在一种实现方式中，根据本实施例的存储单元MC可存储各种电阻状态。
特定存储单元MC可根据字线WL1及WL2以及位线BL1、BL2、BL3及BL4的选择来寻址，且可通过在字线WL1及WL2与位线BL1、BL2、BL3及BL4之间施加特定信号来对存储单元MC进行编程。可通过测量通过位线BL1、BL2、BL3及BL4的电流值来读取根据存储单元MC的可变电阻层ME的电阻值的信息(例如，被编程的信息)。
图2说明图1所示可变电阻存储装置VRM的示意性透视图。
举例来说，可变电阻存储装置VRM可包括多个存储单元MC。存储单元MC可被配置成单元结构17或者可具有或包括单元结构17。可变电阻存储装置VRM的存储单元MC可构成或形成存储单元阵列。可变电阻存储装置VRM可包括多条第一电极线SL1及多条第二电极线SL2。第一电极线SL1与第二电极线SL2可实质上相互形成直角，且存储单元MC可被界定在每一个交叉部位处。
第一电极线SL1可在第一方向(Y方向)上延伸且可在第二方向(X方向)上相互间隔开。第二电极线SL2可在第三方向(Z方向)上与第一电极线SL1间隔开。第二电极线SL2可设置在第一电极线SL1上或上方，且可在第二方向上延伸并且在第一方向上相互间隔开。第一电极线SL1与第二电极线SL2可以所期望的形式配置。举例来说，当第一电极线SL1在行方向上排列或延伸时，第二电极线SL2可在列方向上排列或延伸。当第一电极线SL1是字线时，第二电极线SL2可为位线。
存储单元MC可如上所述包括具有可变电阻层ME的单元结构17。单元结构17可如下所述包括一个或多个材料层。以下会详细阐述单元结构17。存储单元MC可存储数字信息。存储单元MC可如上所述通过包括高电阻状态及低电阻状态在内的两种状态之间的电阻变化来存储数字信息。
图3说明图1所示可变电阻存储装置VRM的单位存储单元的示意性透视图。
举例来说，可变电阻存储装置VRM的单位存储单元MC可包括位于第一电极线SL1(例如，字线)与第二电极线SL2(例如，位线)之间的选择装置SW及可变电阻层ME。可变电阻层ME可包括可变电阻图案结构29。在一种实现方式中，可省略选择装置SW。选择装置SW可包括选择装置层21。以下会详细阐述选择装置层21。
可变电阻图案结构29可具有堆叠图案，所述堆叠图案包括第一图案23、第二图案25及第三图案27。在一种实现方式中，如图3所示，可变电阻图案结构29可具有由三个图案构成的堆叠图案。在一种实现方式中，可变电阻图案结构29可如上所述包括可变电阻层ME。
图4说明图1所示可变电阻存储装置VRM的单位存储单元的电路图。
举例来说，可变电阻存储装置VRM的单位存储单元MC可如上所述包括位于位线BL与字线WL之间的可变电阻层ME及选择装置SW。在一种实现方式中，如上所述，可省略选择装置SW。
选择装置SW可如上所述包括选择装置层21。选择装置层21可为例如可控制电流流动的电流引导元件(current steering element)。选择装置层21可为例如双向阈值开关装置。双向阈值开关装置可包含例如以砷(As)为基底以及硅(Si)、锗(Ge)、锑(Sb)、碲(Te)、硒(Se)、铟(In)及锡(Sn)中的至少两种，或者以硒(Se)为基底以及硅(Si)、锗(Ge)、锑(Sb)、碲(Te)、砷(As)、铟(In)及锡(Sn)中的至少两种。
在一种实现方式中，选择装置层21可由例如硅系材料、过渡金属氧化物及硫属化物玻璃(chalcogenide glass)所形成。在一种实现方式中，选择装置层21可具有例如金属/硅/金属结构(金属/硅/金属(MSM)选择器)。在一种实现方式中，选择装置层21可包括例如硅二极管、氧化物二极管或穿遂二极管(tunneling diode)。在一种实现方式中，选择装置层21可为例如单向二极管、双向二极管或晶体管。
第一电极线SL1可为字线WL或位线BL。第二电极线SL2可为位线BL或字线WL。可变电阻图案结构29可包括可变电阻层ME。当存储单元MC包括可变电阻层ME时，存储单元MC可为电阻式存储单元或电阻式随机存取存储(RRAM)单元。
在一种实现方式中，当可变电阻层ME在上部电极与下部电极之间包括电阻会随着温度而变化的相变层(例如，Ge-Sb-Te(GST)层)时，可变电阻存储装置VRM可为相变随机存取存储器。在一种实现方式中，当可变电阻层ME在上部电极与下部电极之间包括电阻变化层(例如，过渡金属氧化物(复杂金属氧化物))时，可变电阻存储装置VRM可为电阻式随机存取存储器。
图5是曲线图，其示出图1所示可变电阻存储装置VRM的电流特性与电压特性。
举例来说，图1至图4所示可变电阻存储装置VRM表现出设置写入状态随着电压增大而从高电阻状态(high resistance sate，HRS)切换到低电阻状态(lowresistancestate，LRS)的切换行为。可变电阻存储装置VRM表现出复位写入状态随着电压降低而从低电阻状态(LRS)切换到高电阻状态(HRS)的切换行为。
图1至图4所示可变电阻存储装置VRM可通过在某一电压下检测写入电流IR来决定低电阻状态或高电阻状态。因此，图1所示可变电阻存储装置VRM可构建在低电阻状态或高电阻状态中切换(turn on or off)的数字信息。
图6说明根据实施例的可变电阻存储装置VRM1的透视图。图7说明沿图6所示线X-X'及线Y-Y'截取的剖视图。
举例来说，根据本实施例的可变电阻存储装置VRM1可由图1至图4所示的可变电阻存储装置VRM来实现。可变电阻存储装置VRM1可在衬底101上包括第一电极线层110L、第二电极线层120L及存储单元层MCL。存储单元层MCL可为图1至图4所示的存储单元MC。当在第一方向(Y方向)及第二方向(X方向)上配置有多个存储单元层MCL时，存储单元层MCL可为单层式存储单元阵列。
在衬底101上可配置有层间绝缘层105。衬底101可为例如晶片或半导体衬底。衬底101可为例如硅衬底、锗衬底、硅锗衬底、绝缘体上硅(silicon-on-insulator，SOI)衬底或绝缘体上锗(germanium-on-insulator，GOI)衬底。层间绝缘层105可由例如氧化物(例如，氧化硅)或氮化物(例如，氮化硅)所形成。层间绝缘层105可将第一电极线层110L与衬底101电隔离。
在一种实现方式中，在衬底101上可配置有层间绝缘层105。在一种实现方式中，如下所述，在衬底101上方可配置有集成电路层且在集成电路层上方或上面可配置有存储单元层MCL(例如，使得集成电路层位于存储单元层MCL与衬底101之间)。集成电路层可包括例如用于操作存储单元的外围电路及/或用于进行驱动的核心电路。可将在衬底101上方或上面配置有包括外围电路及/或核心电路的集成电路层且在集成电路层上方或上面配置有存储单元层MCL的结构称为外围电路上单元(Cell on Peri，COP)结构，以下会详细阐述所述外围电路上单元结构。
第一电极线层110L可包括多条第一电极线110，所述多条第一电极线110在第一方向(Y方向)上延伸且相互平行。第二电极线层120L可包括多条第二电极线120，所述多条第二电极线120在与第一方向交叉的第二方向(X方向)上延伸且相互平行。第一方向与第二方向可相互垂直地交叉。
根据可变电阻存储装置VRM1的操作，第一电极线110可对应于图1所示的字线WL1及WL2，且第二电极线120可对应于图1所示位线BL1至BL4。在一种实现方式中，相反地，第一电极线110可对应于图1所示位线BL1至BL4，且第二电极线120可对应于图1所示的字线WL1及WL2。
第一电极线110及第二电极线120可由例如掺杂有杂质的多晶硅、金属、导电金属氮化物或其组合所形成。在一种实现方式中，第一电极线110及第二电极线120可由例如W、WN、Au、Ag、Cu、Al、TiAlN、Ir、Pt、Pd、Ru、Zr、Rh、Ni、Co、Cr、Sn、Zn、ITO、其合金或其组合所形成。第一电极线110及第二电极线120可包括金属层或覆盖所述金属层的至少一部分的导电障壁层。导电障壁层可由例如Ti、TiN、Ta、TaN或其组合所形成。
存储单元层MCL可包括在第一方向及第二方向上间隔开的多个单元结构140。单元结构140可构成图1至图4所示存储单元MC。第一电极线110与第二电极线120可相互交叉。单元结构140可在第一电极线层110L与第二电极线层120L之间配置在第一电极线110与第二电极线120的交叉部位处。
单元结构140在图式中被示出为具有正方形柱体形状的柱状结构。在一种实现方式中，如以下所详细阐述，由于单元结构140是以一次性蚀刻工艺(one-time etchingprocess)形成，因此单元结构140可具有各种柱体形状，例如圆柱形柱体、椭圆形柱体、多边形柱体等。单元结构140可包括在第一方向(Y方向)上形成的第一单元结构及在第二方向(X方向)上形成的第二单元结构。如下所述，以一次性蚀刻工艺形成的第一单元结构及第二单元结构可具有相同的形状及结构。当衬底101上的单元结构140的形状或结构在第一方向(Y方向)上与在第二方向(X方向)上相同时，可变电阻存储装置VRM1的特性可得到改善。
单元结构140可具有根据蚀刻工艺而定的下部部分(例如，靠近衬底101的部分)比上部部分(例如，远离衬底101的部分)宽或者上部部分比下部部分宽的结构。当蚀刻工艺得到精确控制时，单元结构140的侧表面可被形成为几乎垂直以使得上部部分与下部部分在其宽度上几乎没有差异。在一种实现方式中，单元结构140可如上所述具有其中下部部分比上部部分宽或上部部分比下部部分宽的结构。
单元结构140可包括例如下部电极层141、选择装置层143、中间电极层145、加热电极层147、可变电阻层149、上部电极层148以及阻挡层144u及146u。单元结构140可如上所述包括图3及图4所示的选择装置层21以及图3及图4所示的可变电阻图案结构29。
阻挡层144u及146u可为有助于保护存储单元层MCL(例如，选择装置层143及可变电阻层149)的保护层。阻挡层144u及146u可有助于保护选择装置层143及可变电阻层149，从而防止单元结构140的特性发生不期望的劣化。
阻挡层146u可形成在可变电阻层149的上表面上(例如，使得可变电阻层149位于阻挡层146u与衬底101之间)。阻挡层146u可形成在上部电极层148的下表面上(例如，使得阻挡层146u位于上部电极层148与可变电阻层149之间)。作为第一阻挡层的阻挡层146u可被称为第一上部阻挡层。阻挡层144u可位于选择装置层143的上表面上(例如，使得选择装置层143位于阻挡层144u与衬底101之间)。阻挡层144u可形成在中间电极层145的下表面上(例如，使得阻挡层144u位于中间电极层145与选择装置层143之间)。作为第二阻挡层的阻挡层144u可被称为第二上部阻挡层。在一种实现方式中，可省略阻挡层144u。
阻挡层144u及146u各自可包括例如用于保护选择装置层143及可变电阻层149的金属层。阻挡层144u及146u各自可包括例如金属层或者碳系导电层或含碳导电层。阻挡层144u及146u各自可包括例如折射性金属层或者包含折射性金属的氮化物层。在一种实现方式中，阻挡层144u及146u各自可由例如以下材料形成：TiN、TiSiN、TiAlN、TaSiN、TaAlN、TaN、WSi、WN、TiW、MoN、NbN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TiAl、TiON、TiAlON、WON、TaON、碳(C)、碳化硅(SiC)、碳氮化硅(SiCN)、氮化碳(CN)、碳氮化钛(TiCN)、碳氮化钽(TaCN)或其组合。
在一种实现方式中，可变电阻层149(图1、图3及图4所示的ME)可包含能够根据加热时间而在非晶态与结晶态之间可逆地改变的相变材料。举例来说，可变电阻层149可具有因在可变电阻层149的相对两端施加的电压而产生的焦耳热(Joule heat)而可逆地改变的相，且可包含其电阻随着相变而变化的材料。
举例来说，相变材料在非晶相时可为高电阻状态且在结晶相时可为低电阻状态。可变电阻层149可通过将高电阻状态定义为“0”以及将低电阻状态定义为“1”来存储数据。
在一种实现方式中，可变电阻层149可包含硫属化物材料作为相变材料。在一种实现方式中，可变电阻层149可包含例如Ge-Sb-Te(GST)。就这一点来说，使用连字符(-)的化学成分符号可指示在特定混合物或化合物中所包含的元素且可表示包含所指示元素的所有化学结构。举例来说，Ge-Sb-Te可为例如Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4或Ge1Sb4Te7等材料。
除了上述Ge-Sb-Te(GST)之外，可变电阻层149还可包含多种硫属化物材料。除了上述Ge-Sb-Te(GST)之外，可变电阻层149还可包含多种相变材料。在一种实现方式中，可变电阻层149可包含例如以下中的至少一种：Ge-Te、Sb-Te、In-Se、Ga-Sb、In-Sb、As-Te、Al-Te、Bi-Sb-Te(BST)、In-Sb-Te(IST)、Ge-Sb-Te、Te-Ge-As、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、In-Ge-Te、Ge-Sn-Te、Ge-Bi-Te、Ge-Te-Se、As-Sb-Te、Sn-Sb-Bi、Ge-Te-O、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd、Ge-Te-Sn-Pt、In-Sn-Sb-Te及As-Ge-Sb-Te或其组合。
构成可变电阻层149的每一种元素可具有多种化学成分比率(化学计量(stoichiometry))。可基于每一种元素的化学组成比率来控制可变电阻层149的结晶温度、熔点、根据结晶能量而定的相变速率及信息保持力(informationretention)。
在一种实现方式中，可变电阻层149可掺杂有杂质，所述杂质包含例如氮(N)、氧(O)、硅(Si)、碳(C)、硼(B)、镝(Dy)或其组合。在一种实现方式中，可变电阻层149可还包含金属。在一种实现方式中，可变电阻层149可包含例如以下中的至少一种：铝(Al)、镓(Ga)、锌(Zn)、钛(Ti)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、钼(Mo)、钌(Ru)、钯(Pd)、铪(Hf)、钽(Ta)、铱(Ir)、铂(Pt)、锆(Zr)、铊(Tl)、钯(Pd)及钋(Po)。这些金属材料可有助于提高可变电阻层149的导电率及导热率，且因此可有助于提高结晶速度以便可提高设置速度(setspeed)。此外，所述金属材料可有助于改善可变电阻层149的信息保持特性。
可变电阻层149可具有其中堆叠有物理特性不同的两个或更多个层的多层式结构。可自由地选择多个层的数目或厚度。在各个层之间可进一步形成有障壁层。所述障壁层可有助于防止各个层之间的材料扩散。举例来说，当在各个层之间形成下一层时，障壁层可有助于减少前一层的扩散。
在一种实现方式中，可变电阻层149可具有交替地堆叠有包含不同材料的多个层的超晶格结构(super-lattice structure)。举例来说，可变电阻层149可具有交替地堆叠有由Ge-Te形成的第一层以及由Sb-Te形成的第二层的结构。在一种实现方式中，第一层及第二层的材料可分别包含上述各种材料。
在一种实现方式中，相变材料可用作可变电阻层149。在一种实现方式中，可变电阻存储装置VRM1的可变电阻层149可包含具有电阻改变特性的各种材料。
在一种实现方式中，当可变电阻层149包含过渡金属氧化物作为电阻改变层时，可变电阻存储装置VRM1可为电阻式随机存取存储器。可通过对包含过渡金属氧化物的可变电阻层149进行编程操作来产生或破坏至少一条电路径。当产生电路径时，可变电阻层149可具有低电阻值，且当电路径被破坏时，可变电阻层149可具有高电阻值。可变电阻存储装置VRM1可利用可变电阻层149的电阻值的差异来存储数据。
当可变电阻层149由过渡金属氧化物形成时，所述过渡金属氧化物可包含例如以下中的至少一种金属：Ta、Zr、Ti、Hf、Mn、Y、Ni、Co、Zn、Nb、Cu、Fe及Cr。举例来说，过渡金属氧化物可为由以下中的至少一种材料形成的单个层或多个层：Ta2O5-x、ZrO2-x、TiO2-x、HfO2-x、MnO2-x、Y2O3-x、NiO1-y、Nb2O5-x、CuO1-y及Fe2O3-x。在一种实现方式中，在上述材料中，x及y可选自以下范围：0≤x≤1.5及0≤y≤0.5。
选择装置层143可为可有助于控制电流流动的电流引导元件。选择装置层143可包括其电阻随着在选择装置层143的相对两端之间施加的电压量而变化的材料层。举例来说，选择装置层143可为例如包含双向阈值开关(ovonic thresholdswitching，OTS)材料的双向阈值开关装置。在对基于双向阈值开关材料的选择装置层143的功能的简要说明中，当对选择装置层143施加比阈值电压Vt小的电压时，选择装置层143会维持电流几乎不流动的高电阻状态。当对选择装置层143施加比阈值电压Vt大的电压时，选择装置层143可处于低电阻状态且因此电流开始流动。此外，当流经选择装置层143的电流变得比保持电流小时，选择装置层143可变成高电阻状态。
选择装置层143可包含硫属化物开关材料作为双向阈值开关材料。举例来说，硫属元素的特征是具有二价键(divalent bonding)及孤对电子(lone pair electron)。二价键通过对硫属元素进行键结以形成链结构及环结构来形成硫属化物材料，而孤对电子提供用于形成导电细丝的电子源。举例来说，例如铝(Al)、镓(Ga)、铟(In)、锗(Ge)、锡(Sn)、硅(Si)、磷(P)、砷(As)及锑(Sb)等3-改性剂及4-改性剂通过进入硫属元素的链结构及环结构来决定硫属化物材料的结构强度且根据结晶能力或其他结构重组能力将硫属化物材料分类成开关材料与相变材料。
加热电极层147可位于中间电极层145与可变电阻层149之间以接触可变电阻层149。加热电极层147可在设置操作或复位操作中对可变电阻层149进行加热。加热电极层147可包含一种能够产生足以使可变电阻层149发生相变的热量、但不会与可变电阻层149反应的导电材料。在一种实现方式中，加热电极层147可包含含碳的导电材料。在一种实现方式中，加热电极层147可包含例如折射性金属层或者包含折射性金属的氮化物层。在一种实现方式中，加热电极层147可由例如以下材料形成：TiN、TiSiN、TiAlN、TaSiN、TaAlN、TaN、WSi、WN、TiW、MoN、NbN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TiAl、TiON、TiAlON、WON、TaON、碳(C)、碳化硅(SiC)、碳氮化硅(SiCN)、氮化碳(CN)、碳氮化钛(TiCN)、碳氮化钽(TaCN)或其组合。
下部电极层141、中间电极层145及上部电极层148是作为电流路径的层且可由导电材料所形成。在一种实现方式中，下部电极层141、中间电极层145及上部电极层148可由例如金属、导电金属氮化物、导电金属氧化物或其组合所形成。
下部电极层141及上部电极层148可选择性地形成。在一种实现方式中，可省略下部电极层141及/或上部电极层148。为有助于防止在选择装置层143及可变电阻层149直接接触第一电极线110及第二电极线120时所可能产生的污染或接触缺陷，在第一电极线110、第二电极线120、选择装置层143及阻挡层146u之间可包括下部电极层141以及上部电极层148。另外，如上所述，阻挡层146u可形成在可变电阻层149上，且可变电阻层149可得到保护。
中间电极层145可有助于防止将热从加热电极层147传递到选择装置层143。选择装置层143可包含处于非晶状态的硫属化物开关材料。在一种实现方式中，可变电阻层149、选择装置层143、加热电极层147及中间电极层145中的每一个的厚度及宽度以及可变电阻层149、选择装置层143、加热电极层147及中间电极层145之间的间隔可根据可变电阻存储装置VRM1的按比例缩小趋势(downscaling trend)而减小。
因此，在可变电阻存储装置VRM1的操作过程中，当加热电极层147被加热以使可变电阻层149发生相变时，邻近加热电极层147配置的选择装置层143可受到热的影响。举例来说，选择装置层143可因来自邻近的加热电极层147的热而部分地结晶，从而造成选择装置层143的劣化及损坏。
在本实施例的可变电阻存储装置VRM1中，中间电极层145可为厚的以使加热电极层147的热不会传递到选择装置层143。在一种实现方式中，中间电极层145可被形成为比下部电极层141或上部电极层148厚，以实现热屏蔽功能。
在一种实现方式中，中间电极层145可具有例如约10nm至约100nm的厚度。在一种实现方式中，中间电极层145可包括至少一个热障壁层，以实现热屏蔽功能。当中间电极层145包括两个或更多个热障壁层时，中间电极层145可具有交替地堆叠有热障壁层与电极材料层的结构。另外，在选择装置层143上可形成阻挡层144u以有助于防止加热电极层147的热被传递到选择装置层143。
第一绝缘层160a可配置在第一电极线110之间，且第二绝缘层160b可配置在存储单元层MCL的单元结构140之间。在一种实现方式中，在第二电极线120之间可配置有第三绝缘层160c。第一绝缘层160a至第三绝缘层160c可被形成为具有相同材料的绝缘层，或者第一绝缘层160a至第三绝缘层160c中的至少一个可被形成为具有不同材料的绝缘层。第一绝缘层160a至第三绝缘层160c可由例如氧化物或氮化物的介电材料所形成，且可具有使各个层的装置电分离的功能。在一种实现方式中，可形成气隙来代替第二绝缘层160b。当形成气隙时，可在气隙与单元结构140之间形成具有特定厚度的绝缘衬垫。
图8是曲线图，其示出对可变电阻存储装置VRM1的可变电阻层进行的设置(set)与复位(reset)编程。
举例来说，当将图6及图7所示的可变电阻层149的相变材料加热到介于结晶温度Tx与熔点Tm之间的温度达某一时间且接着逐渐将其冷却时，所述相变材料可处于结晶状态。结晶状态可被称为“设置状态”，在“设置状态”中存储数据“0”。相比之下，当将相变材料加热到超过熔点Tm的温度且接着快速将其冷却时，相变材料可处于非晶状态。非晶状态可被称为“复位状态”，如上所述，在“复位状态”中存储数据“1”。
因此，可通过向可变电阻层149供应电流来存储数据，且可通过测量可变电阻层149的电阻值来读出数据。相变材料的加热温度与电流量成比例。当电流量增大时，可能难以实现高集成度。过渡到非晶状态比过渡到结晶状态可需要更大的电流量，且可变电阻存储装置VRM1的功耗可增大。因此，为了降低功耗，通过加热相变材料来变成结晶状态或非晶状态可利用小的电流量来进行。举例来说，为了实现高集成度，可能期望减小用于过渡到非晶状态的电流(例如，复位电流)。
图9示意性地说明可变电阻层的离子扩散路径随着对图6所示可变电阻存储装置VRM1的存储单元MC施加的电压而变化。
举例来说，第一存储单元350A可包括依序堆叠的第一电极320A、可变电阻层330A及第二电极340A。第一电极320A可包含一种能够产生足以使可变电阻层330A发生相变的热的导电材料，且可对应于图6及图7中的加热电极层147。在第一存储单元350A中，可向第一电极320A施加正电压且可向第二电极340A施加负电压，如由第一箭头C_A所指示，电流可经由可变电阻层330A而从第一电极320A流动到第二电极340A。
通过电流流经第一电极320A，可在第一电极320A中产生热量。因此，在和第一电极320A与可变电阻层330A之间的边界相邻的可变电阻层330A的一部分330A_P中可产生相变。举例来说，在可变电阻层330A的所述部分330A_P从结晶状态(例如，低电阻状态)变成非晶状态(例如，高电阻状态)的“复位操作”中，所述部分330A_P中的阳离子及阴离子可通过所施加的电压而以不同的速度扩散。举例来说，在可变电阻层330A的所述部分330A_P中，阳离子(例如锑离子(Sb+))的扩散速度可相对快于阴离子(例如碲离子(Te-))的扩散速度。因此，锑离子(Sb+)可在朝被施加负电压的第二电极340A的方向上更大程度地扩散。碲离子(Te-)在朝第一电极320A的方向上的扩散速度可快于锑离子(Sb+)在朝第二电极340A的方向上的扩散速度。
相比之下，第二存储单元350B可包括第一电极320B、可变电阻层330B及第二电极340B。当向第一电极320B施加负电压且向第二电极340B施加正电压时，如第二箭头C_B所指示，电流可经由可变电阻层330B而从第二电极340B流动到第一电极320B。
通过电流流经第一电极320B，可在第一电极320B中产生热量。因此，在和第一电极320B与可变电阻层330B之间的边界相邻的可变电阻层330B的一部分330B_P中可产生相变。在这种状态下，在可变电阻层330B的所述部分330B_P中，锑离子Sb+的扩散速度可相对快于碲离子Te-的扩散速度，且锑离子Sb+可在朝被施加负电压的第一电极320B的方向上更大程度地扩散。
因此，在第二存储单元350B的情形中，在第一电极320B与可变电阻层330B之间的边界周围，锑离子Sb+的浓度可相对高，且在可变电阻层330B中可发生局部浓度改变。相比之下，在第一存储单元350A的情形中，在第一电极320A与可变电阻层330A之间的边界周围，碲离子Te-的浓度相对高，且在可变电阻层330A中可发生局部浓度改变。
因此，可变电阻层330A及330B中的离子或空位(vacancy)的分布可根据施加到可变电阻层330A及330B的电压量、流经可变电阻层330A及330B的电流方向或者可变电阻层330A及330B以及第一电极320A及320B的几何形状而变化。即使是在施加相同的电压的状态中，可变电阻层330A及330B的电阻也可根据可变电阻层330A及330B中的局部浓度改变而变化。因此，第一存储单元350A及第二存储单元350B可具有不同的操作特性，例如不同的电阻值。
在一种实现方式中，如图9所示，可利用锑离子Sb+及碲离子Te-的实例来阐述离子扩散路径。在一种实现方式中，在图6及图7的说明中，如在对可变电阻层149的说明中一样，可变电阻层330A及330B可包含硫属化物材料，并且还可掺杂有杂质。因此，可变电阻层330A及330B中的离子扩散程度可根据材料的类型及组成以及可变电阻层330A及330B中所包括的杂质的类型及浓度而进一步变化。因此，可进一步增大第一存储单元350A及第二存储单元350B的操作特性的变化。
图10是曲线图，其示意性地示出图6所示可变电阻存储装置VRM1的选择装置层的电压-电流曲线。
举例来说，第一曲线361示出在没有电流流经图6及图7所示的选择装置层143的状态下的电压-电流关系。选择装置层143可用作阈值电压Vt为第一电压电平363的开关装置。当电压及电流二者都为0且电压逐渐增大时，在直到电压达到阈值电压Vt(例如，第一电压电平363)之前，可几乎没有电流流经选择装置层143。然而，一旦电压超过阈值电压Vt，流经选择装置层143的电流便可迅速增加，且施加到选择装置层143的电压可降低到饱和电压Vs(例如，第二电压电平364)。
第二曲线362指示在电流流经选择装置层143的状态下的电压-电流关系。当流经选择装置层143的电流增大到大于第一电流电平366时，施加到选择装置层143的电压可增大到略大于第二电压电平364。
举例来说，尽管流经选择装置层143的电流从第一电流电平366显著地增大到第二电流电平367，施加到选择装置层143的电压可仅从第二电压电平364稍微增大。举例来说，一旦电流开始流经选择装置层143，施加到选择装置层143的电压便可几乎维持为饱和电压Vs。当电流降低到低于保持电流电平(例如，第一电流电平366)以下时，选择装置层143可转换回电阻状态，且因此可有效地阻挡电流，直到电压增大到阈值电压Vt为止。
图11说明根据另一实施例的可变电阻存储装置VRM2的透视图。图12说明沿图11所示线X-X'及线Y-Y'截取的剖视图。
举例来说，根据本实施例的可变电阻存储装置VRM2可为图1至图4所示的可变电阻存储装置VRM的实现方式。与图6及图7所示可变电阻存储装置VRM1相比，除了阻挡层144l及146l的位置外，可变电阻存储装置VRM2可相同于可变电阻存储装置VRM1。因此，在图11及图12的说明中，可仅简要提供或省略与图6及图7所示说明相同的说明。
可变电阻存储装置VRM2的存储单元层MCL可包括在第一方向上及第二方向上相互间隔开的单元结构140。单元结构140可包括例如下部电极层141、选择装置层143、中间电极层145、加热电极层147、可变电阻层149、上部电极层148及阻挡层144l及146l。
阻挡层144l及146l可有助于保护存储单元层MCL(例如，选择装置层143及可变电阻层149)。因此，阻挡层144l及146l可有助于保护选择装置层143及可变电阻层149，从而防止单元结构140的特性劣化。
阻挡层146l可位于可变电阻层149的下表面上(例如，使得阻挡层146l位于可变电阻层149与衬底101之间)。阻挡层146l可位于加热电极层147的上表面上(例如，使得阻挡层146l位于可变电阻层149与加热电极层147之间)。作为第一阻挡层的阻挡层146l可被称为第一下部阻挡层。阻挡层144l可位于选择装置层143的下表面上(例如，使得阻挡层144l位于选择装置层143与衬底101之间)。阻挡层144l可位于下部电极层141的上表面上(例如，使得阻挡层144l位于选择装置层143与下部电极层141之间)。作为第二阻挡层的阻挡层144l可被称为第二下部阻挡层。在一种实现方式中，可省略阻挡层144l。
阻挡层144l及146l可包括用于保护选择装置层143及/或可变电阻层149的金属层。阻挡层144l及146l可包括例如金属层或者含碳导电层。在图6及图7中已阐述了阻挡层144l及146l的材料，且不再对其予以赘述。
图13说明根据实施例的可变电阻存储装置VRM3的透视图。图14说明沿图13所示线X-X'及线Y-Y'截取的剖视图。
举例来说，根据本实施例的可变电阻存储装置VRM3可为图1至图4所示的可变电阻存储装置VRM的实现方式。与图6及图7所示可变电阻存储装置VRM1以及图11及图12所示可变电阻存储装置VRM2相比，除了阻挡层144l、144u、146l及146u的位置外，可变电阻存储装置VRM3可相同于可变电阻存储装置VRM1及可变电阻存储装置VRM2。因此，在图13及图14的说明中，可仅简要提供或省略与图6及图7、以及图11及图12的说明相同的说明。
可变电阻存储装置VRM3的存储单元层MCL可包括在第一方向上及第二方向上相互间隔开的单元结构140。单元结构140可包括例如下部电极层141、选择装置层143、中间电极层145、加热电极层147、可变电阻层149、上部电极层148、以及阻挡层144l、144u、146l及146u。
阻挡层144l、144u、146l及146u可有助于保护存储单元层MCL(例如，选择装置层143及可变电阻层149)。因此，阻挡层144l、144u、146l及146u可有助于保护选择装置层143及可变电阻层149，从而防止单元结构140的特性发生不期望的劣化。
阻挡层146u及146l可分别形成在可变电阻层149的上表面上及下表面上(例如，使得可变电阻层149位于阻挡层146u与146l之间)。阻挡层146u可位于上部电极层148的下表面上。阻挡层146u可被称为第一上部阻挡层。阻挡层146l可位于加热电极层147的上表面上。阻挡层146l可被称为第一下部阻挡层。
阻挡层144u及144l可分别形成在选择装置层143的上表面上及下表面上(例如，使得选择装置层143位于阻挡层144u与144l之间)。阻挡层144u可位于中间电极层145的下表面上。阻挡层144u可被称为第二上部阻挡层。阻挡层144l可位于下部电极层141的上表面上。阻挡层144l可被称为第二下部阻挡层。
在一种实现方式中，可省略阻挡层144u及144l。阻挡层144l、144u、146l及146u可包括用于保护选择装置层143及可变电阻层149的金属层。阻挡层144l、144u、146l及146u可包括例如含碳导电层。在图6及图7以及图11及图12中已阐述了阻挡层144l、144u、146l及146u的材料，且不再对其予以赘述。
图15至图18说明根据本发明概念实施例的可变电阻存储装置的制造方法中的各阶段的剖视图。图15至图18说明制造图6及图7所示可变电阻存储装置VRM1的方法中的各阶段。
参照图15，可在衬底101上形成层间绝缘层105。在一种实现方式中，层间绝缘层105可由例如氧化硅层或氮化硅层所形成。可在层间绝缘层105上形成包括多条第一电极线110的第一电极线层110L，所述多条第一电极线110在第一方向(Y方向)上延伸且相互间隔开。
第一电极线110可通过压花蚀刻工艺(embossing etch process)或镶嵌工艺(damascene process)形成。第一电极线110的材料可与在图6及图7中所述的材料相同。在第一方向上延伸的第一绝缘层160a可配置在第一电极线110之间。
可通过在第一电极线层110L及第一绝缘层160a上依序堆叠下部电极材料层141k、选择装置材料层143k、第二上部阻挡材料层144k、中间电极材料层145k、加热电极材料层147k、可变电阻材料层149k、第一上部阻挡材料层146k及上部电极材料层148k来形成堆叠结构140k。以上已阐述了构成堆叠结构140k的每一个材料层的材料或功能，且不再对其予以赘述。
参照图16，在形成图15所示堆叠结构140k之后，可在堆叠结构140k上形成硬掩模图案180，硬掩模图案180在第一方向(Y方向)上及第二方向(X方向)上相互间隔开。硬掩模图案180可为用于蚀刻下部蚀刻目标层的材料图案。硬掩模图案180可被形成为氧化硅层、氮化硅层、多晶硅层或其他介电层。在一种实现方式中，硬掩模图案180可包括多晶硅层183及氧化硅层181。
硬掩模图案180可被形成为在第一方向(Y方向)上及第二方向(X方向)上相互间隔开的岛形式(island form)。可利用以光刻工艺在硬掩模层上形成的光刻胶(photo-resist，PR)图案来将硬掩模图案180图案化。
硬掩模图案180可具有约为数十纳米或更小的非常精细的间距。因此，硬掩模图案180可通过例如双重图案化技术(double patterning technology，DPT)或四重图案化技术(quadruple patterning technology，QPT)等工艺、而非直接利用简单的光刻胶图案来形成。
参照图17，可通过使用硬掩模图案180同向地或异向地蚀刻堆叠结构140k来形成单元结构140。在形成单元结构140期间，在硬掩模图案180中，多晶硅层183可被蚀刻并移除，且氧化硅层181的厚度可减小。
单元结构140可根据硬掩模图案180的形状而在第一方向上及第二方向上相互间隔开，且可电连接到位于单元结构140下方的第一电极线110。单元结构140可通过使用硬掩模图案180对堆叠结构140k进行一次性(例如，利用单个步骤)蚀刻来形成，且如图17的右侧所示的在第一方向(Y方向)上形成的第一单元结构与如图17的左侧所示的在第二方向(X方向)上形成的第二单元结构可具有相同的形状。
在一种实现方式中，可通过使用硬掩模图案180对堆叠结构140k进行一次性蚀刻来形成单元结构140，且单元结构140可根据硬掩模图案180的形状而具有各种结构。举例来说，单元结构140可具有圆柱形柱体、椭圆形柱体或多边形柱体。以下将详细阐述单元结构140的形状。
单元结构140可包括例如下部电极层141、选择装置层143、中间电极层145、加热电极层147、可变电阻层149、上部电极层148及阻挡层144u及146u。在形成单元结构140之后，可通过例如灰化及剥离工艺或者在後续工艺中移除余留的掩模图案。
当通过使用硬掩模图案180同向地或异向地蚀刻堆叠结构140k来形成单元结构140时，第二上部阻挡材料层144k及第一上部阻挡材料层146k可有助于保护选择装置层143及可变电阻层149。举例来说，第二上部阻挡材料层144k及第一上部阻挡材料层146k可有助于防止因用于蚀刻堆叠结构140k的蚀刻气体(例如，卤素气体，如氟气(F2)、氯气(Cl2)或溴气(Br2))扩散而对选择装置层143及可变电阻层149造成损坏。
参照图18，可形成在各单元结构140之间进行填充的第二绝缘层160b。第二绝缘层160b可由与第一绝缘层160a相同或不同的氧化物或氮化物形成。第二绝缘层160b可通过以下步骤形成：将绝缘材料层形成为具有足以完全填充在各单元结构140之间的厚度；以及通过化学机械研磨(chemical mechanical polishing，CMP)将绝缘材料层平坦化以暴露出上部电极层148的上表面，从而形成第二绝缘层160b。
之后，如图7所示，可形成用于第二电极线层120L的导电层，并通过蚀刻将其图案化，从而形成第二电极线120。第二电极线120可在第二方向(X方向)上延伸且可相互间隔开。接下来，可在第二电极线120之间形成在第二方向上延伸的第三绝缘层160c。
图19A至19D说明根据实施例的可变电阻存储装置的单元结构的透视图。
举例来说，如以上在图17中所述，单元结构140可通过使用硬掩模图案180对堆叠结构140k进行一次性蚀刻来形成，且单元结构140可根据硬掩模图案180的形状而具有各种结构。
举例来说，如图19A所示，单元结构140a可为矩形柱体。如图19B所示，单元结构140b可为正方形柱体。如图19C所示，单元结构140c可为圆形柱体。如图19D所示，单元结构140d可为三角形柱体。
因此，可变电阻存储装置的图17所示单元结构140可具有例如圆形柱体、椭圆形柱体或多边形柱体等形状。当单元结构140可形成为各种形状时，装置的设计自由度可得到提高。
图20说明根据另一实施例的可变电阻存储装置VRM4的透视图。图21说明沿图20所示线2X-2X'及线2Y-2Y'截取的剖视图。
举例来说，除了可堆叠有两个存储单元层MCL之外，可变电阻存储装置VRM4可相同于图6及图7所示的可变电阻存储装置VRM1。可变电阻存储装置VRM4可具有双层结构，所述双层结构包括两个堆叠的存储单元层(第一存储单元层MCL1及第二存储单元层MCL2)。因此，在图20及图21的说明中，可仅简要提供或省略与图6及图7的说明相同的说明。
第一电极线层110L可包括多条第一电极线110，所述多条第一电极线110在第一方向(Y方向)上延伸且相互平行。第二电极线层120L可配置在第一电极线层110L上方且可包括多条第二电极线120，所述多条第二电极线120在第二方向(X方向)上延伸且与第一方向垂直，并且相互平行。
第三电极线层130L可配置在第二电极线层120L上方且可包括多条第三电极线130，所述多条第三电极线130在第一方向(Y方向)上相互平行地延伸。除了在第三方向(Z方向)上的位置外，第三电极线130在延伸方向或排列结构上可实质上相同于第一电极线110。
就可变电阻存储装置VRM4的操作来说，第一电极线110及第三电极线130可对应于字线，且第二电极线120可对应于位线。在一种实现方式中，第一电极线110及第三电极线130可对应于位线，且第二电极线120可对应于字线。
当第一电极线110及第三电极线130对应于字线时，第一电极线110可对应于下部字线且第三电极线130可对应于上部字线。第二电极线120可由下部字线与上部字线共享，且第二电极线120可对应于共用位线。
第一存储单元层MCL1可包括在第一方向(Y方向)上及第二方向(X方向)上相互间隔开的多个下部单元结构140-1(例如，第一存储单元)。第二存储单元层MCL2可包括在第一方向及第二方向上相互间隔开的多个上部单元结构140-2(例如，第二存储单元)。
如上所述，第一电极线110与第二电极线120可相互交叉，且第二电极线120与第三电极线130可相互交叉。下部单元结构140-1(第一存储单元)可在第一电极线层110L与第二电极线层120L之间并配置在第一电极线110与第二电极线120的交叉部位处。上部单元结构140-2(第二存储单元)可在第二电极线层120L与第三电极线层130L之间并配置在第二电极线120与第三电极线130的交叉部位处。
下部单元结构140-1(第一存储单元)及上部单元结构140-2(第二存储单元)可分别包括例如下部电极层141-1及141-2、选择装置层143-1及143-2、中间电极层145-1及145-2、加热电极层147-1及147-2、可变电阻层149-1及149-2、上部电极层148-1及148-2以及阻挡层146u-1及146u-2。
第一绝缘层160a可位于各第一电极线110之间，且第二绝缘层160b可位于第一存储单元层MCL1的下部单元结构140-1之间。在一种实现方式中，第三绝缘层160c可位于各第二电极线120之间，且第四绝缘层160d可位于第二存储单元层MCL2的上部单元结构140-2之间。第五绝缘层160e可位于各第三电极线130之间。
在一种实现方式中，可变电阻存储装置VRM4可具有其中堆叠有两个存储单元层MCL1及MCL2的双层结构。在一种实现方式中，可在第三方向上堆叠更多的存储单元层。
图22说明根据实施例的可变电阻存储装置VRM5的透视图。图23说明沿图22所示线X-X'截取的剖视图。
举例来说，除了存储单元区MCR可位于驱动电路区(driving circuit region，DCR)上或上方外，根据本实施例的可变电阻存储装置VRM5可相同于VRM1。因此，在图22及图23的说明中，可仅简要提供或省略与图6及图7的说明相同的说明。
可变电阻存储装置VRM5可包括在衬底101上方位于第一水平高度上的驱动电路区DCR及在衬底101上方位于第二水平高度上的存储单元区MCR。“水平高度”可表示在第三方向(垂直方向或Z方向)上距衬底101的高度或距离。在衬底101上方，第一水平高度可比第二水平高度更靠近衬底101。
驱动电路区DCR可为在配置有用于驱动存储单元区MCR的存储单元的外围电路或驱动电路的区，驱动电路区DCR可对应于上述集成电路层。举例来说，驱动电路区DCR中的外围电路可为能够快速地处理存储单元区MCR的输入/输出数据的电路。举例来说，外围电路可为页面缓冲器、锁存电路、高速缓存电路、列解码器、读出放大器、数据输入/输出电路或行解码器。
驱动电路的有源区AC可由衬底101中的装置隔离层102界定。用于构成驱动电路区DCR的多个晶体管TR可配置在衬底101的有源区AC中。晶体管TR中的每一个可包括栅极G、栅极绝缘膜GD及源极/漏极区SD。栅极G的两个侧壁可被绝缘间隔壁103覆盖，且在栅极G及绝缘间隔壁103上可形成蚀刻终止层104。
蚀刻终止层104可包含例如氮化硅或氮氧化硅等绝缘材料。在蚀刻终止层104上或上方可依序堆叠有多个下部层间绝缘层172A、172B及172C。下部层间绝缘层172A、172B及172C可包含氧化硅或氮氧化硅。
驱动电路区DCR可包括电连接到晶体管TR的多层互连线结构170。多层互连线结构170可通过下部层间绝缘层172A、172B及172C绝缘。多层互连线结构170可包括第一接触件176A、第一互连线层178A、第二接触件176B及第二互连线层178B，其依序堆叠在衬底101上或上方并相互电连接。
在一种实现方式中，第一互连线层178A及第二互连线层178B可由例如金属、导电金属氮化物、金属硅化物或其组合形成。举例来说，第一互连线层178A及第二互连线层178B可包含例如钨、钼、钛、钴、钽、镍、硅化钨、硅化钛、硅化钴、硅化钽或硅化镍等导电材料。
在一种实现方式中，多层互连线结构170可具有包括第一互连线层178A及第二互连线层178B的双层互连线结构。在一种实现方式中，多层互连线结构170可根据驱动电路区DCR的布局或栅极G的类型及阵列而具有三层或更多层的多层互连线结构。
在下部层间绝缘层172A、172B及172C上或上方可形成有层间绝缘层105。存储单元区MCR可配置在层间绝缘层105上或上方。层间绝缘层105及存储单元区MCR与上述相同。举例来说，存储单元区MCR可包括第一电极线层110L、存储单元层MCL及第二电极线层120L。在一种实现方式中，连接在存储单元区MCR与驱动电路区DCR之间的互连线结构可通过穿过层间绝缘层105来配置。在本实施例中，由于存储单元区MCR配置在驱动电路区DCR上方，因此可大大提高存储装置的集成度。
图24说明根据实施例的可变电阻存储装置VRM的配置的方块图。
举例来说，根据实施例的可变电阻存储装置VRM可包括存储单元阵列410、解码器420、读取/写入电路430、输入/输出缓冲器440及控制器450。由于以上已阐述了存储单元阵列410，因此不再对其予以赘述。
存储单元阵列410中的多个存储单元可经由字线WL连接到解码器420，且经由位线BL连接到读取/写入电路430。解码器420接收外部地址ADD且在根据控制信号CTRL运行的控制器450的控制下对存储单元阵列410中所要存取的行地址及列地址进行解码。
读取/写入电路430从输入/输出缓冲器440及数据线DL接收数据DATA，且在控制器450的控制下将数据DATA写入到存储单元阵列410的选定存储单元，或者在控制器450的控制下为输入/输出缓冲器440提供从存储单元阵列410的选定存储单元读取的数据DATA。
图25说明根据实施例的包括可变电阻存储装置VRM的数据处理系统500的配置的方块图。
举例来说，数据处理系统500可包括连接在主机与可变电阻存储装置VRM之间的存储器控制器520。存储器控制器520可用以回应主机的请求而对可变电阻存储装置VRM进行存取。存储器控制器520可包括处理器5201、操作存储器5203、主机接口5205及存储器接口5207。
处理器5201可控制存储器控制器520的总体操作，且操作存储器5203可存储对于存储器控制器520的操作而言所需的应用、数据或控制信号。主机接口5205执行协议转换以在主机与存储器控制器520之间交换数据/控制信号。存储器接口5207执行协议转换以在存储器控制器520与可变电阻存储装置VRM之间交换数据/控制信号。由于以上已阐述了可变电阻存储装置VRM，因此不再对其予以赘述。数据处理系统500可为存储卡，但本发明并非仅限于此。
图26说明根据另一实施例的包括可变电阻存储装置VRM的数据处理系统600的配置的方块图。
举例来说，数据处理系统600可包括可变电阻存储装置VRM、处理器620、操作存储器630及用户接口640，且根据需要可进一步包括通信模块650。处理器620可为中央处理器。
操作存储器630可存储对于数据处理系统600的操作来说所需的应用程序、数据或控制信号。用户接口640可为用户提供用于存取数据处理系统600的环境，且为用户提供数据处理系统600的数据处理过程或处理结果。
可变电阻存储装置VRM与上述相同。数据处理系统可用作磁盘装置、便携式电子装置的内部/外部存储卡、图像处理器或其它应用芯片组。
所述各实施例可提供可有助于减少及/或防止单元结构的特性劣化的可变电阻存储装置。
本文中已公开了各示例性实施例，且尽管采用了特定用语，然而所述用语仅被用于且被解释为一般性及说明性意义，而非用于限制目的。在一些情况下，如在本申请提交时对于所属领域中的普通技术人员来说将显而易见，除非另外具体地指明，否则结合特定实施例阐述的特征、特性及/或元件可单独使用或者与结合其他实施例阐述的特征、特性及/或元件组合使用。因此，所属领域中的技术人员应理解，在不背离以上权利要求书所述的本发明的精神及范围的条件下，可作出形式及细节上的各种改变。

Claims (25)

1.一种可变电阻存储装置，其特征在于，包括：
第一电极线；
单元结构，包括位于所述第一电极线上的可变电阻层以及保护所述可变电阻层的第一阻挡层；以及
第二电极线，位于所述单元结构上，
其中：
所述第一阻挡层位于以下表面的至少其中一个上：所述可变电阻层的上表面、所述可变电阻层的下表面、以及所述可变电阻层的所述上表面和所述下表面这二者，且
所述第一阻挡层包括第一金属层或第一含碳导电层。
2.根据权利要求1所述的可变电阻存储装置，其中，
所述单元结构还包括选择装置层。
3.根据权利要求2所述的可变电阻存储装置，其中，
所述单元结构还包括位于以下表面的至少其中一个上的第二阻挡层：所述选择装置层的上表面、所述选择装置层的下表面、以及所述选择装置层的所述上表面和所述下表面这二者，且
所述第二阻挡层包括第二金属层或第二含碳导电层。
4.根据权利要求3所述的可变电阻存储装置，其中，
所述单元结构还包括位于所述选择装置层上的中间电极层。
5.根据权利要求4所述的可变电阻存储装置，其中，
所述第二阻挡层位于所述中间电极层的下表面上。
6.根据权利要求4所述的可变电阻存储装置，其中，
所述单元结构是将所述选择装置层、所述中间电极层及所述可变电阻层依序堆叠在所述第一电极线上的结构。
7.根据权利要求6所述的可变电阻存储装置，其中，
所述单元结构还包括位于所述选择装置层下方的下部电极层及位于所述可变电阻层上方的上部电极层，且
所述第一阻挡层或所述第二阻挡层位于所述下部电极层的上表面或所述上部电极层的下表面的至少其中一个上。
8.根据权利要求7所述的可变电阻存储装置，其中，
所述单元结构还包括位于所述中间电极层上的加热电极层，且所述第一阻挡层位于所述加热电极层上。
9.一种可变电阻存储装置，其特征在于，包括：
多条第一电极线，其在第一方向上延伸且相互平行地配置并相互间隔开；
多条第二电极线，其在与所述第一方向垂直的第二方向上延伸，所述第二电极线位于所述多条第一电极线上方且相互平行地配置并相互间隔开；以及
多个存储单元，其位于所述多条第一电极线与所述多条第二电极线相交的交叉部位处且所述存储单元相互间隔开，
其中：
所述多个存储单元都具有单元结构，所述单元结构包括选择装置层、中间电极层、可变电阻层及阻挡层，所述单元结构与所述第一电极线中的一条及所述第二电极线中的一条电连接，
所述阻挡层位于以下表面的至少其中一个上：所述选择装置层或所述可变电阻层的上表面、所述选择装置层或所述可变电阻层的下表面、以及所述选择装置层或所述可变电阻层的所述上表面和所述下表面这二者，且
所述阻挡层包括金属层或含碳导电层。
10.根据权利要求9所述的可变电阻存储装置，其中，
所述单元结构包括在所述第一方向上配置的第一单元结构及在所述第二方向上配置的第二单元结构，且
所述第一单元结构具有与所述第二单元结构的形状及结构相同的形状及结构。
11.根据权利要求9所述的可变电阻存储装置，其中，
所述多条第一电极线是字线，且所述多条第二电极线是位线，或者
所述多条第一电极线是位线，且所述多条第二电极线是字线。
12.根据权利要求9所述的可变电阻存储装置，其中，
所述单元结构是将所述选择装置层、所述中间电极层及所述可变电阻层依序堆叠在各条所述第一电极线上的结构，且
所述阻挡层位于所述中间电极层的下表面上。
13.根据权利要求9所述的可变电阻存储装置，其中，
所述单元结构还包括位于所述选择装置层下方的下部电极层，且
所述阻挡层位于所述下部电极层的上表面上。
14.根据权利要求9所述的可变电阻存储装置，其中，
所述单元结构还包括位于所述可变电阻层上方的上部电极层，且
所述阻挡层位于所述上部电极层的下表面上。
15.根据权利要求9所述的可变电阻存储装置，其中，
所述单元结构还包括位于所述中间电极层上方的加热电极层，且
所述阻挡层形成在所述加热电极层上方。
16.根据权利要求9所述的可变电阻存储装置，其中，
包括所述多条第一电极线的第一电极线层位于衬底上方，且
在所述衬底上还形成有集成电路层，其位在所述第一电极线层下方。
17.一种可变电阻存储装置，其特征在于，包括：
第一电极线层，位于衬底上，所述第一电极线层包括多条第一电极线，所述多条第一电极线相互平行地配置且在第一方向上相互间隔开；
第二电极线层，配置在所述第一电极线层上方且包括多条第二电极线，所述多条第二电极线相互平行地配置且在与所述第一方向垂直的第二方向上相互间隔开；
第三电极线层，配置在所述第二电极线层上方且包括多条第三电极线，所述多条第三电极线与所述多条第一电极线完全对应地配置；
第一存储单元层，包括多个第一存储单元，所述多个第一存储单元配置在所述多条第一电极线与所述多条第二电极线相交的交叉部位处；以及
第二存储单元层，包括多个第二存储单元，所述多个第二存储单元配置在所述多条第二电极线与所述多条第三电极线相交的交叉部位处；
其中：
所述多个第一存储单元及所述多个第二存储单元中都具有单元结构，所述单元结构包括选择装置层、中间电极层、可变电阻层及阻挡层，且
所述阻挡层形成在以下表面的至少其中一个上：所述选择装置层及所述可变电阻层中的各个上表面、所述选择装置层及所述可变电阻层中的各个下表面、以及所述选择装置层及所述可变电阻层中的各个所述上表面和所述下表面这二者，且
所述阻挡层包括金属层或含碳导电层。
18.根据权利要求17所述的可变电阻存储装置，其中，
所述阻挡层是用于保护所述选择装置层及所述可变电阻层的保护层。
19.根据权利要求17所述的可变电阻存储装置，其中，
所述单元结构具有圆形柱体形状、椭圆形柱体形状或多边形柱体形状。
20.根据权利要求17所述的可变电阻存储装置，其中，
所述单元结构还包括位于所述选择装置层下方的下部电极层及位于所述可变电阻层上方的上部电极层，且
所述阻挡层形成在所述下部电极层的上表面及所述上部电极层的下表面的至少其中一个上。
21.一种可变电阻存储装置，其特征在于，包括：
第一电极线；
第二电极线；以及
单元结构，位于所述第一电极线与所述第二电极线之间，所述单元结构包括位于所述第一电极线上的可变电阻层及用于保护所述可变电阻层的第一阻挡层，
其中：
所述第一阻挡层直接接触所述可变电阻层的至少一个表面，且
所述第一阻挡层包括第一金属层或第一含碳导电层。
22.根据权利要求21所述的可变电阻存储装置，其中，
所述单元结构还包括选择装置层。
23.根据权利要求22所述的可变电阻存储装置，其中，
所述单元结构还包括第二阻挡层，所述第二阻挡层直接接触所述选择装置层的至少一个表面，且
所述第二阻挡层包括第二金属层或第二含碳导电层。
24.根据权利要求22所述的可变电阻存储装置，其中，
所述单元结构还包括位于所述选择装置层上的中间电极层，且
所述单元结构是将所述选择装置层、所述中间电极层及所述可变电阻层依序堆叠在所述第一电极线上的结构。
25.根据权利要求21所述的可变电阻存储装置，其中，
所述可变电阻层包括相变层或电阻变化层。
CN201711040240.4A 2016-12-15 2017-10-31 可变电阻存储装置 Withdrawn CN108231822A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0171667 2016-12-15
KR1020160171667A KR20180069463A (ko) 2016-12-15 2016-12-15 가변 저항 메모리 소자

Publications (1)

Publication Number Publication Date
CN108231822A true CN108231822A (zh) 2018-06-29

Family

ID=62561981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711040240.4A Withdrawn CN108231822A (zh) 2016-12-15 2017-10-31 可变电阻存储装置

Country Status (4)

Country Link
US (1) US20180175109A1 (zh)
KR (1) KR20180069463A (zh)
CN (1) CN108231822A (zh)
TW (1) TW201834289A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112840459A (zh) * 2021-01-14 2021-05-25 长江先进存储产业创新中心有限责任公司 相变存储器单元结构及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672833B2 (en) * 2017-07-26 2020-06-02 Micron Technology, Inc. Semiconductor devices including a passive material between memory cells and conductive access lines, and related electronic devices
US20190115392A1 (en) * 2017-10-16 2019-04-18 International Business Machines Corporation Access device and phase change memory combination structure in backend of line (beol)
KR102559577B1 (ko) * 2018-08-08 2023-07-26 삼성전자주식회사 저항성 메모리 장치
KR102557911B1 (ko) * 2018-08-31 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102630957B1 (ko) * 2018-12-19 2024-01-31 에스케이하이닉스 주식회사 메모리 소자 및 이를 포함하는 전자장치
US10873024B2 (en) * 2019-04-23 2020-12-22 Tetramem Inc. Providing thermal shield to RRAM cells
US11222854B2 (en) * 2019-05-15 2022-01-11 Micron Technology, Inc. Multitier arrangements of integrated devices, and methods of protecting memory cells during polishing
JP2021048258A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 抵抗変化素子
KR20210041974A (ko) * 2019-10-08 2021-04-16 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법
KR20210047195A (ko) * 2019-10-21 2021-04-29 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법
KR20210127559A (ko) * 2020-04-14 2021-10-22 에스케이하이닉스 주식회사 가변 저항층을 포함하는 반도체 장치
US11380732B2 (en) 2020-07-29 2022-07-05 Micron Technology, Inc. Memory with optimized resistive layers
KR20220020719A (ko) 2020-08-12 2022-02-21 삼성전자주식회사 저항성 메모리 소자
JP2022125684A (ja) * 2021-02-17 2022-08-29 キオクシア株式会社 抵抗変化型記憶装置
JP2023039618A (ja) * 2021-09-09 2023-03-22 キオクシア株式会社 メモリデバイス
TWI818709B (zh) * 2022-09-02 2023-10-11 力晶積成電子製造股份有限公司 相變化記憶體結構及其製造方法
CN116075212B (zh) * 2023-03-06 2023-07-14 昕原半导体(上海)有限公司 电阻式随机存取存储器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110095258A1 (en) * 2009-10-23 2011-04-28 Huiwen Xu Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US20160093804A1 (en) * 2014-09-26 2016-03-31 Christopher Petz Laminate diffusion barriers and related devices and methods

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237146B2 (en) * 2010-02-24 2012-08-07 Sandisk 3D Llc Memory cell with silicon-containing carbon switching layer and methods for forming the same
US8936219B2 (en) * 2012-03-30 2015-01-20 The Boeing Company Performance-enhancing winglet system and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110095258A1 (en) * 2009-10-23 2011-04-28 Huiwen Xu Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US20160093804A1 (en) * 2014-09-26 2016-03-31 Christopher Petz Laminate diffusion barriers and related devices and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112840459A (zh) * 2021-01-14 2021-05-25 长江先进存储产业创新中心有限责任公司 相变存储器单元结构及其制造方法

Also Published As

Publication number Publication date
US20180175109A1 (en) 2018-06-21
TW201834289A (zh) 2018-09-16
KR20180069463A (ko) 2018-06-25

Similar Documents

Publication Publication Date Title
CN108231822A (zh) 可变电阻存储装置
CN107104183B (zh) 存储器件
US10734450B2 (en) Memory device and electronic apparatus including the same
US11349074B2 (en) Memory cell and memory device comprising selection device layer, middle electrode layer and variable resistance layer
US10580979B2 (en) Memory device and method of manufacturing the same
CN108666417B (zh) 包括可变电阻材料层的存储器件
US9991315B2 (en) Memory device including ovonic threshold switch adjusting threshold voltage thereof
CN107644934B (zh) 存储器件
US20170244026A1 (en) Variable resistance memory device and method of manufacturing the same
KR102541562B1 (ko) 가변 저항 메모리 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180629

WW01 Invention patent application withdrawn after publication