CN112041997A - 用于3D X-Point存储器的具有减小的编程电流和热串扰的新单元结构 - Google Patents

Abstract

一种三维存储架构包括存储单元的顶部单元阵列、存储单元的底部单元阵列、耦合到所述阵列的多条字线和位线。所述存储单元是相变存储器(PCM)单元，相变存储器(PCM)单元在纵向方向(X方向)和横向方向(Y方向)两者上的线/间隔图案化期间通过湿法或干法工艺被修改为在这两个方向上减小单元大小。更小的PCM单元尺寸和截面面积导致了对该单元编程所需的电流更小。相邻存储单元之间的更大距离导致了更少的热串扰。具有比选择器尺寸更小的PCM单元尺寸允许在电阻式切换存储元件中的电流选择器(又称为电流限制器或者电流导引元件)中的电流密度要求更小。

Description

用于3D X-Point存储器的具有减小的编程电流和热串扰的新 单元结构

技术领域

本公开总体上涉及三维电子存储器，并且更具体地涉及在相邻存储单元中的减小的编程电流和热串扰。

背景技术

通过改善工艺技术、电路设计、程序算法和制造工艺使平面存储单元缩放到更小的尺寸。但是，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得有挑战性和成本高昂。这样一来，平面存储单元的存储密度接近上限。三维(3D)存储架构可以解决平面存储单元中的密度限制。

相变存储器(PCM)是利用在具有不同电阻的状态之间的可逆、热辅助切换的相变材料的非易失性固态存储技术，例如，相变材料如诸如GST(锗锑碲)的硫族化合物。可以将基本存储单位(单元)编程为显示出不同电阻特性的若干不同状态或级。可以使用可编程单元状态代表不同的数据值，从而允许信息的存储。

通过热量自加热以引发非晶状态或晶体状态来表示1和0从而对PCM单元进行编程或擦除。编程电流与PCM单元的尺寸和截面面积成正比。在单级PCM器件中，每个单元可以被设置到两种状态(“SET”状态和“RESET”状态)中的一个，从而允许每单元存储一位。在对应于相变材料的完全非晶状态的RESET状态中，单元的电阻是非常高的。通过加热到超过相变材料的结晶点的温度，并且之后进行冷却，可以将相变材料转变成低电阻的完全晶体状态。该低电阻状态提供了单元的SET状态。如果之后将单元加热到超过相变材料的熔点的高温度，那么该材料在快速冷却时回复到完全非晶RESET状态。

由于热量自加热的性质，在对相邻单元编程时会发生串扰。串扰是信号之间的干扰。由于工艺技术缩放，相邻互连之间的间隔缩小。对一个信号的切换可能影响另一个信号。在最坏的情况下这可能引起另一个单元的值的改变，或者其可能使信号转换延迟，从而影响时序。这被归类为信号完整性问题。

此外，大编程电流要求还由于IR降(IR＝电压＝电流×电阻)而带来了大编程电压要求。通过经由与每个单元相关联的一对电极向相变材料施加适当的电压来实现对PCM单元中的数据的读取和写入。在写入操作中，所产生的编程信号使相变材料被焦耳加热到适当的温度，从而在冷却时引发预期的单元状态。使用单元电阻作为对单元状态的度量来执行对PCM单元的读取。所施加的读取电压使电流流动通过该单元，该电流取决于单元的电阻。因此，对单元电流的测量提供了已编程的单元状态的指示。足够低的读取电压用于该电阻度量，以确保读取电压的施加不干扰已编程的单元状态。然后可以通过将电阻度量与预定义的参考水平进行比较来执行单元状态检测。编程电流(I)通常大约为100-200μA。如果单元中的写入线(WL)和位线(BL)遭遇大电阻，那么电压降可能是显著的。

因而，仍然需要提供减小的编程电流和减小的热串扰的这种存储单元。

发明内容

包括下列发明内容是为了提供对本公开的各方面和特征的基本理解。该总结并不是广泛概括，并且同样地并非旨在具体识别关键元件或重要元件，或并非旨在描述本公开的范围。其唯一的目的是以总结的格式提出概念。

在一个方面当中，提出了用于3D X-Point存储器的新单元结构，与现有技术的3DX-Point存储单元结构相比，所述新单元结构允许减小的编程电流和减小的热串扰。在所提出的新单元结构中，每个堆叠层由垂直的字线和位线组成。存储单元与字线和位线自对准。根据该实施方式，与同一堆叠层中的电极和选择器相比，在一个或两个方向上减小了存储单元尺寸或相变存储器(PCM)单元尺寸。

在另一个方面中，公开了用于3D X-Point存储器的具有减小的编程电流和减小的热串扰的新单元结构的形成方法。该方法包括形成具有平行的位线(BL)和垂直的字线(WL)的交叉点存储阵列。在WL和BL的交叉点处形成存储单元(PCM)，并且存储单元(PCM)是自对准的。相变存储单元相对于字线和位线自对准。通过对选择性存储单元材料的干法蚀刻或湿法蚀刻使存储单元凹陷。更小的PCM单元尺寸和截面面积导致对该单元编程所需的更小电流。相邻存储单元之间的更大的距离导致更少的热串扰。此外，具有比选择器尺寸更小的PCM单元尺寸允许在电阻式切换存储元件中的电流选择器(又称为电流限制器或者电流导引元件)中的更低的电流密度要求。

在另一个方面中，3D X-Point存储管芯架构包括通过小间隔隔开的大量存储阵列(铺片(tile))。存储阵列由通过使存储单元凹陷到比存储堆叠层中的其他层更小的尺寸而具有减小的尺寸的多个存储单元(PCM)组成。

根据一方面，三维存储单元结构包括至少一个存储单元堆叠层，所述存储单元堆叠层具有选择器、相变存储单元以及第一电极和第二电极。相变存储单元设置在第一电极和第二电极之间。相变存储单元、选择器以及第一和第二电极均具有相对于第一方向和第二方向的尺寸大小。字线和位线相互垂直，并且耦合到存储单元堆叠层。相变存储单元相对于字线和位线自对准。与同一存储单元堆叠层内的选择器和/或电极在相应方向上的尺寸大小相比，相变存储单元在所述方向中的至少一个上具有减小的尺寸大小，以相对于选择器和/或电极形成更小的相变存储单元尺寸和截面面积，从而用于减小对相变存储单元编程所需的电流，并且提供了相邻存储单元之间的距离以用于减小热串扰。

一些方面包括三维X-Point存储管芯架构，其包括相变存储单元的多个顶部阵列或铺片、相变存储单元的多个底部阵列或铺片以及耦合到顶部阵列并耦合到底部阵列的多条位线。多条字线包括耦合到顶部阵列的一组顶部单元字线以及耦合到底部阵列的一组底部单元字线。存储单元的顶部阵列均通过由顶部阵列中的相邻相变存储单元限定的第一间隔隔开。相变存储单元的底部阵列均通过由底部阵列中的相邻相变存储单元限定的第二间隔隔开。

在又一方面中，形成三维存储器的方法包括形成具有平行的位线和垂直的字线的交叉点存储阵列。在字线和位线的交叉点处形成存储单元，其中，存储单元是自对准的。通过存储单元材料的干法蚀刻或湿法蚀刻来完成使存储单元凹陷，以相对于存储阵列中的选择器和/或电极来形成更小的存储单元尺寸和截面面积，从而用于减小用于对存储单元编程所需的电流，并且提供了相邻存储单元之间的距离以用于减小热串扰。

附图说明

在参考示例性实施例和附图的下列描述来进行考虑时，本公开的前述方面、特征和优点将进一步被理解，其中，相似的附图标记代表相似的元件。在描述本公开在附图中所示的示例性实施例中，为了清楚起见可以使用特定术语。

然而，本公开的各方面不旨在限于所使用的特定术语。

图1A和图1B分别是三维交叉点存储器的先前多区段和单区段的等距视图。

图2A和图2B是示出了底部单元堆叠层的三维交叉点存储器的区段的平面图，并且图2C是示出了用于该单元堆叠层中的层的缩写的图示。

图3A和图3B是根据图2A和图2B的实施例的具有凹陷存储单元和包封层的三维交叉点存储器的平面图。

图4A和图4B是根据图3A和图3B的实施例的示出了间隙填充层和化学机械抛光的三维交叉点存储器的平面图。

图5A和图5B是根据图4A和图4B的实施例的示出了字线金属沉积的三维交叉点存储器的平面图。

图6A和图6B是根据图5A和图5B的实施例的示出了底部单元字线双重图案化以形成垂直于位线的平行底部单元字线的三维交叉点存储器的平面图。

图7A和图7B是根据图6A和图6B的实施例的三维交叉点存储器的平面图，并且示出了在图3A和图3B中所示的方向之外的另一方向上的凹陷存储单元的减小。

图8A和图8B是根据图7A和图7B的实施例的示出了对单元堆叠层的包封和间隙填充的三维交叉点存储器的平面图。

图9是根据图8A和图8B的实施例的示出了图8A中所示的堆叠层的顶部上的存储单元沉积的第二堆叠层的三维交叉点存储器的平面图。

具体实施方式

尽管讨论了特定的构造和布置，但是应当理解，这样做仅出于说明的目的。相关领域中的技术人员将认识到，在不脱离本公开的精神和范围的情况下可以使用其他构造和布置。对于相关领域中的技术人员将显而易见的是，本公开也可以用于多种其他应用。

要指出的是，说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用仅指示所描述的实施例可以包括特定的特征、结构或特性。而且，这样的短语未必是指同一实施例。此外，在结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这样的特征、结构或特性将在相关领域中的技术人员的知识范围内。

一般而言，可以至少部分地根据上下文中的使用来理解术语。例如，至少部分地根据上下文，文中所使用的术语“一个或多个”可以用于描述单数意义上的任何特征、结构或特性，或者可以用于描述复数意义上的特征、结构或特性的组合。类似地，至少部分地根据上下文，诸如“一个”或“所述”的术语可以同样被理解为表达单数用法或者表达复数用法。

应当容易理解，在本公开中“上”、“上方”和“之上”的含义应当以最广义的方式进行解释，使得“上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“上方”或者“之上”不仅意味着在某物“上方”或“之上”的含义，而且还包括在某物“上方”或“之上”并且其间没有中间特征或层(即，直接在某物上)的含义。

此外，为了便于描述，在本文中可以使用诸如“之下”、“下方”、“下部”、“上方”、“上部”等空间相对术语，以描述一个元件或特征与另一个(一个或多个)元件或(一个或多个)特征的如图中所示的关系。除了在图中描述的取向以外，空间相对术语还旨在涵盖器件在使用或操作中的不同取向。装置可以以其他方式定向(旋转90度或者以其他取向)，并且在本文中使用的空间相对描述语可以以类似方式被相应地解释。

本文中使用的术语“衬底”可以指期望在其上形成或处理材料层的任何工件。非限制性示例包括硅、锗、二氧化硅、蓝宝石、氧化锌、碳化硅、氮化铝、氮化镓、尖晶石、氧化物上硅、氧化物上碳化硅、氮化镓、氮化铟、氮化铝、玻璃、它们的组合或合金以及其他固态材料。衬底本身可以被图案化。添加在衬底顶部上的材料可以被图案化或者可以保持未被图案化。此外，衬底可以包括各种各样的半导体材料，包括但不限于硅、锗、砷化镓、磷化铟等。替代性地，衬底可以由非导电材料制成，非导电材料例如为玻璃、塑料或者蓝宝石晶圆。

如本文所使用的，术语“层”可以指包括具有厚度的区域的材料部分。层可以在整个下层结构或上覆结构之上延伸，或者可以具有小于下层结构或上覆结构的范围。此外，层可以是均质或者非均质连续结构的区域，所述区域具有的厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在连续结构的顶表面和底表面处的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是一层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多层。例如，互连层可以包括一个或多个导体和接触层(在其中形成触点、互连线和/或过孔)以及一个或多个电介质层。

如本文中使用的术语“水平”被理解为定义成平行于衬底的平面或表面的平面，而不管衬底的取向。术语“垂直”指垂直于如前面定义的“水平”的方向。诸如“上方”、“下方”、“底部”、“顶部”、“侧”(例如，侧壁)、“较高”、“较低”、“上部”、“之上”和“之下”的术语是相对于该水平平面定义的。术语“上”是指元件之间存在直接接触。术语“上方”将允许居间元件。

如本文所使用的，如通过诸如x射线衍射(XRD)的技术所测量的，如果材料(例如，电介质材料或电极材料)表现出大于或者等于30％的结晶度，那么认为该材料为“晶体”。认为非晶材料是非晶体的。

如本文所使用的，术语“第一”、“第二”和其他序数将被理解为仅提供区分，而不强加任何特定的空间或时间顺序。

如本文所使用的，术语(元素的)“氧化物”将被理解为包括除了该元素和氧之外的附加元素，包括但不限于掺杂剂或合金。如本文所使用的，术语(元素的)“氮化物”将被理解为包括除了该元素和氮之外的附加元素，包括但不限于掺杂剂或合金。

本技术应用在三维存储器的领域中。图1A中示出了三维(3D)存储器的一般化先前示例。具体而言，图1是三维交叉点存储器的区段的等距视图。该存储器包括第一层存储单元5和第二层存储单元10。若干字线15在X方向上在第一层存储单元5和第二层存储单元之间延伸。若干第一位线20在第一层存储单元5上方沿着Y方向延伸，并且若干第二位线25在第二层存储单元下方沿着Y方向延伸。此外，从该图可以看出，位线-存储单元-字线-存储单元的顺序结构可以沿着Z方向重复，以实现堆叠构造。在任何情况下，都可以通过选择性地激活对应于单元的字线和位线来对个体的存储单元进行存取。

在图1B中，示出了图1A中的单元结构的单个区段100。示出了连接到顶部单元堆叠层150的顶部单元位线110。堆叠层150由将在本文中在该标准堆叠层150的改善中描述的数个层组成。顶部单元写入线130和底部单元写入线140与顶部单元位线110垂直。底部单元堆叠层160连接到底部单元写入线140。底部单元位线120平行于顶部单元位线110。底部单元位线120耦合到底部单元堆叠层160。如同单元堆叠层150，单元堆叠层160也由数个层制成。图1A和图1B示出了在本文中使用术语来描述改善的3D X-Point存储单元的一般结构。图1B描述了沿着Z(深度)方向来看的区段。该区段包括沿着X(水平)方向延伸的若干字线(例如，字线130、140)、沿着Y(垂直)方向延伸并且对应于存储单元150的顶部单元阵列的若干顶部单元位线(例如，位线110)、以及沿着垂直方向延伸并且对应于存储单元160的底部单元阵列的若干底部单元位线(例如，位线120)。所述字线、顶部单元位线和底部单元位线通常是根据20nm/20nm的线/间隔(L/S)图案形成的，并且形成在硅衬底上。而且，该存储器可以采用互补金属氧化物半导体(CMOS)技术。

如上文所述，相邻单元可能发生串扰问题。本公开解决了该问题以及减小存储单元所需的电流的问题。注意到图2A，图2A为图1B中所示的结构的在Y方向上的平面图。三维交叉点存储器示出了示例性单元堆叠层1、2、和3。每个堆叠层由数个层制成。所述单元堆叠层在功能和构成上类似。为了描述本文公开的材料，在各个图中对共同元件的类似附图标记表示所示和所述的元件的类似材料和功能。

图2A中示出了底部单元堆叠层沉积。层201是氮化物层。这样的材料的示例包括诸如TiN、TiAlN、TaN、BN的金属氮化物、诸如TiON的金属氮氧化物、诸如PtSi的金属硅化物、诸如硅或锗的(具有掺杂或没有掺杂的)半导体、诸如TiOx(x<2表示还原)的还原金属氧化物、诸如W、Ni、Co的金属或者基于碳的材料。电极可以由任何方便的导电材料形成，所述方便的导电材料通常为金属材料(例如，纯金属或金属化合物、合金或其他混合物)或者掺杂的半导体材料(例如，硅)。而且，尽管所描述的特征对于多级单元尤为有利，但是在一些实施例中也可以将这些特征有利地施加到单级单元中。层202、204和206是α-C层或电极层。根据实施例，电极可以是碳电极或者本领域中的技术人员已知的任何其他电极。层203是相变存储器(PCM)单元。PCM设置在两个电极之间。如图2A所示，选择器或者双向阈值开关205也在堆叠层中设置在电极之间。发生底部单元双重图案化以形成平行的底部单元和底部位线。层207可以是基于钨的化合物或者基于钴的化合物，并且除了其他方面充当导体。根据本实施例，该导体可以由具有导电特性的其他材料制成。根据实施例，层208可以是衬底，或者可以代表底部位线。图2B是沿着线2B-2B从图2A截取的截面，其示出了图2A中所述的各种层。图2C是示出了本文描述的各种层的缩写的图示。

就本文描述的本技术而言将认识到，图1A和图1B中所例示的先前构造在其存储面积(或“存储器占用面积”)的使用中效率低下。该构造易受来自相邻单元的串扰的影响，从而对存储单元造成干扰。此外，由于对附加存储器的需求增大，所以随着单元数量的增大，功率要求也急剧增大。所公开的新构造提供了改善的存储单元密度和位线密度以及减小的串扰和存储单元所需的功率。新构造包括与PCM的相应堆叠层中的选择器和/或电极有关的减小尺寸的PCM。例如，起始于从图3A和图3B到图9所示的工艺可以看出这一减小的尺寸和截面面积。

图3A是单元堆叠层1、2、和3的平面图。在该图中，发生干法蚀刻或湿法蚀刻以使相变存储单元凹陷，从而在方向(X方向或Y方向)上减小其临界尺寸。根据本实施例，相变存储单元在一个或多个方向上可以被凹陷，并且在尺寸上从其原始或标准尺寸减小。根据本实施例，例如，可以使用过氧化氢或氢氧化铵来完成蚀刻。蚀刻的结果是减小的相变存储单元303。在图3B中，示出了覆盖堆叠层1、2以保护在每个堆叠层中暴露的相变存储单元和双向阈值开关205的包封层304的沉积。

与同一存储单元堆叠层内的选择器和/或电极的在相应方向上的尺寸大小相比，相变存储单元在所述方向中的至少一个上具有减小的尺寸大小，以相对于选择器和/或电极形成更小的相变存储单元尺寸和截面面积，从而用于减小对相变存储单元编程所需的电流，并且提供了相邻存储单元之间的距离以用于减小热串扰。

图4A示出了在堆叠层1、2、和3之上的间隙填充部402。间隙填充部可以是通过原子层沉积氧化物、旋涂电介质(SOD)或者可流动的化学气相沉积(CVD)氧化物来获得的。间隙填充部材料的示例包括但不限于砷化镓(GaAs)、砷化镓铟(InGaAs)、氮化镓(GaN)、氮化铝(AlN)、硫化镉(CdS)、硒化镉(CdSe)、亚碲酸镉(CdTe)、硫化锌(ZnS)、硫化铅(PbS)和硒化铅(PbSe)、基于钴的化合物及其任何组合。图4B示出了向堆叠层1、2、和3生成氧化物层401的氧化物/氮化物化学机械抛光(CMP)处理。层401被放置在包封层304之上。CMP处理停止在碳电极202上，如图4B所示。

图5A示出了字线金属沉积步骤。如在参考图2B的X方向上所示，生成了层501。该层可以是钨或任何其他导体金属。典型的沉积可以通过化学气相沉积(CVD)完成。在该工艺中，使用真空沉积方法生成高质量、高性能的固态材料。在典型的CVD中，将晶圆(衬底)暴露于一种或多种挥发性前体，挥发性前体在衬底表面上反应和/或分解以生成期望的沉积。同样参考图2B中的标示方向，图5B在Y方向上示出了堆叠层1。

图6A和图6B示出了底部单元字线双重图案化，以形成与底部单元顶部碳电极202接触的垂直于位线的平行的底部单元写入线。如图6A中所示，与电极202和选择器205相比，相变存储器(PCM)单元303在示例性单元堆叠层1、2、和3中在X方向上具有减小的尺寸。但是在图6B中，如相关的单元堆叠层601、602和603中所示，PCM 303在Y方向上未被减小。

图7A和图7B示出了相变存储单元303在其X方向和Y方向两者上的减小的临界尺寸。示出了干法蚀刻或湿法蚀刻使PCM单元凹陷，以在其他方向(即如图7B中所示的Y方向)上减小临界尺寸。同样地，在蚀刻工艺中，还可以利用氢氧化铵或过氧化氢。在这些附图中，PCM 303在X方向和Y方向两者上具有减小的尺寸，并且相对于电极202和/或选择器(双向阈值开关)205是更小的。

图8A和图8B示出了氮化物和氧化物包封物304、401以及随后的间隙填充部402的沉积。完成氧化物化学机械抛光(CMP)，并且氧化物化学机械抛光停止在导体501中。同样根据本实施例，导体501可以是钨(W)或另一种导电材料。

图9示出了具有本文描述的带有凹陷和减小的规模的新单元结构的存储单元的第二堆叠层的沉积和图案化。示出了顶部区段901和底部区段903，顶部区段901和底部区段903均相对于电极202和选择器205具有减小的相变存储单元303。同样地，根据本实施例，PCM 303的减小的临界尺寸可以仅在X方向上，或者仅在Y方向上，或者在X方向和Y方向两者上。在图9中，顶部单元写入线和底部单元写入线如通过区段902所示将两个堆叠层隔开。

大部分前述替代性示例不相互排斥，而是可以按照各种组合来实施，以实现独特的优势。由于可以在不脱离由权利要求限定的主题的情况下利用上文讨论的特征的这些和其他变型以及组合，所以应当按照说明的方式而非限制由权利要求限定的主题的方式来理解实施例的先前描述。作为示例，未必按照上文所述的确切顺序来执行前述操作。相反，可以按照不同的顺序处理各种步骤，例如，颠倒顺序或者同时进行。还可以省略步骤，除非另行指出。此外，本文描述的示例的提供以及被表达为“诸如”、“包括”等的条款不应被解释为使权利要求的主题限于特定的示例；相反，示例旨在说明多种可能的实施例中的唯一一个。此外，在不同附图中，相同的附图标记可以表示相同或类似的元件。

尽管本文中已经参考特定实施例描述了本公开，但是应当理解，这些实施例仅是对本公开的原理和应用的说明。因此，应当理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以对说明性实施例做出很多修改，并且可以设计其他布置。

Claims (15)

1.一种三维存储单元结构，包括：

至少一个存储单元堆叠层，所述存储单元堆叠层具有选择器、相变存储单元以及第一电极和第二电极；所述相变存储单元设置在所述第一电极和所述第二电极之间，并且其中，所述相变存储单元、所述选择器以及所述第一电极和所述第二电极均具有相对于沿着x轴的第一方向和沿着y轴的第二方向的尺寸大小；

字线和位线，所述字线和所述位线相互垂直并且耦合到所述存储单元堆叠层，其中，所述相变存储单元相对于所述字线和所述位线自对准；并且

其中，与同一所述存储单元堆叠层内的所述选择器和/或所述电极在相应方向上的尺寸大小相比，所述相变存储单元在所述方向中的至少一个上具有减小的尺寸大小，以相对于所述选择器和/或所述电极来形成更小的相变存储单元尺寸和截面面积。

2.根据权利要求1所述的三维存储器，其中，所述选择器是双向阈值开关，并且所述单元堆叠层还包括包封层，以保护所述相变存储单元和所述双向阈值开关。

3.根据权利要求1所述的三维存储器，还包括在由所述字线定义的二维区域上方或下方的区域中的附加存储单元。

4.根据权利要求1所述的三维存储器，其中，所述单元堆叠层还包括氮化物层、钨层、氧化物层、间隙填充层，并且所述第一电极和所述第二电极为碳电极。

5.根据权利要求4所述的三维存储器，其中，所述间隙填充层包含选自由基于钴的材料、砷化镓(GaAs)、砷化镓铟(InGaAs)、氮化镓(GaN)、氮化铝(AlN)、硫化镉(CdS)、硒化镉(CdSe)、亚碲酸镉(CdTe)、硫化锌(ZnS)、硫化铅(PbS)和硒化铅(PbSe)及其任何组合构成的组的材料。

6.一种三维X-Point存储管芯架构，包括：

相变存储单元的多个顶部阵列或铺片；

相变存储单元的多个底部阵列或铺片；

耦合到所述顶部阵列并且耦合到所述底部阵列的多条位线；

多条字线，所述多条字线包括耦合到所述顶部阵列的一组顶部单元字线以及耦合到所述底部阵列的一组底部单元字线；并且

其中，存储单元的所述顶部阵列均通过由所述顶部阵列中的相邻相变存储单元限定的第一间隔隔开，并且相变存储单元的所述底部阵列均通过由所述底部阵列中的相邻相变存储单元限定的第二间隔隔开。

7.根据权利要求6所述的三维架构，其中，所述顶部字线和所述底部字线互相耦合。

8.根据权利要求6所述的三维架构，其中，与设置在每个相应阵列内的选择器和/或电极相比，相变存储单元的所述顶部阵列和所述底部阵列具有带有减小的尺寸的相变存储单元。

9.一种形成三维存储器的方法，包括：

形成具有平行的位线和垂直的字线的交叉点存储阵列；

在所述字线和所述位线的交叉点处形成存储单元，其中，所述存储单元是自对准的；以及

通过存储单元材料的干法蚀刻或湿法蚀刻使所述存储单元凹陷，以相对于所述存储阵列中的选择器和/或电极来形成更小的存储单元尺寸和更小的截面面积，从而用于减小对所述存储单元编程所需的电流，并且提供相邻存储单元之间的距离以用于减小热串扰。

10.根据权利要求9所述的方法，还包括：

形成底部单元堆叠层沉积，所述底部单元堆叠层沉积具有钴材料层、第一碳电极层、双向阈值开关层、第二碳电极层、相变存储器层、第三碳电极层和氮化物层；

使用底部单元双重图案化以形成平行的底部单元和底部位线；

使用氢氧化铵或过氧化氢以用于所述干法蚀刻或湿法蚀刻，从而使所述相变存储单元凹陷以在一个方向上减小所述相变存储单元的临界尺寸；

施加包封层，以保护暴露的所述相变存储单元和双向阈值开关；

用原子层沉积氧化物、旋涂电介质或者可流动的化学气相沉积氧化物向所述单元堆叠层施加间隙填充部；

用氧化物和/或氮化物化合物向所述单元堆叠层施加化学机械抛光，所述化学机械抛光停止在所述第三碳电极上；

向所述单元堆叠层施加字线金属沉积；以及

形成底部单元字线双重图案化，以形成与所述第三碳电极接触的垂直于所述位线的平行底部单元字线。

11.根据权利要求10所述的方法，还包括，

使用氢氧化铵或过氧化氢以用于第二干法蚀刻或第二湿法蚀刻，从而使所述相变存储单元凹陷，以在另一方向上减小所述相变存储单元的临界尺寸。

12.根据权利要求10所述的方法，施加所述单元堆叠层的氮化物和氧化物化合物包封物的沉积。

13.根据权利要求12所述的方法，其中，在所述氮化物和所述氧化物的所述沉积之后向所述单元堆叠层施加间隙填充部。

14.根据权利要求13所述的方法，还包括施加氧化物化学机械抛光，并且使所述化学机械抛光停止在所述单元堆叠层的钨级上。

15.根据权利要求14所述的方法，还包括用具有凹陷和减小的大小的新单元结构施加存储单元的第二堆叠层的沉积和图案化。

Images