CN113795937A - 相变存储器器件及其形成方法 - Google Patents

相变存储器器件及其形成方法 Download PDF

Info

Publication number
CN113795937A
CN113795937A CN202180002427.3A CN202180002427A CN113795937A CN 113795937 A CN113795937 A CN 113795937A CN 202180002427 A CN202180002427 A CN 202180002427A CN 113795937 A CN113795937 A CN 113795937A
Authority
CN
China
Prior art keywords
pcm
insulating layer
pcm element
etching
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002427.3A
Other languages
English (en)
Inventor
彭文林
刘峻
杨海波
刘广宇
匡睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN113795937A publication Critical patent/CN113795937A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

在某些方面，一种存储器器件包括多条位线、多条字线和多个存储器单元。多个存储器单元中的每一个存储器单元设置在多条位线中的相应一条位线与多条字线中的相应一条字线的交叉点处。多个存储器单元中的每一个存储器单元包括堆叠的相变存储器(PCM)元件和选择器。PCM元件包括顶表面和底表面。顶表面的面积小于底表面的面积。

Description

相变存储器器件及其形成方法
技术领域
本公开涉及相变存储器(PCM)器件及其制造方法。
背景技术
通过改进工艺技术、电路设计、编程算法和制造工艺，平面存储器单元被缩放到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储器单元的存储密度接近上限。
三维(3D)存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于控制信号来往于存储器阵列的外围器件。例如，PCM可以基于相变材料的电热加热和淬火来利用相变材料中非晶相与结晶相的电阻率之间的差异。PCM阵列单元可以3D垂直堆叠以形成3D PCM。
发明内容
在一方面，一种存储器器件，包括：多条位线；多条字线；以及多个存储器单元。每一个存储器单元设置在所述多条位线中的相应一条位线与所述多条字线中的相应一条字线的交叉点处。所述多个存储器单元中的每一个存储器单元包括堆叠的相变存储器(PCM)元件和选择器。所述PCM元件包括顶表面和底表面。所述顶表面的面积小于所述底表面的面积。
在另一方面，一种相变存储器(PCM)单元，包括：PCM元件；以及选择器。所述PCM元件包括顶表面和底表面。所述顶表面的面积小于所述底表面的面积。
在又一方面，一种用于形成存储器器件的方法，包括：在衬底上依次沉积位线、第一电极、选择器、第二电极以及相变存储器(PCM)元件；在所述PCM元件上沉积掩模；经所述掩模的开口蚀刻所述PCM元件以在所述PCM元件中形成凹槽；去除所述掩模并在所述PCM元件和所述凹槽上沉积牺牲绝缘层；蚀刻所述牺牲绝缘层以在所述凹槽中形成绝缘层；在所述PCM元件和所述绝缘层上沉积第三电极；以及在所述第三电极上沉积字线。
在再一方面，一种用于形成相变存储器(PCM)单元的方法，包括：依次沉积第一电极、选择器、第二电极以及PCM元件；在所述PCM元件上沉积掩模；经所述掩模的开口蚀刻所述PCM元件以在所述PCM元件中形成凹槽；去除所述掩模并在所述PCM元件和所述凹槽上沉积牺牲绝缘层；蚀刻所述牺牲绝缘层以在所述凹槽中形成绝缘层；以及在所述PCM元件和所述绝缘层上沉积第三电极。
附图说明
并入本文并形成说明书的一部分的附图示出了本公开的方面，并且与说明书一起进一步用于解释本公开的原理并使得本领域技术人员能够实现和使用本公开。
图1示出了根据本公开的一些方面的示例性3D交叉点(XPoint)存储器器件的透视图。
图2示出了3D相变存储器(PCM)存储器器件的横截面的侧视图。
图3示出了根据本公开的一些方面的示例性3D PCM器件的横截面的侧视图，该器件具有PCM元件，该PCM元件具有窄顶宽底的形状。
图4A示出了根据本公开的一些方面的示例性3D PCM器件中的电流分布的示意图，该器件具有PCM元件，该PCM元件具有窄顶宽底的形状。
图4B示出了根据本公开的一些方面的示例性3D PCM器件的3D示意图，该器件具有PCM元件，该PCM元件具有窄顶宽底的形状。
图5示出了根据本公开的一些方面的示例性3D PCM器件的操作的示意图，该器件具有PCM元件，该PCM元件具有窄顶宽底的形状。
图6A-6J示出了根据本公开的一些方面的用于形成3D PCM器件的示例性制造工艺，该器件具有PCM元件，该PCM元件具有窄顶宽底的形状。
图7示出了根据本公开的一些方面的用于形成3D PCM器件的示例性方法的流程图，该器件具有PCM元件，该PCM元件具有窄顶宽底的形状。
将参照附图描述本公开。
具体实施方式
尽管讨论了具体的配置和布置，但是应当理解，这仅用于说明性目的。相关领域的技术人员将认识到，在不脱离本公开的精神和范围的情况下可以使用其他配置和布置。对于相关领域的技术人员来说显而易见的是，本公开也可以用于各种其他应用中。
注意，说明书中对“一个实施例”、“实施例”、“示例实施例”、“一些实施方式”等的引用表示所描述的实施例可以包括特定特征、结构或特性，但每个实施例可能不一定包括特定的特征、结构或特性。此外，这些短语不一定指相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施方式来实现此类特征、结构或特性在本领域技术人员的知识范围内。
一般而言，术语可以至少部分地根据上下文中的用法来理解。例如，本文使用的术语“一个或多个”至少部分取决于上下文，可用于描述单数意义上的任何特征、结构或特性，或可用于描述复数意义上的特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如“一”、“一个”或“所述”的术语可以被理解为表达单数用法或表达复数用法。此外，术语“基于”可被理解为不一定旨在传达一组排他性的因素，而是可能允许存在不一定明确描述的额外因素，这同样至少部分地取决于上下文。
应当容易理解，本公开中“在……上”、“在……上方”和“在……之上”的含义应该以最广泛的方式解释，使得“在……上”不仅意味着“直接在某物上”，而且包括“在某物上”且其间具有中间特征或层的含义，并且“在……上方”或“在……之上”不仅意味着“在某物上方”或“在某物之上”的含义，还可以包括“在某物上方”或“在某物之上”，且其间没有中间特征或层(即，直接在某物上)的含义。
此外，为了便于描述，本文中可以使用空间相对术语，诸如“在……之下”、“在……下方”、“下部”、“在……上方”、“上部”等来描述一个元件或特征与如图中所示的别的元件(单个或多个)或特征(单个或多个)的关系。除了图中描绘的取向之外，空间相对术语旨在涵盖使用或操作中的器件的不同取向。装置可以以其他方式取向(旋转90度或以其他取向)并且同样可以相应地解释这里使用的空间相对描述词。
如本文所用，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底顶部的材料可以被图案化或可以保持未图案化。此外，衬底可以包括广泛系列的半导体材料，诸如硅、锗、砷化镓、磷化铟等。或者，衬底可以由非导电材料制成，该非导电材料是诸如玻璃、塑料、或蓝宝石晶片。
如本文所用，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下覆或上覆结构之上延伸，或者可以具有小于下覆或上覆结构的广度的广度。此外，层可以是均匀或非均匀连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面与底表面之间或顶表面和底表面处的任何一对水平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成互连线和/或过孔接触部)和一个或多个电介质层。
如本文所用，术语“3D存储器器件”是指具有存储器单元的半导体器件，该存储器单元可以垂直布置在横向取向的衬底上，使得存储器单元的数量可以在相对于衬底的垂直方向上增大。如本文所用，术语“垂直/垂直地”是指名义上与衬底的横向表面正交。
PCM可以基于相变材料的电热加热和淬火来利用相变材料(例如硫属化物合金)中非晶相与结晶相的电阻率之间的差异。PCM单元中的相变材料可以位于两个电极之间，并且可以施加电流以在两相之间重复切换材料(或材料的阻挡电流路径的至少部分)以储存数据。PCM单元可以3D垂直堆叠以形成3D PCM。
3D PCM包括3D交叉点(XPoint)存储器连同位可寻址的可堆叠的交叉点数据访问阵列，该存储器基于体材料特性的电阻(例如，高电阻状态或低电阻状态)变化储存数据。例如，图1示出了根据本公开的一些实施方式的示例性3D XPoint存储器器件100的透视图。根据一些实施方式，3D XPoint存储器器件100具有无晶体管的交叉点架构，其将存储器单元定位在正交导体的交叉点处。3D XPoint存储器器件100包括在同一平面内的多条平行的下位线102和在位于下位线102上方的同一平面内的多条平行的上位线104。3D XPoint存储器器件100还包括在垂直位于下位线102与上位线104之间的同一平面内的多条平行的字线106。如图1所示，每条下位线102和每条上位线104在平面视图中沿位线方向(平行于晶片平面)横向延伸，并且每条字线106在平面视图中沿字线方向横向延伸。在平面视图中，每条字线106与每条下位线102和每条上位线104相交。在一些实施方式中，每条字线106正交于每条下位线102和每条上位线104。
注意，x和y轴包括在图1中，以说明晶片平面中的两个正交方向。x方向是字线方向，而y方向是位线方向。注意，z轴也包括在图1中，以进一步说明3D XPoint存储器器件100中的组件的空间关系。3D XPoint存储器器件100的衬底(未示出)包括在xy平面中横向延伸的两个横向表面：晶片正侧上的顶表面，以及与晶片的正侧相对的背侧上的底表面。z轴正交于x轴和y轴。如本文所用，一个组件(例如，层或器件)是否在半导体器件(例如，3DXPoint存储器器件100)的另一组件(例如，层或器件)“上”、“上方”或“下方”是当衬底在z方向上位于半导体器件的最低平面中时，在z方向(正交于xy平面的垂直方向)上相对于半导体器件的衬底确定的。用于描述空间关系的相同概念适用于整个本公开。
如图1所示，3D XPoint存储器器件100包括多个存储器单元108，每个存储器单元设置在下位线或上位线102或104与相应字线106的交叉点处。每个存储器单元108具有垂直方柱形状。每个存储器单元108至少包括垂直堆叠的PCM元件110和选择器112。每个存储器单元108储存单一一位数据并且可以通过改变施加到相应选择器112的电压来写入或读取，这代替了对晶体管的需要。利用通过与每个存储器单元108接触的顶部和底部导体施加的电流独立访问每个存储器单元108，顶部和底部导体例如是相应的字线106和下或上位线102或104。3D XPoint存储器器件100中的存储器单元108被布置成存储器阵列。
图2示出了根据本公开的一些方面的示例性存储器器件200的横截面的侧视图。在图2中，存储器器件200包括衬底202、形成在衬底202上的多条平行位线204、以及形成在位线204上方的多条平行字线216。衬底202可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)或任何其他合适的材料。位线204和字线216可包括导电材料，该导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，位线204和字线216中的每一个包括金属，诸如钨。
存储器器件200可以被隔离层222划分以形成多个分离的柱形存储器单元201。在一些实施方式中，每个柱形存储器单元201设置在位线204中的相应一条和字线216中的相应一条的交叉点处。可以利用通过与柱形存储器单元201接触的相应字线216和相应位线204施加的电流独立访问每个柱形存储器单元201。每个柱形存储器单元201具有垂直柱形状(例如，类似于图1中的存储器单元108)，并且隔离层222可以在x方向和y方向上横向延伸以分离柱形存储器单元201。
每个柱形存储器单元201包括形成在位线204上的第一电极层206、形成在第一电极层206上的选择器208和形成在选择器208上的第二电极层210。柱形存储器单元201还包括形成在第二电极层210上的相变存储器(PCM)元件212和形成在PCM元件212上的第三电极层214。第一电极层206、选择器208和第二电极层210在柱形存储器单元201中起选择器的作用并用作选择器。第二电极层210、PCM元件212和第三电极层214在柱形存储器单元201中起储存元件的作用并用作储存元件。应理解，第二电极层210用作选择器和储存元件中的公共电极。
第一电极层206形成在位线204上并且与选择器208接触，使得第一电极层206用作电流路径并且可以由导电材料形成。在一些实施方式中，第一电极层206可以是金属、导电金属氮化物、导电金属氧化物或其组合。在一些实施方式中，第一电极层206可以是氮化钛(TiN)层，但本公开不限于此。
选择器208形成在第一电极层206上，并且选择器208的电阻响应于施加在第一电极层206与第二电极层210之间的选择电压而改变。在一些实施方式中，选择器208可以是由氧(O)、硫(S)、硒(Se)、碲(Te)、锗(Ge)、锑(Sb)、硅(Si)或砷(As)中的至少一种制成的双向(ovonic)阈值开关(OTS)器件。OTS器件由表现出OTS特性的OTS材料形成。关于包括OTS材料的选择器208的功能，当在第一电极层206与第二电极层210之间施加低于阈值电压Vth的电压时，选择器208可以处于高电阻状态，防止电流从其流过，并且当在第一电极层206与第二电极层210之间施加高于阈值电压Vth的电压时，选择器208可以处于低电阻状态，允许电流从其流过。
第二电极层210形成在选择器与储存元件之间，并用作选择器和储存元件的电极之一，因此第二电极层210应由隔热和电绝缘材料形成以降低温度以及来自选择器和储存元件的电气干扰。第二电极层210可以由例如金属、导电金属氮化物、导电金属氧化物或其组合形成或包括例如金属、导电金属氮化物、导电金属氧化物或其组合。在一些实施方式中，第二电极层210可以是氮化钛(TiN)层或任何合适的导电层。在一些实施方式中，第二电极层210可以由非晶碳形成。
PCM元件212形成在第二电极层210上。PCM元件212是一种材料，其相可以根据加热时间在非晶态与结晶态之间可逆地切换。一般而言，PCM元件212可以以非晶相和一种或有时几种结晶相存在并且可以在这些相之间快速且重复地切换。在一些实施方式中，PCM元件212可以包括其相可以使用焦耳热可逆地改变的材料，焦耳热是在在第二电极层210与第三电极层214之间施加电压时产生的，并且可以通过这样的相改变来改变PCM元件212的电阻。在一些实施方式中，PCM元件212可以包括硫属化物组合物，该硫属化物组合物包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一种。在一些实施方式中，PCM元件212可以是：二元(两元素)化合物，诸如GaSb、InSb、InSe、SbTe或GeTe；三元(三元素)化合物，诸如GeSbTe、GaSeTe、InSbTe、SnSbTe或InSbGe；或四元(四元素)化合物，诸如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)或TeGeSbS。在一些实施方式中，PCM元件212可以是GeSbTe。
第三电极层214形成在PCM元件212上。在一些实施方式中，第三电极层214的材料可以类似于第一电极层206或第二电极层210的材料。在一些实施方式中，第三电极层214的材料可以类似于第二电极层210的材料。然后，在第三电极层214上形成字线216。
应当理解，可以根据不同的存储器设计交换与柱形存储器单元201对应的位线204和字线216的位置。换言之，第一电极层206可以形成在字线上，而位线可以形成在第三电极层214上。
图3示出了根据本公开的一些方面的示例性存储器器件300的横截面的侧视图。在图3中，存储器器件300包括衬底302、形成在衬底302上的多条平行位线304、以及形成在位线304上方的多条平行字线316。衬底302可以包括硅(例如，单晶硅)、SiGe、GaAs、Ge、SOI或任何其他合适的材料。位线304和字线316可以包括导电材料，该导电材料包括但不限于W、Co、Cu、Al、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，位线304和字线316中的每一条包括金属，诸如钨。
存储器器件300可以被隔离层322划分以形成多个分离的柱形存储器单元301。在一些实施方式中，每个柱形存储器单元301设置在位线304中的相应一条和字线316中的相应一条的交叉点处。可以利用通过与柱形存储器单元301接触的相应字线316和相应位线304施加的电流独立访问每个柱形存储器单元301。每个柱形存储器单元301具有垂直柱形状(例如，类似于图1中的存储器单元108)，并且隔离层322可以在x方向和y方向上横向延伸以分离柱形存储器单元301。
每个柱形存储器单元301包括形成在位线304上的第一电极层306、形成在第一电极层306上的选择器308和形成在选择器308上的第二电极层310。柱形存储器单元301还包括：形成在第二电极层310上的具有多边形圆柱形状的PCM元件312，该多边形圆柱形状具有窄顶宽底；形成在PCM元件312上的第三电极层314；以及形成在第三电极层314与PCM元件312之间的绝缘层309。多边形圆柱包括圆柱、三棱柱(prism)、四棱柱、五棱柱、六棱柱、圆锥、截锥、三棱锥(pyramid)、四棱锥、五棱锥、六棱锥、三棱截锥(frustum)、四棱截锥、五棱截锥或六棱截锥。第一电极层306、选择器308和第二电极层310在柱形存储器单元301中起选择器的作用，并用作选择器。第二电极层310、PCM元件312和第三电极层314在柱形存储器单元301中起储存元件的作用并用作储存元件。应当理解，第二电极层310用作选择器和储存元件中的公共电极。具有窄顶宽底的形状的PCM元件312用于减小PCM元件312与第三电极层314之间的接触界面面积，从而增大跨接触界面的电流密度，并且因此，降低柱形存储器单元301的能量消耗。绝缘层309用于减少接触界面的热耗散，这增大了对具有窄顶宽底的形状的PCM元件312的加热的效率，并且因此降低了柱形存储器单元301的能量消耗。后面将讨论PCM元件312和绝缘层309的细节。
第一电极层306形成在位线304上并且与选择器308接触，使得第一电极层306用作电流路径并且可以由导电材料形成。在一些实施方式中，第一电极层306可以是金属、导电金属氮化物、导电金属氧化物或其组合。在一些实施方式中，第一电极层306可以是氮化钛(TiN)层，但本公开不限于此。
选择器308形成在第一电极层306上，并且选择器308的电阻响应于施加在第一电极层306与第二电极层310之间的选择电压而改变。在一些实施方式中，选择器308可以是由O、S、Se、Te、Ge、Sb、Si或As中的至少一种制成的OTS器件。OTS器件由表现出OTS特性的OTS材料形成。关于包括OTS材料的选择器308的功能，当在第一电极层306与第二电极层310之间施加低于阈值电压Vth的电压时，选择器308可以处于高电阻状态，防止电流从其流过，并且在当第一电极层306与第二电极层310之间施加高于阈值电压Vth的电压时，选择器308可以处于低电阻状态，允许电流从其流过。
第二电极层310形成在选择器与储存元件之间，并且用作选择器和储存元件的电极之一，因此第二电极层310应由隔热和电绝缘材料形成以降低温度以及来自选择器和储存元件的电气干扰。第二电极层310可以由例如金属、导电金属氮化物、导电金属氧化物或其组合形成或包括例如金属、导电金属氮化物、导电金属氧化物或其组合。在一些实施方式中，第二电极层310可以是氮化钛(TiN)层或任何合适的导电层。在一些实施方式中，第二电极层310可以由非晶碳形成。
PCM元件312形成在第二电极层310上。PCM元件312包括其相可以根据加热时间在非晶态与结晶态之间可逆地切换的材料。一般而言，PCM元件312的材料可以以非晶相和一种或有时几种结晶相存在，并且可以在这些相之间快速且重复地切换。在一些实施方式中，PCM元件312可以包括其相可以使用焦耳热可逆地改变的材料，焦耳热是在在第二电极层310与第三电极层314之间施加电压时产生的，并且可以通过这样的相改变来改变PCM元件312的电阻。在一些实施方式中，PCM元件312可以包括包含Ge、Sb、Te、In或Ga中的至少一种的硫属化物组合物。在一些实施方式中，PCM元件312可以是：二元(两元素)化合物，诸如GaSb、InSb、InSe、SbTe或GeTe；三元(三元素)化合物，诸如GeSbTe、GaSeTe、InSbTe、SnSbTe或InSbGe；或四元(四元素)化合物，诸如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)或TeGeSbS。在一些实施方式中，PCM元件312可以是GeSbTe。PCM元件312在x-z平面或y-z平面的横截面视图中包括窄顶宽底的形状。在一些实施方式中，PCM元件312具有四个横截面视图，并且PCM元件312的每个横截面视图包括窄顶宽底的形状。在一些实施方式中，PCM元件312包括具有平坦顶表面、平坦底表面以及在平坦顶表面与平坦底表面之间的斜面和/或侧表面的棱锥形状。例如，PCM元件312可以包括具有平坦顶表面、平坦底表面、连接到平坦顶表面的斜面以及连接在斜面与平坦底表面之间的侧表面的棱锥形状。侧表面正交于底表面。在一些实施方式中，PCM元件312包括具有一个或多个台阶的棱锥形状，并且每个台阶包括：垂直延伸(z方向)并正交于底表面的侧表面；以及连接到侧表面并横向(x或y方向)地且平行于底表面延伸的顶表面。在一些实施方式中，每个台阶包括连接到侧表面并在倾斜方向上延伸的斜面。在一些实施方式中，PCM元件312的一个或多个斜面包括弧形形状，其由于蚀刻工艺(例如湿法蚀刻工艺)而形成。在一些实施方式中，PCM元件的厚度(其是从顶表面到底表面测量的)为10至100nm，例如30至50nm。
第三电极层314形成在PCM元件312上。在一些实施方式中，第三电极层314的材料可以类似于第一电极层306或第二电极层310的材料。在一些实施方式中，第三电极层314的材料可以类似于第二电极层310的材料。然后，在第三电极层314上形成字线316。
绝缘层309形成在PCM元件312与第三电极层314之间。具体地，绝缘层309形成在PCM元件312的斜面上(例如，图4A中的斜面3121)并且与PCM元件312的顶表面(例如，图4A中的顶表面3123)共面。在一些实施方式中，绝缘层309嵌入在隔离层322、PCM元件312与第三电极层314之间，如图3所示。在一些实施方式中，绝缘层309的材料包括氮化硅(Si3N4)、二氧化硅(SiO2)、氮化铝(AlN)或氧化铝(Al2O3)中的至少一种。在一些实施方式中，绝缘层309的厚度(如图4A中从PCM元件312的顶表面到斜面3121的末端测量的)为5至30nm，例如10至20nm。
应当理解，可以根据不同的存储器设计交换与柱形存储器单元301对应的位线304和字线316的位置。换言之，第一电极层306可以形成在字线上，而位线可以形成在第三电极层314上。
图4A示出了根据本公开的一些方面的示例性3D PCM器件中的电流分布的示意图，该器件具有PCM元件，该PCM元件具有窄顶宽底的形状。如图4A所示，柱形存储器单元301包括形成在位线(例如，图3中的304)上的第一电极层306、形成在第一电极层306上的选择器308和形成在选择器308上的第二电极层310。柱形存储器单元301还包括形成在第二电极层310上的具有窄顶宽底的形状的PCM元件312、形成在PCM元件312上的第三电极层(例如，图3中的314)以及形成在第三电极层(例如，图3中的314)与PCM元件312之间的绝缘层309。PCM元件312包括顶表面3123、底表面3127、连接到顶表面3123的斜面3121和连接在斜面3121与底表面3127之间的侧表面3125。
在一些实施方式中，在横截面视图中，顶表面3123的宽度小于底表面3127的宽度，使得PCM元件312具有窄顶宽底的形状。在一些实施方式中，顶表面3123的面积小于底表面3127的面积。通过减小PCM元件312与第三电极层314之间的接触界面，它增大了跨接触界面的电流密度，并从而降低了柱形存储器单元301的整体能量消耗。此外，由于接触界面显着减小，所以从PCM元件312到第三电极层314的热耗散也减少，从而将加热区从接触界面转移到PCM元件312的中心。这也增大了对PCM元件312加热的效率。在一些实施方式中，顶表面3123包括平坦的顶表面并因此提供与第三电极层314更好的电接触。在一些实施方式中，为了防止在PCM元件312的处理(这将在后面讨论)中过度蚀刻而在PCM元件312内形成泄漏路径或过度蚀刻第二电极层310，需要连接在斜面3121与底表面3127之间的侧表面3125。在一些实施方式中，侧表面3125也可以是在处理以分离柱形存储器单元301时形成的垂直侧表面。
绝缘层309形成在斜面3121上并且与顶表面3123共面。在一些实施方式中，绝缘层309也可以覆盖顶表面3123的一部分。在一些实施方式中，绝缘层309嵌入在隔离层322、PCM元件312与第三电极层314之间，如图3所示。绝缘层309还用于减少接触界面的热耗散，这增大了对PCM元件312加热的效率，并且因此降低了柱形存储器单元301的能量消耗。
图4B示出了根据本公开的一些方面的示例性3D PCM器件的3D示意图，该器件具有PCM元件，该PCM元件具有窄顶宽底的形状。如上所述，斜面3121可以包括弧形形状。斜面3121的形状可以根据蚀刻工艺的类型来确定。例如，当在PCM元件312之上施加湿蚀刻时，可以形成斜面3121的弧形形状。
图5示出了根据本公开的一些实施方式的示例性的PCM单元的阵列的操作的示意图。如图5所示，PCM单元502(例如，对应于图3中的柱形存储器单元301)的阵列可以分别形成为字线504(例如，对应于图3中的字线316)和位线506(例如，对应于图3中的位线304)的交叉点。每个PCM单元502可以包括与选择器(例如，对应于图3中的选择器308)串联的PCM元件508(例如，对应于图3中的PCM元件312)。为了操作PCM单元502的阵列，具有0或Vhh的值的字线电压(Vw)可以被施加到每条字线504，并且具有0或Vll的值的位线电压(Vb)可以被施加到每条位线506。施加到每个PCM单元502(及其选择器510)的电压(Va)因此可以是Vhh、-Vll、0或Vhh-Vll。在一些实施方式中，Vhh和Vll基于选择器510的固有阈值电压(Vth)而设置，使得|Vhh-Vll|≥Vth>|Vhhl|、|Vll|或0。如图5所示，根据一些实施方式，电压(Va)等于或大于具有非零电压的字线504和位线506的仅一个交叉点处的阈值电压(Vth)。因此，仅可以选择(即，施加有Vhh-Vll的电压，且处于导通状态)具有非零电压的字线504和位线506对的交叉点处的PCM单元502(在图5中的虚线圆圈中)。根据一些实施方式，其他的PCM单元502未被选择，并且处于关闭状态。
图6A-6J示出了根据本公开的一些方面的用于形成3D PCM器件的示例性制造工艺，该器件具有PCM元件，该PCM元件具有窄顶宽底的形状。图7示出了根据本公开的一些实施方式的用于形成3D PCM器件的示例性方法700的流程图，该器件具有PCM元件，该PCM元件具有窄顶宽底的形状。图6A-6J和7中描绘的3D PCM器件的示例包括图3中描绘的存储器器件300。图6A-6J和7中描绘的存储器单元的示例包括图3和4A-4B中描绘的柱形存储器单元301。图6A-6J和7中描绘的具有窄顶宽底的形状的PCM元件的示例包括图3和4A-4B中描绘的PCM元件312。将一起描述图6A-6J和7。应当理解，方法700中所示的操作并非穷举，并且也可以在任何所示操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图7所示不同的顺序执行。
参考图7，方法700开始于操作702，其中在衬底上方依次沉积位线、第一电极层、选择器、第二电极层和PCM元件。即位线沉积在衬底上，第一电极层沉积在位线上，选择器沉积在第一电极层上，第二电极层沉积在选择器上，并且PCM元件沉积在第二电极层上。在一些实施方式中，沉积可以包括使用一种或多种薄膜沉积工艺，该薄膜沉积工艺包括但不限于化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电镀、无电极电镀、任何其他合适的沉积工艺，或其任何组合。
参考图6A，位线604(例如对应于图3中的位线304)形成在衬底602(例如，对应于图3中的衬底302)上，第一电极层606(例如，对应于图3中的第一电极层306)形成在位线604上，选择器608(例如，对应于图3中的选择器308)形成在第一电极层606上，第二电极层610(例如，对应于图3中的第二电极层310)形成在选择器608上，并且PCM元件612(例如，对应于图3中的PCM元件312)形成在第二电极层610上。在一些实施方式中，位线604可以包括W、Co、Cu、Al、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，第一电极层606可以包括W、Co、Cu、Al、碳、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施方式中，第一电极层606包括碳，诸如非晶碳(a-C)。
方法700进行到操作704，如图7所示，其中在PCM元件的一部分上沉积掩模。特别地，掩模包括光致抗蚀剂。通过将光致抗蚀剂施加到待蚀刻的PCM元件的表面，曝光光致抗蚀剂以形成一个或多个开口，然后使用抗蚀剂显影剂将图案显影到光致抗蚀剂中来产生掩模的图案。
参考图6B，在PCM元件612上形成掩模621。掩模621包括光致抗蚀剂。光致抗蚀剂是由溶解在一种或多种有机溶剂中的光敏聚合物或聚合物前体组成的有机组合物。通过将光致抗蚀剂施加到待蚀刻的PCM元件612的顶表面，并且在光刻之后，蚀刻以形成一个或多个开口6211，来产生掩模621的图案。在一些实施方式中，掩模621还可以包括氧化物材料，例如，SiO2层。
方法700进行到操作706，如图7所示，其中经掩模的开口蚀刻PCM元件以在PCM元件中形成凹槽。在一些实施方式中，PCM元件的蚀刻可以包括使用一种或多种蚀刻工艺，该蚀刻工艺包括但不限于湿法蚀刻、干法蚀刻、任何其他合适的蚀刻工艺或其任何组合。在一些实施方式中，蚀刻工艺可以形成棱锥形孔(或凹槽)而不是具有圆形侧壁的孔。这是因为PCM元件在某些化学品中表现出各向异性蚀刻，而不是在湿法蚀刻工艺期间的各向同性蚀刻。
参考图6C，经由掩模621的一个或多个开口6211(例如，图6B中)施加蚀刻工艺，例如湿法蚀刻工艺，以在PCM元件612中形成一个或多个凹槽625。在一些实施方式中，凹槽625包括延伸穿过PCM元件612的棱锥形状。蚀刻的深度可以是5到30nm，例如10到20nm。
方法700进行到操作708，如图7所示，其中去除掩膜，并在PCM元件和凹槽上形成牺牲绝缘层。掩模的去除包括使用侵蚀和去除光致抗蚀剂材料的有机或非有机溶剂。牺牲绝缘层的沉积可包括使用一种或多种薄膜沉积工艺，该薄膜沉积工艺包括但不限于CVD、PVD、ALD、电镀、无电极电镀、任何其他合适的沉积工艺或其任何组合。
参考图6D，通过在掩模621之上采用有机或非有机溶剂来溶解并去除PCM元件612上的掩模621来去除掩模621。在去除之后，PCM元件612的顶表面6123和斜面6121被暴露。斜面6121也是凹槽625的一部分。在一些实施方式中，也可以形成连接到斜面6121的凹槽625的底表面(未示出)。
之后，参考图6E，在PCM元件612和凹槽625上形成牺牲绝缘层6091。特别地，牺牲绝缘层6091形成在PCM元件612的斜面6121和顶表面6123上。在一些实施方式中，牺牲绝缘层6091包括氮化硅(Si3N4)、二氧化硅(SiO2)、氮化铝(AlN)或氧化铝(Al2O3)中的至少一种。
方法700进行到操作710，如图7所示，其中蚀刻牺牲绝缘层以在凹槽中形成绝缘层。特别地，蚀刻掉PCM元件的顶表面上的牺牲绝缘层，在凹槽中保留并形成绝缘层。在一些实施方式中，牺牲绝缘层的蚀刻工艺可以包括湿法蚀刻或干法蚀刻。
参考图6F，蚀刻牺牲绝缘层(例如，图6E中的6091)以在凹槽625中形成绝缘层609。特别地，绝缘层609填充在凹槽625中并且还在PCM元件612的斜面6121上。在一些实施方式中，绝缘层609还可以覆盖PCM元件612的顶表面6123的一部分，同时暴露顶表面6123的大部分以与第三电极层接触。在一些实施方式中，可以去除覆盖PCM元件612的顶表面6123的部分的绝缘层609的部分。在一些实施方式中，牺牲绝缘层的蚀刻可以包括化学机械平坦化(CMP)以去除覆盖PCM元件612的顶表面6123的部分的绝缘层609。
方法700进行到操作712，如图7所示，其中在PCM元件和绝缘层上形成第三电极层。即，沉积第三电极层并且其覆盖PCM元件的顶表面以及凹槽中的绝缘层。第三电极层的沉积可以包括使用一种或多种薄膜沉积工艺，该薄膜沉积工艺包括但不限于CVD、PVD、ALD、电镀、无电极电镀、任何其他合适的沉积工艺或其任何组合。
参考图6G，在PCM元件612和绝缘层609上形成第三电极层614。特别地，沉积第三电极层614，并且其覆盖PCM元件612的顶表面6123且也覆盖凹槽625中的绝缘层609。
方法700进行到操作714，如图7所示，其中通过蚀刻工艺形成沟槽以暴露衬底的顶表面。特别地，沟槽被蚀刻穿过第三电极层、绝缘层、PCM元件、第二电极层、选择器、第一电极层和位线，以暴露衬底的顶表面。在一些实施方式中，沟槽的蚀刻工艺可以包括干法蚀刻，例如反应离子蚀刻(RIE)。
参考图6H，通过蚀刻工艺形成一个或多个沟槽603以暴露衬底602的顶表面6021。特别地，沟槽603被蚀刻穿过第三电极层614、绝缘层609、PCM元件612、第二电极层610、选择器608、第一电极层606和位线604，以暴露衬底602的顶表面6021。这些沟槽603用于划分存储器器件(例如，图3中的存储器器件300)以形成多个分离的存储器单元(例如，图3中的柱形存储器单元301)。
方法700进行到操作716，如图7所示，其中在沟槽的侧壁和衬底的顶表面上形成隔离层。这可以通过在第三电极、沟槽的侧壁和衬底的顶表面之上沉积牺牲隔离层来实现。然后，将第三电极上的牺牲隔离层的部分蚀刻掉，在沟槽的侧壁和衬底的顶表面上留下隔离层。隔离层的沉积可包括使用一种或多种薄膜沉积工艺，该薄膜沉积工艺包括但不限于CVD、PVD、ALD、电镀、无电极电镀、任何其他合适的沉积工艺或其任何组合。
参考图6I，在沟槽603的侧壁和衬底602的顶表面6021上形成隔离层622(例如，对应于图3中的322)。在一些实施方式中，可以用隔离层622填满沟槽603，或仅覆盖沟槽的侧壁，并在其中留出一些空间。
方法700进行到操作718，如图7所示，其中在第三电极上形成字线。字线的沉积可以包括使用一种或多种薄膜沉积工艺，该薄膜沉积工艺包括但不限于CVD、PVD、ALD、电镀、无电极电镀、任何其他合适的沉积工艺或其任何组合。
参考图6J，在第三电极层614上形成字线616(例如，对应于图3中的316)。并且形成存储器器件(例如，图3中的存储器器件300)。
根据本公开的一方面，一种存储器器件，包括：多条位线；多条字线；以及多个存储器单元。每一个存储器单元设置在所述多条位线中的相应一条位线与所述多条字线中的相应一条字线的交叉点处。所述多个存储器单元中的每一个存储器单元包括堆叠的相变存储器(PCM)元件和选择器。所述PCM元件包括顶表面和底表面。所述顶表面的面积小于所述底表面的面积。
在一些实施方式中，所述PCM元件还包括连接到所述PCM元件的所述顶表面的斜面，以及连接在所述斜面与所述底表面之间的侧表面。
在一些实施方式中，所述斜面包括弧形形状。
在一些实施方式中，所述侧表面正交于所述PCM元件的所述底表面。
在一些实施方式中，所述存储器器件还包括：绝缘层，形成在所述斜面上并且与所述PCM元件的所述顶表面共面。
在一些实施方式中，所述绝缘层的材料包括氮化硅(Si3N4)、二氧化硅(SiO2)、氮化铝(AlN)或氧化铝(Al2O3)中的至少一种。
在一些实施方式中，所述绝缘层的厚度在10nm与20nm之间。
在一些实施方式中，所述多个存储器单元中的每一个存储器单元还包括：第一电极，形成在所述选择器与相应位线之间；第二电极，形成在所述PCM元件与所述选择器之间；以及第三电极，形成在相应字线与所述PCM元件之间。
在一些实施方式中，所述PCM元件包括棱锥形状。
在一些实施方式中，所述PCM元件的厚度在30nm与50nm之间。
在一些实施方式中，所述PCM元件包括硫属化物组合物，所述硫属化物组合物包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一种。
根据本公开的另一方面，一种相变存储器(PCM)单元，包括：PCM元件；以及选择器。所述PCM元件包括顶表面和底表面。所述顶表面的面积小于所述底表面的面积。
在一些实施方式中，所述PCM元件还包括连接到所述PCM元件的所述顶表面的斜面，以及连接在所述斜面与所述底表面之间的侧表面。
在一些实施方式中，所述斜面包括弧形形状。
在一些实施方式中，所述侧表面正交于所述PCM元件的所述底表面。
在一些实施方式中，所述PCM单元还包括：绝缘层，形成在所述斜面上并且与所述PCM元件的所述顶表面共面。
在一些实施方式中，所述绝缘层的材料包括氮化硅(Si3N4)、二氧化硅(SiO2)、氮化铝(AlN)或氧化铝(Al2O3)中的至少一种。
在一些实施方式中，所述绝缘层的厚度在10nm与20nm之间。
在一些实施方式中，所述多个存储器单元中的每一个存储器单元还包括：第一电极，形成在所述选择器与相应位线之间；第二电极，形成在所述PCM元件与所述选择器之间；以及第三电极，形成在相应字线与所述PCM元件之间。
在一些实施方式中，所述PCM元件包括棱锥形状。
在一些实施方式中，所述PCM元件的厚度在30nm与50nm之间。
在一些实施方式中，所述PCM元件包括硫属化物组合物，所述硫属化物组合物包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一种。
根据本公开的又一方面，一种用于形成存储器器件的方法，包括：在衬底上依次沉积位线、第一电极、选择器、第二电极以及相变存储器(PCM)元件；在所述PCM元件上沉积掩模；经所述掩模的开口蚀刻所述PCM元件以在所述PCM元件中形成凹槽；去除所述掩模并在所述PCM元件和所述凹槽上沉积牺牲绝缘层；蚀刻所述牺牲绝缘层以在所述凹槽中形成绝缘层；在所述PCM元件和所述绝缘层上沉积第三电极；以及在所述第三电极上沉积字线。
在一些实施方式中，所述掩模包括光致抗蚀剂。
在一些实施方式中，对所述PCM元件的蚀刻包括湿法蚀刻。
在一些实施方式中，所述凹槽包括棱锥形状。
在一些实施方式中，蚀刻所述牺牲绝缘层以形成所述绝缘层包括蚀刻所述PCM元件的顶表面上的所述牺牲绝缘层。
在一些实施方式中，所述方法还包括：蚀刻穿过所述第三电极、所述PCM元件、所述第二电极、所述选择器、所述第一电极和所述位线以形成沟槽并暴露所述衬底的顶表面；以及在所述沟槽的侧壁和所述衬底的所述顶表面上沉积隔离层。
在一些实施方式中，形成所述沟槽的蚀刻包括干法蚀刻。
根据本公开的再一方面，一种用于形成相变存储器(PCM)单元的方法，包括：依次沉积第一电极、选择器、第二电极以及PCM元件；在所述PCM元件上沉积掩模；经所述掩模的开口蚀刻所述PCM元件以在所述PCM元件中形成凹槽；去除所述掩模并在所述PCM元件和所述凹槽上沉积牺牲绝缘层；蚀刻所述牺牲绝缘层以在所述凹槽中形成绝缘层；以及在所述PCM元件和所述绝缘层上沉积第三电极。
在一些实施方式中，所述掩模包括光致抗蚀剂。
在一些实施方式中，对所述PCM元件的蚀刻包括湿法蚀刻。
在一些实施方式中，所述凹槽包括棱锥形状。
在一些实施方式中，蚀刻所述牺牲绝缘层以形成所述绝缘层包括蚀刻所述PCM元件的顶表面上的所述牺牲绝缘层。
具体实施方式的上述描述将揭示本公开的一般性质，使得其他人可以通过应用本领域技术内的知识，容易地进行修改和/或调整用于此类具体实施方式的各种应用，而无需过度实验，并且不脱离本公开的一般概念。因此，基于在此呈现的教导和指导，旨在这样的调整和修改在所公开的实施方式的等同物的含义和范围内。应当理解，本文中的措辞或术语是为了描述而非限制的目的，使得本说明书的术语或措辞将由本领域技术人员根据教导和指导来解释。
上面已经借助于说明特定功能的实现及其关系的功能构建块描述了本公开的实现方式。为便于描述，本文已任意定义了这些功能构建块的边界。可以定义替代边界，只要适当地执行特定功能及其关系就行。
发明内容和摘要部分可以阐述发明人所设想的本公开的一个或多个但不是所有示例性实施方式，并且因此不旨在以任何方式限制本公开和所附权利要求。
本公开的广度和范围不应受任何上述示例性实施方式的限制，而应仅根据所附权利要求及其等同物来定义。

Claims (34)

1.一种存储器器件，包括：
多条位线；
多条字线；以及
多个存储器单元，每个存储器单元设置在所述多条位线中的相应一条位线与所述多条字线中的相应一条字线的交叉点处，
其中，所述多个存储器单元中的每个存储器单元包括堆叠的相变存储器(PCM)元件和选择器，并且所述PCM元件包括：
顶表面和底表面，所述顶表面的面积小于所述底表面的面积。
2.如权利要求1所述的存储器器件，其中，所述PCM元件还包括连接到所述PCM元件的所述顶表面的斜面，以及连接在所述斜面与所述底表面之间的侧表面。
3.如权利要求2所述的存储器器件，其中，所述斜面包括弧形形状。
4.如权利要求2或3所述的存储器器件，其中，所述侧表面正交于所述PCM元件的所述底表面。
5.如权利要求1-4中任一项所述的存储器器件，还包括：
绝缘层，形成在所述斜面上并且与所述PCM元件的所述顶表面共面。
6.如权利要求5所述的存储器器件，其中，所述绝缘层的材料包括氮化硅(Si3N4)、二氧化硅(SiO2)、氮化铝(AlN)或氧化铝(Al2O3)中的至少一种。
7.如权利要求5或6所述的存储器器件，其中，所述绝缘层的厚度在10nm与20nm之间。
8.如权利要求1-7中任一项所述的存储器器件，其中，所述多个存储器单元中的每个存储器单元还包括：
第一电极，形成在所述选择器与相应位线之间；
第二电极，形成在所述PCM元件与所述选择器之间；以及
第三电极，形成在相应字线与所述PCM元件之间。
9.如权利要求1-8中任一项所述的存储器器件，其中，所述PCM元件包括棱锥形状。
10.如权利要求1-9中任一项所述的存储器器件，其中，所述PCM元件的厚度在30nm与50nm之间。
11.如权利要求1-10中任一项所述的存储器器件，其中，所述PCM元件包括硫属化物组合物，所述硫属化物组合物包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一种。
12.一种相变存储器(PCM)单元，包括：
PCM元件；以及
选择器，其中，所述PCM元件包括：
顶表面和底表面，所述顶表面的面积小于所述底表面的面积。
13.如权利要求12所述的PCM单元，其中，所述PCM元件还包括连接到所述PCM元件的所述顶表面的斜面，以及连接在所述斜面与所述底表面之间的侧表面。
14.如权利要求12或13所述的PCM单元，其中，所述斜面包括弧形形状。
15.如权利要求12-14中任一项所述的PCM单元，其中，所述侧表面正交于所述PCM元件的所述底表面。
16.如权利要求12-15中任一项所述的PCM单元，还包括：
绝缘层，形成在所述斜面上并且与所述PCM元件的所述顶表面共面。
17.如权利要求16所述的PCM单元，其中，所述绝缘层的材料包括氮化硅(Si3N4)、二氧化硅(SiO2)、氮化铝(AlN)或氧化铝(Al2O3)中的至少一种。
18.如权利要求16或17所述的PCM单元，其中，所述绝缘层的厚度在10nm与20nm之间。
19.如权利要求12-18中任一项所述的PCM单元，还包括：
第一电极，形成在所述选择器下方；
第二电极，形成在所述PCM元件与所述选择器之间；以及
第三电极，形成在所述PCM元件上。
20.如权利要求12-19中任一项所述的PCM单元，其中，所述PCM元件包括棱锥形状。
21.如权利要求12-20中任一项所述的PCM单元，其中，所述PCM元件的厚度在30nm与50nm之间。
22.如权利要求12-21中任一项所述的PCM单元，其中，所述PCM元件包括硫属化物组合物，所述硫属化物组合物包括锗(Ge)、锑(Sb)、碲(Te)、铟(In)或镓(Ga)中的至少一种。
23.一种用于形成存储器器件的方法，包括：
在衬底上依次沉积位线、第一电极、选择器、第二电极以及相变存储器(PCM)元件；
在所述PCM元件上沉积掩模；
经所述掩模的开口蚀刻所述PCM元件以在所述PCM元件中形成凹槽；
去除所述掩模并在所述PCM元件和所述凹槽上沉积牺牲绝缘层；
蚀刻所述牺牲绝缘层以在所述凹槽中形成绝缘层；
在所述PCM元件和所述绝缘层上沉积第三电极；以及
在所述第三电极上沉积字线。
24.如权利要求23所述的方法，其中，所述掩模包括光致抗蚀剂。
25.如权利要求23或24所述的方法，其中，对所述PCM元件的蚀刻包括湿法蚀刻。
26.如权利要求23-25中任一项所述的方法，其中，所述凹槽包括棱锥形状。
27.如权利要求23-26中任一项所述的方法，其中，蚀刻所述牺牲绝缘层以形成所述绝缘层包括蚀刻所述PCM元件的顶表面上的所述牺牲绝缘层。
28.如权利要求23-27中任一项所述的方法，还包括：
蚀刻穿过所述第三电极、所述PCM元件、所述第二电极、所述选择器、所述第一电极和所述位线以形成沟槽并暴露所述衬底的顶表面；以及
在所述沟槽的侧壁和所述衬底的所述顶表面上沉积隔离层。
29.如权利要求28所述的方法，其中，形成所述沟槽的蚀刻包括干法蚀刻。
30.一种用于形成相变存储器(PCM)单元的方法，包括：
依次沉积第一电极、选择器、第二电极以及PCM元件；
在所述PCM元件上沉积掩模；
经所述掩模的开口蚀刻所述PCM元件以在所述PCM元件中形成凹槽；
去除所述掩模并在所述PCM元件和所述凹槽上沉积牺牲绝缘层；
蚀刻所述牺牲绝缘层以在所述凹槽中形成绝缘层；以及
在所述PCM元件和所述绝缘层上沉积第三电极。
31.如权利要求30所述的方法，其中，所述掩模包括光致抗蚀剂。
32.如权利要求30或31所述的方法，其中，对所述PCM元件的蚀刻包括湿法蚀刻。
33.如权利要求30-32中任一项所述的方法，其中，所述凹槽包括棱锥形状。
34.如权利要求30-33中任一项所述的方法，其中，蚀刻所述牺牲绝缘层以形成所述绝缘层包括蚀刻所述PCM元件的顶表面上的所述牺牲绝缘层。
CN202180002427.3A 2021-07-28 2021-07-28 相变存储器器件及其形成方法 Pending CN113795937A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/108810 WO2023004609A1 (en) 2021-07-28 2021-07-28 Phase-change memory device and method for forming the same

Publications (1)

Publication Number Publication Date
CN113795937A true CN113795937A (zh) 2021-12-14

Family

ID=78877395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002427.3A Pending CN113795937A (zh) 2021-07-28 2021-07-28 相变存储器器件及其形成方法

Country Status (2)

Country Link
CN (1) CN113795937A (zh)
WO (1) WO2023004609A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449021A (zh) * 2002-03-28 2003-10-15 旺宏电子股份有限公司 自对准可编程相变存储器件及其制造方法
CN101000944A (zh) * 2006-01-10 2007-07-18 财团法人工业技术研究院 相变化存储元件及其制造方法
US20080054323A1 (en) * 2006-08-29 2008-03-06 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
WO2008061194A1 (en) * 2006-11-16 2008-05-22 Sandisk 3D Llc Nonvolatile phase change memory cell having a reduced contact area and method of making
CN102667946A (zh) * 2009-11-25 2012-09-12 国际商业机器公司 相变存储元件
US20200136036A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change random access memory and method of manufacturing
CN112041997A (zh) * 2020-07-27 2020-12-04 长江先进存储产业创新中心有限责任公司 用于3D X-Point存储器的具有减小的编程电流和热串扰的新单元结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764894B2 (en) * 2001-08-31 2004-07-20 Ovonyx, Inc. Elevated pore phase-change memory
US20070252127A1 (en) * 2006-03-30 2007-11-01 Arnold John C Phase change memory element with a peripheral connection to a thin film electrode and method of manufacture thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449021A (zh) * 2002-03-28 2003-10-15 旺宏电子股份有限公司 自对准可编程相变存储器件及其制造方法
CN101000944A (zh) * 2006-01-10 2007-07-18 财团法人工业技术研究院 相变化存储元件及其制造方法
US20080054323A1 (en) * 2006-08-29 2008-03-06 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
WO2008061194A1 (en) * 2006-11-16 2008-05-22 Sandisk 3D Llc Nonvolatile phase change memory cell having a reduced contact area and method of making
CN102667946A (zh) * 2009-11-25 2012-09-12 国际商业机器公司 相变存储元件
US20200136036A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change random access memory and method of manufacturing
CN112041997A (zh) * 2020-07-27 2020-12-04 长江先进存储产业创新中心有限责任公司 用于3D X-Point存储器的具有减小的编程电流和热串扰的新单元结构

Also Published As

Publication number Publication date
WO2023004609A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
KR102659033B1 (ko) 3차원 상변화 메모리 디바이스들
US10475853B2 (en) Replacement materials processes for forming cross point memory
KR102651904B1 (ko) 3차원 상변화 메모리 디바이스들을 형성하는 방법들
US8901009B2 (en) Methods of manufacturing semiconductor devices
WO2022056760A1 (en) Phase-change memory devices having metal filament threshold switching selector and methods for forming the same
WO2023004609A1 (en) Phase-change memory device and method for forming the same
WO2023168696A1 (en) Three-dimensional memory device and method of manufacturing thereof
WO2023087131A1 (en) Phase-change memory device and method for forming the same
CN112602152A (zh) 具有多个阈值电压的存储单元的存储器件及其形成和操作方法
CN117378051A (zh) 一种存储器阵列的3d可堆叠双向访问器件
JP2024524831A (ja) メモリ・アレイ用の３ｄスタック可能な双方向アクセス・デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination