TWI607437B - 記憶裝置 - Google Patents

記憶裝置 Download PDF

Info

Publication number
TWI607437B
TWI607437B TW104129064A TW104129064A TWI607437B TW I607437 B TWI607437 B TW I607437B TW 104129064 A TW104129064 A TW 104129064A TW 104129064 A TW104129064 A TW 104129064A TW I607437 B TWI607437 B TW I607437B
Authority
TW
Taiwan
Prior art keywords
layer
chalcogenide
transition metal
resistance change
interface
Prior art date
Application number
TW104129064A
Other languages
English (en)
Other versions
TW201629968A (zh
Inventor
鈴木都文
富永淳二
Original Assignee
東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝記憶體股份有限公司 filed Critical 東芝記憶體股份有限公司
Publication of TW201629968A publication Critical patent/TW201629968A/zh
Application granted granted Critical
Publication of TWI607437B publication Critical patent/TWI607437B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

記憶裝置 相關申請案之交叉參考
本申請案係基於如下臨時專利申請案且主張如下臨時專利申請案之優先權益：2015年2月6日申請之美國臨時專利申請案第62/112,898號，該臨時專利申請案之整個內容係以引用之方式併入本文中。
稍後所描述之實施例大體上係關於一種記憶裝置。
近年來，開發出使用薄膜電阻改變之電阻改變記憶體(resistance change memory,ReRAM)。作為一個種類之ReRAM，開發出使用由薄膜儲存區域中之結晶狀態與非晶狀態之間的熱相轉變造成之電阻值改變的相變記憶體(phase change memory,PRAM)。特別地，兩種不同合金被重複地堆疊的超晶格PRAM作為易於達成電力節省的記憶裝置而引起關注，此係因為薄膜之相可因小電流而改變。
本發明之實施例實現一種易於製造且具有高可靠性之記憶裝置。
一種根據實施例之記憶裝置包括：一絕緣層，其含有矽；一界面層，其設置於該絕緣層上且含有一過渡金屬之一硫族化物；及一導電層，其設置於該界面層上、含有銻或鉍，且具有一超晶格結構。
1‧‧‧記憶裝置
2‧‧‧記憶裝置
3‧‧‧記憶裝置
4‧‧‧記憶裝置
11‧‧‧矽基板
12‧‧‧層間絕緣薄膜
13‧‧‧記憶胞單元
14‧‧‧字線互連層
15‧‧‧位元線互連層
16‧‧‧支柱
17‧‧‧層間絕緣薄膜
18‧‧‧互連件間絕緣薄膜
20‧‧‧氧化矽薄膜
21‧‧‧氧化矽薄膜
24‧‧‧電極
25‧‧‧界面層
26‧‧‧電阻改變層
30‧‧‧氮化矽薄膜
31‧‧‧二極體
40‧‧‧矽基板
41‧‧‧淺溝槽隔離(STI)
42‧‧‧源極層
43‧‧‧汲極層
44‧‧‧通道區
45‧‧‧閘極絕緣薄膜
46‧‧‧閘極電極
47‧‧‧側壁
49‧‧‧場效電晶體
50‧‧‧層間絕緣薄膜
51‧‧‧接點
52‧‧‧接點
53‧‧‧層間絕緣薄膜
A‧‧‧區域
BL‧‧‧位元線
WL‧‧‧字線
圖1為展示根據第一實施例之記憶裝置的透視圖；圖2為展示根據第一實施例之記憶裝置的記憶單元之剖視圖；圖3A為展示根據第一實施例之界面層之晶體結構的視圖，圖3B為展示包括銻(Sb)或鉍(Bi)之電阻改變層之部分之晶體結構的視圖；圖4A及圖4B為展示根據第一實施例之電阻改變層之操作模型的概念圖；圖5A為展示晶格、晶軸及晶角之關係的視圖，圖5B為水平軸線表示界面層之材料且垂直軸線表示圖5A所展示之角度α、β及γ以及展示當界面層連接至具有(GeTe/Sb2Te3)超晶格結構之電阻改變層時造成之晶角失真的曲線圖；圖6A及圖6B為水平軸線表示界面層之材料且垂直軸線表示界面層與氧化矽薄膜之間的應力的曲線圖，且圖6A之垂直軸線表示主應力(principal stress/main stress)，且圖6B之垂直軸線表示剪應力；圖7為展示根據第二實施例之記憶裝置的剖視圖；圖8A及圖8B為水平軸線表示界面層之材料且垂直軸線表示界面層與氮化矽薄膜之間的應力的曲線圖，且圖8A之垂直軸線表示主應力，且圖8B之垂直軸線表示剪應力；圖9為展示根據第三實施例之記憶裝置之記憶單元的剖視圖；圖10為展示根據第四實施例之記憶裝置的剖視圖；及圖11為展示根據第四實施例之記憶裝置的電路圖。
在下文中，將參看圖式來描述本發明之實施例。
(第一實施例)
首先，將參看圖1、圖2、圖3A及圖3B來描述第一實施例。
此實施例之記憶裝置為超晶格相變記憶體(PRAM)。
如圖1所展示，矽基板11設置於此實施例之記憶裝置1中。由(例如)氧化矽製成之層間絕緣薄膜12設置於矽基板11上，且記憶胞單元13設置於層間絕緣薄膜12上。
在記憶胞單元13中，包括在平行於矽基板11之上部表面之一個方向(在下文中被稱作「字線方向」)上延伸之複數個字線WL的字線互連層14及包括在與字線方向交叉(例如，垂直於字線方向)之方向(在下文中被稱作「位元線方向」)上延伸之複數個位元線BL的位元線互連層15經由層間絕緣薄膜17(參見圖2)而交替地堆疊。字線WL、位元線BL或字線WL及位元線BL並不彼此相互接觸。字線WL及位元線BL係由(例如)諸如銅(Cu)、鋁(Al)或鎢(W)之金屬製成。
在垂直於矽基板11之上部表面之方向(在下文中被稱作「垂直方向」)上延伸的支柱16設置於每一字線WL與每一位元線BL之間的最接近點處。支柱16形成於字線WL與位元線BL之間。一個支柱16構成一個記憶胞。亦即，記憶裝置1為記憶胞安置於字線WL與位元線BL之間的每一最接近點處的交叉點類型裝置。配線間絕緣薄膜(未圖示)設置於各別字線WL之間，且互連件間絕緣薄膜18(參見圖2)亦設置於各別位元線BL之間。
如圖2所展示，在層間絕緣薄膜17中，由氧化矽製成之氧化矽薄膜20及21係以此次序而堆疊。此外，在每一支柱16中，電極24、界面層25及電阻改變層26係以此次序而堆疊。
電極24在垂直方向上刺穿氧化矽薄膜20。電極24連接至字線WL。電極24係由(例如)諸如氮化鈦(TiN)、鎢、銅或鋁之導電材料製成。
界面層25及電阻改變層26彼此接觸。因此，界面層25安置於氧化矽薄膜20上作為絕緣層。包括界面層25及電阻改變層26之堆疊式本體在垂直方向上刺穿氧化矽薄膜21。界面層25之下部表面接觸電極24 之上部表面，且電阻改變層26之上部表面接觸位元線BL之下部表面。附帶言之，障壁金屬層或其類似者可介入於電阻改變層26與位元線BL之間。當自垂直方向觀察時，界面層25及電阻改變層26大於電極24。因此，界面層25之下部表面的部分在區域A中接觸氧化矽薄膜20之上部表面。如自垂直方向所見，電極24安置於界面層25內部，且被區域A環繞。
界面層25係由過渡金屬之硫族化物製成。硫族化物為選自由鈦(Ti)、釩(V)、銅(Cu)、鋅(Zn)、鉻(Cr)、鋯(Zr)、鉑(Pt)、鈀(Pd)、鉬(Mo)、鎳(Ni)、錳(Mn)及鉿(Hf)組成之群的一或多個種類之過渡金屬與選自由硫(S)、硒(Se)及碲(Te)組成之群的一或多個種類之硫族元素的化合物。更佳地，當M表示過渡金屬且X表示硫族元素時，硫族化物為組合物係由(例如)化學式MX或MX2表示的化合物。當組合物為MX時，硫族化物中的過渡金屬M之濃度為大約50原子%。當組合物為MX2時，過渡金屬M之濃度為大約33原子%。由於化合物之組合物可具有某一範圍，故硫族化物之過渡金屬M的較佳濃度為20原子%或更大及60原子%或更小。在實施例中，硫族化物為(例如)TiTe2。
電阻改變層26係由複數個硫族化物層被堆疊的超晶格結構形成。超晶格結構表示複數個種類之晶格被堆疊且其週期性結構長於基本單位晶格的晶格。用於電阻改變層26之硫族化物包括兩個或兩個以上硫族化物，例如，諸如Sb2Te3之銻碲及諸如GeTe之鍺碲。為了使相變穩定，硫族化物中之一者較佳地包括銻(Sb)或鉍(Bi)。
圖3A及圖3B中之每一者的右上圖式為左側圖式中展示之結構係自上方被觀察的圖式，且右下圖式為左側圖式之部分放大視圖。圖3A之左側圖式展示五個層之晶體結構。
如圖3A所展示，包括於界面層25中的硫族化物MX2之晶體結構屬於(P-3ml)空間群。硫族化物MX2之晶體結構為分層的，且一個層之 厚度為約0.7nm。因此，為了使界面層25具有由化學式MX2表示之結構，界面層25之厚度較佳地為一個層或更多，因此為0.7nm或更大。另一方面，若界面層25變得過厚，則記憶裝置1之高整合受到阻礙。因此，界面層25之厚度較佳地為10nm或更小，且更佳地為5nm或更小。
另一方面，如下文所描述之圖4A及圖4B所展示，電阻改變層26之.晶體結構為GeTe層及Sb2Te3層被交替地堆疊的超晶格結構。在下文中，此結構係由「(GeTe/Sb2Te3)超晶格結構」表示。附帶言之，電阻改變層26之晶體結構可為GeTe層及Bi2Te3層被交替地堆疊的超晶格結構((GeTe/Bi2Te3)超晶格結構)。合金中之一者的晶體結構屬於如圖3B所展示之(R-3m)空間群，該晶體結構包括該等合金當中的構成此等超晶格結構之銻或鉍且接觸界面層25。
附帶言之，界面層25及電阻改變層26之晶體結構所屬的空間群可藉由(例如)以下方法予以確認。亦即，藉由橫截面透射電子顯微鏡(TEM)方法而以使得可識別原子之高放大率來觀測界面層25或電阻改變層26。針對一個側具有(例如)5nm之長度的正方形區域獲取亮視野影像，且相對於空間而對此影像進行傅立葉變換。以此方式，可識別空間群。
緊接著，將描述實施例之操作及效應。
圖4A及圖4B為展示實施例中之電阻改變層之操作模型的概念圖。
如圖4A及圖4B所展示，在實施例之記憶裝置1中，電阻改變層26之超晶格結構(例如，(GeTe/Sb2Te3)超晶格結構)在被施加電場時改變。電阻改變層26之電阻值因此而改變，且可儲存資料。
在圖4A所展示之狀態下，兩種類之層彼此接近。而在圖4B所展示之狀態下，兩個種類之層為相分離的。如圖4A及圖4B所展示， GeTe層之晶體結構在相變時改變得非常多。另一方面，Sb2Te3層穩定地存在，且Sb2Te3層之晶體結構改變在相變之前及之後較小。因此，超晶格結構並未藉由相變而破壞，且可保持穩定特性。類似於Sb2Te3層，Bi2Te3層亦獨自地維持穩定結構。
如上文所敍述，電阻改變層26之晶體結構為超晶格結構，且兩個不同晶體可受到電場或焦耳熱(Joule heat)控制。此情形不同於習知PCM，且並不經歷非晶狀態。因此，切換可由小電流在無晶體熔融的情況下執行。此外，當電阻改變層26被微粉化時，電場施加時之相轉變量變小，使得達成電力節省。
此外，如圖3A及圖3B所展示，界面層25之晶體結構所屬的(p-3ml)空間群類似於構成電阻改變層26的兩個種類之合金中之一者之晶體結構所屬的(R-3m)空間群，其包括銻或鉍且接觸界面層25。因此，界面層25之晶格及電阻改變層26之晶格彼此具有良好匹配，且失配較低。在下文中，將描述此點。
圖5A為展示晶軸及晶角之一般關係的視圖。圖5B為水平軸線表示界面層之材料且垂直軸線表示圖5A所展示之角度α、β及γ以及展示當界面層連接至具有(GeTe/Sb2Te3)超晶格結構之電阻改變層時造成之晶角失真的曲線圖。
如圖5B所展示，當界面層25之材料為TiTe2、VTe2、CuTe2或ZnTe2時，類似於Sb2Te3之狀況，即使當界面層連接至具有(GeTe/Sb2Te3)超晶格結構之電阻改變層26時，晶角失真仍為低的，且晶體定向仍未被破壞。因此，當在形成電阻改變層26時將界面層25用作基礎層時，可形成具有在定向上極佳之超晶格結構的電阻改變層26。此外，由於晶格之失配為低的，故在界面層25與電阻改變層26之間的界面處產生之應力為低的，且界面層25及電阻改變層26難以自彼此剝掉。
另外，在此實施例中，氧化矽薄膜20及界面層25亦難以自彼此剝掉。在下文中，將詳細地描述此效應。
圖6A及圖6B為水平軸線表示界面層之材料且垂直軸線表示自氧化矽薄膜作用於界面層上之應力以及展示界面層之材料對應力施加之影響的曲線圖。圖6A之垂直軸線表示主應力，且圖6B之垂直軸線表示剪應力。
附帶言之，圖6A所展示之σxx及σyy表示在平行於氧化矽薄膜與界面層之間的界面之方向上起作用的主應力，且σzz表示在垂直於界面之方向上起作用的主應力。此外，圖6B所展示之σxy表示在平行於界面之方向上起作用的剪應力，且σxz及σyz表示在垂直於界面之方向上起作用的剪應力。圖6A及圖6B所展示之各別應力係自第一原理計算而計算出。關於圖6及圖6B所展示之各別應力，藉由使用基於平面波底之計算碼CASTEP的第一原理計算而使目標界面之狀態為最佳化結構。在該計算中，將廣義梯度近似(CGA)用作對交換-相關項之近似、，且將超軟類型用於假電位。
如圖6A所展示，氧化矽薄膜與界面層之間產生的主應力穩定地為低的，而無關乎界面層之材料，且界面層之材料對主應力施加之影響為低的。另一方面，如圖6B所展示，在界面層之材料為Sb2Te3時產生的剪應力σxy與在界面層之材料為過渡金屬之硫族化物(尤其是TiTe2、VTe2、CuTe2、ZnTe2、HfTe2或PdTe2)時產生的剪應力σxy相比極大。換言之，當界面層之材料為過渡金屬之硫族化物時，界面層與基礎氧化矽薄膜之間產生的應力低，且該層難以被剝離。
如上文所描述，在實施例之記憶裝置1中，界面層25係由過渡金屬之硫族化物製成，使得定向並未受損，且可增加電阻改變層26與基礎氧化矽薄膜20之間的黏著力。因此，支柱16之機械強度高。因此，記憶裝置1之製造容易，且在製造之後的可靠性高。
(第二實施例)
緊接著，將描述第二實施例。
圖7為展示此實施例之記憶裝置的剖視圖。
如圖7所展示，此實施例之記憶裝置2不同於第一實施例之記憶裝置1(參見圖2)之處在於：設有氮化矽薄膜30以代替氧化矽薄膜20。作為絕緣層之氮化矽薄膜30係由氮化矽製成。除了以上構成之外的此實施例之組態相同於第一實施例之組態。
圖8A及圖8B為水平軸線表示界面層之材料且垂直軸線表示自氮化矽薄膜作用於界面層上之應力以及展示界面層之材料對應力施加之影響的曲線圖。圖8A之垂直軸線表示主應力，且圖8B之垂直軸線表示剪應力。
如圖8A所展示，當界面層之材料為Sb2Te3時在壓縮方向上產生的主應力σyy與當界面層之材料為過渡金屬之硫族化物(例如，TiT2、VTe2、ZnTe2、PdTe2或HfTe2)時產生的主應力σyy相比較為較大的。此外，如圖8B所展示，剪應力σxz及σyz為極低的，而不管界面層之材料。此外，剪應力σxy為極低的，惟界面層之材料為ZnTe2的狀況除外。
因此，當界面層之材料為過渡金屬之硫族化物時，界面層與基礎氮化矽薄膜之間產生的應力為低的，且氮化矽薄膜30及界面層25難以自彼此剝掉。特別地，當界面層之材料為過渡金屬之硫族化物(惟ZnTe2除外，亦即，TiTe2、VTe2、CuTe2、PdTe2或HfTe2)時，主應力及剪應力為極低的，且其更難以被剝離。除了以上內容之外的此實施例之操作及效應相同於第一實施例之操作及效應。
(第三實施例)
緊接著，將描述第三實施例。
圖9為展示此實施例之記憶裝置之記憶單元的剖視圖。
如圖9所展示，與第一實施例之記憶裝置1(參見圖2)相比較，在此實施例之記憶裝置3中，電極24僅設置於氧化矽薄膜20之上層部分中，且二極體31設置於氧化矽薄膜20之下層部分中。二極體31連接於字線WL與電極24之間。二極體31為(例如)由矽製成之點觸型二極體(pin diode)。
根據此實施例，提供二極體31，使得可使支柱16具有整流。藉此，記憶裝置3之驅動變得容易。除了以上內容之外的此實施例之組態、操作及效應相同於第一實施例之組態、操作及效應。
附帶言之，障壁金屬層可設置於字線WL與二極體31之間。此外，二極體31僅必須在位元線BL與字線WL之間的部分中串聯地連接至電阻改變層26，且例如，可連接於電阻改變層26與位元線BL之間。
(第四實施例)
緊接著，將描述第四實施例。
圖10為展示此實施例之記憶裝置的剖視圖。
圖11為展示此實施例之記憶裝置的電路圖。
儘管第一實施例至第三實施例之記憶裝置為交叉點類型記憶裝置，但此實施例之記憶裝置為1T1R類型記憶裝置。
如圖10所展示，在此實施例之記憶裝置4中，提供矽基板40。淺溝槽隔離(Shallow Trench Isolation,STI)41嵌入於矽基板40之上層部分中，且矽基板40之上層部分被劃分成複數個活性區域。源極層42及汲極層43形成於該等活性區域中之每一者中，且源極層42與汲極層43之間的部分為通道區44。閘極絕緣薄膜45設置於矽基板40上且恰好設置於通道區44上，且閘極電極46設置於閘極絕緣薄膜45上。由絕緣材料製成之側壁47設置於堆疊式本體之側表面上，該堆疊式本體包括閘極絕緣薄膜45及閘極電極46。場效電晶體49係由源極層42、汲極層 43、通道區44、閘極絕緣薄膜45、閘極電極46及側壁47形成。
由氧化矽製成之層間絕緣薄膜50設置於矽基板40上以便覆蓋閘極電極46及其類似者。在字線方向上延伸之字線WL設置於層間絕緣薄膜50中，且經由接點51而連接至源極層42。此外，界面層25及電阻改變層26堆疊於層間絕緣薄膜50上。界面層25經由接點52而連接至汲極層43。當自垂直方向觀察時，界面層25大於接點52。因此，界面層25之下部表面的部分接觸層間絕緣薄膜50作為絕緣層。
層間絕緣薄膜53設置於堆疊式本體周圍，該堆疊式本體包括界面層25及電阻改變層26。在位元線方向上延伸之位元線BL設置於層間絕緣薄膜53及電阻改變層26上，且連接至電阻改變層26。
因此，位元線BL經由電阻改變層26、界面層25、接點52、汲極層43、通道區44、源極層42及接點51而連接至字線WL。
因此，如圖11所展示，在此實施例之記憶裝置4中，一個記憶胞(電阻改變層26)及一個電晶體49串聯地連接於位元線BL與字線WL之間。
又在此實施例中，可獲得相同於第一實施例之效應的效應。
附帶言之，可相互組合及進行前述各別實施例。舉例而言，在第三實施例中，類似於第二實施例，可提供氮化矽薄膜30以代替氧化矽薄膜20。此外，在第四實施例中，層間絕緣薄膜50可由氮化矽製成。
此外，可使用氮氧化矽薄膜以代替第一實施例中之氧化矽薄膜20及第二實施例中之氮化矽薄膜30。另外，可使用基底材料為氧化矽薄膜、氮氧化矽薄膜或氮化矽薄膜且包括添加劑元素之薄膜。
此外，在前述各別實施例中，儘管具有(GeTe/Sb2Te3)超晶格結構或(GeTe/Bi2Te3)超晶格結構之層為電阻改變層26，但並不限於此情形。具有(GeTe/Sb2Te3)超晶格結構或(GeTe/Bi2Te3)超晶格結構之層可 為(例如)互連件。可藉由將磁場施加至互連件而向互連件賦予用以使具有特定自旋之電子優先地傳導的自旋選擇性。
根據上文所描述之實施例，可實現易於製造且具有高可靠性之記憶裝置。
雖然已描述某些實施例，但此等實施例係僅作為實例被呈現，且並不意欲限制本發明之範疇。取而代之，本文中描述之新穎實施例可被體現為各種其他形式；此外，在不脫離本發明之精神的情況下，可作出本文中描述之實施例之形式的各種省略、取代及改變。隨附申請專利範圍及其等效者意欲涵蓋將在本發明之範疇及精神內的此等形式或修改。
1‧‧‧記憶裝置
13‧‧‧記憶胞單元
16‧‧‧支柱
17‧‧‧層間絕緣薄膜
18‧‧‧互連件間絕緣薄膜
20‧‧‧氧化矽薄膜
21‧‧‧氧化矽薄膜
24‧‧‧電極
25‧‧‧界面層
26‧‧‧電阻改變層
A‧‧‧區域
BL‧‧‧位元線
WL‧‧‧字線

Claims (17)

  1. 一種記憶裝置，其包含：一絕緣層，其含有矽；一界面層，其設置於該絕緣層上，該界面層與該絕緣層接觸，且該界面層由一過渡金屬之一硫族化物組成；及一電阻改變層，其設置於該界面層上，該電阻改變層含有銻或鉍，且與該絕緣層接觸，該電阻改變層具有由兩個或兩個以上硫族化物堆疊形成之一超晶格結構。
  2. 如請求項1之裝置，其中該過渡金屬之該硫族化物及該電阻改變層含有碲。
  3. 如請求項1之裝置，其中該過渡金屬之該硫族化物為選自由鈦、釩、銅、鋅、鉻、鋯、鉑、鈀、鉬、鎳、錳及鉿組成之一群的一或多個種類之過渡金屬與選自由硫、硒及碲組成之一群的一或多個種類之硫族元素的一化合物。
  4. 如請求項3之裝置，其中該過渡金屬之該硫族化物及該電阻改變層含有碲。
  5. 如請求項1之裝置，其中該界面層中的該過渡金屬之一濃度為大於或等於20原子%、及小於或等於60原子%。
  6. 如請求項1之裝置，其中當M表示一過渡金屬且X表示一硫族元素時，該界面層之一組合物係由一化學式MX或MX2表示。
  7. 如請求項1之裝置，其中該硫族化物為TiTe2。
  8. 如請求項1之裝置，其中該硫族化物之一晶體結構屬於一(P-3m1)空間群。
  9. 如請求項1之裝置，其中該界面層之一厚度為0.7nm或更大及10nm或更小。
  10. 如請求項1之裝置，其中該絕緣層含有氧化矽。
  11. 如請求項1之裝置，其中該絕緣層含有氮化矽。
  12. 如請求項1之裝置，其中該電阻改變層具有一(GeTe/Sb2Te3)超晶格結構。
  13. 如請求項1之裝置，其中該電阻改變層具有一(GeTe/Bi2Te3)超晶格結構。
  14. 如請求項1之裝置，其中該電阻改變層之電阻值改變。
  15. 如請求項14之裝置，其進一步包含：一第一互連件，其在一第一方向上延伸；一第二互連件，其在與該第一方向交叉之一第二方向上延伸；及一電極，該電極、該界面層及該電阻改變層串聯地連接於該第一互連件與該第二互連件之間，且該絕緣層配置於該電極周圍，且該絕緣層與該界面層之一下部表面接觸。
  16. 如請求項15之裝置，其進一步包含一二極體，該二極體在該第一互連件與該第二互連件之間串聯地連接至該電阻改變層。
  17. 如請求項1之裝置，其中該過渡金屬之該硫族化物的硫族元素為選自由硫、硒及碲組成之一群的一或多個種類之元素。
TW104129064A 2015-02-06 2015-09-02 記憶裝置 TWI607437B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562112898P 2015-02-06 2015-02-06

Publications (2)

Publication Number Publication Date
TW201629968A TW201629968A (zh) 2016-08-16
TWI607437B true TWI607437B (zh) 2017-12-01

Family

ID=56566200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129064A TWI607437B (zh) 2015-02-06 2015-09-02 記憶裝置

Country Status (3)

Country Link
US (1) US9893280B2 (zh)
CN (1) CN105870320B (zh)
TW (1) TWI607437B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006557A (ja) * 2016-06-30 2018-01-11 東芝メモリ株式会社 記憶装置
JP6697366B2 (ja) * 2016-10-20 2020-05-20 キオクシア株式会社 超格子メモリ及びクロスポイント型メモリ装置
CN111952362B (zh) * 2017-11-17 2022-03-11 华中科技大学 磁性原子掺杂的超晶格材料[GeTe/Sb2Te3]n晶体结构模型的构建方法
US10319907B1 (en) 2018-03-16 2019-06-11 4D-S, Ltd. Resistive memory device having a template layer
TWI771597B (zh) * 2019-02-22 2022-07-21 日商東芝記憶體股份有限公司 半導體儲存裝置
WO2020179006A1 (ja) 2019-03-06 2020-09-10 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040245517A1 (en) * 2003-06-03 2004-12-09 Campbell Kristy A. Diode/superionic conductor/polymer memory structure
US20070195591A1 (en) * 2005-06-21 2007-08-23 Beak-Hyung Cho Layout method of a semiconductor memory device
US20080291718A1 (en) * 2007-05-25 2008-11-27 Jun Liu Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same
US20100182827A1 (en) * 2009-01-22 2010-07-22 Sergey Kostylev High Margin Multilevel Phase-Change Memory via Pulse Width Programming
TW201212027A (en) * 2010-07-07 2012-03-16 Sony Corp Memory element and memory device
US20130155766A1 (en) * 2011-12-16 2013-06-20 Intermec Ip Corp. Phase change memory devices, method for encoding, and methods for storing data
US20130286712A1 (en) * 2010-12-30 2013-10-31 Micron Technology, Inc. Bipolar switching memory cell with built-in "on" state rectifying current-voltage characteristics
TW201432680A (zh) * 2009-08-05 2014-08-16 Sony Corp 半導體記憶體裝置及其製造方法
US20140363947A1 (en) * 2007-04-17 2014-12-11 Micron Tecnology, Inc. Resistive memory cell fabrication methods and devices
US20150001457A1 (en) * 2013-06-28 2015-01-01 International Business Machines Corporation Phase-change memory cells

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791066B2 (en) * 2005-05-20 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof and method for writing memory element
JP2010183017A (ja) 2009-02-09 2010-08-19 National Institute Of Advanced Industrial Science & Technology 固体メモリ
JP4599598B2 (ja) 2009-03-04 2010-12-15 独立行政法人産業技術総合研究所 固体メモリ
JP2010263131A (ja) 2009-05-08 2010-11-18 Elpida Memory Inc 超格子デバイス及びその製造方法、並びに、超格子デバイスを含む固体メモリ、データ処理システム及びデータ処理装置
WO2011007538A1 (ja) * 2009-07-13 2011-01-20 パナソニック株式会社 抵抗変化型素子および抵抗変化型記憶装置
JP2011082316A (ja) 2009-10-07 2011-04-21 Hitachi Ltd 半導体記憶装置
JP2013175570A (ja) * 2012-02-24 2013-09-05 National Institute Of Advanced Industrial & Technology 半導体記憶装置およびその製造方法
US8860001B2 (en) * 2012-04-09 2014-10-14 Freescale Semiconductor, Inc. ReRAM device structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040245517A1 (en) * 2003-06-03 2004-12-09 Campbell Kristy A. Diode/superionic conductor/polymer memory structure
US20070195591A1 (en) * 2005-06-21 2007-08-23 Beak-Hyung Cho Layout method of a semiconductor memory device
US20140363947A1 (en) * 2007-04-17 2014-12-11 Micron Tecnology, Inc. Resistive memory cell fabrication methods and devices
US20080291718A1 (en) * 2007-05-25 2008-11-27 Jun Liu Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same
US20100182827A1 (en) * 2009-01-22 2010-07-22 Sergey Kostylev High Margin Multilevel Phase-Change Memory via Pulse Width Programming
TW201432680A (zh) * 2009-08-05 2014-08-16 Sony Corp 半導體記憶體裝置及其製造方法
TW201212027A (en) * 2010-07-07 2012-03-16 Sony Corp Memory element and memory device
US20130286712A1 (en) * 2010-12-30 2013-10-31 Micron Technology, Inc. Bipolar switching memory cell with built-in "on" state rectifying current-voltage characteristics
US20130155766A1 (en) * 2011-12-16 2013-06-20 Intermec Ip Corp. Phase change memory devices, method for encoding, and methods for storing data
US20150001457A1 (en) * 2013-06-28 2015-01-01 International Business Machines Corporation Phase-change memory cells

Also Published As

Publication number Publication date
CN105870320B (zh) 2018-09-14
CN105870320A (zh) 2016-08-17
US20160233421A1 (en) 2016-08-11
TW201629968A (zh) 2016-08-16
US9893280B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
TWI607437B (zh) 記憶裝置
KR102297252B1 (ko) 스위치 소자 및 기억 장치
US10529777B2 (en) Switch device and storage unit
KR101541056B1 (ko) 합금 전극을 갖는 저항 스위칭 디바이스 및 그 형성 방법
WO2018203459A1 (ja) 選択素子および記憶装置
TWI619242B (zh) 具有切換層及中間電極層之電阻切換裝置及其形成方法
US9831427B1 (en) Ion-barrier for memristors/ReRAM and methods thereof
JP5957375B2 (ja) 相変化メモリ
US20170104031A1 (en) Selector Elements
JP2008141199A (ja) 拡散防止膜を備える相変化メモリ素子及びその製造方法
US10658588B2 (en) Memory cell switch device
US8658998B2 (en) Semiconductor storage device
JP2013016530A (ja) 記憶素子およびその製造方法ならびに記憶装置
US8866122B1 (en) Resistive switching devices having a buffer layer and methods of formation thereof
JP2015015309A (ja) 記憶装置
KR20170089726A (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
US8106394B2 (en) Multi-layer storage node, resistive random access memory device including a multi-layer storage node and methods of manufacturing the same
JP6273184B2 (ja) 抵抗変化型記憶装置及びその製造方法
CN110114894B (zh) 采用定位掺杂的非易失性存储结构
US9444042B2 (en) Memory cells and methods of forming memory cells
CN112786644A (zh) 存储器器件
US20200066794A1 (en) Memory cell switch device
JP2013179203A (ja) 記憶素子および記憶装置
JP6505799B2 (ja) 記憶装置
TWI764226B (zh) 電阻變化元件