JP6505799B2 - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP6505799B2
JP6505799B2 JP2017180741A JP2017180741A JP6505799B2 JP 6505799 B2 JP6505799 B2 JP 6505799B2 JP 2017180741 A JP2017180741 A JP 2017180741A JP 2017180741 A JP2017180741 A JP 2017180741A JP 6505799 B2 JP6505799 B2 JP 6505799B2
Authority
JP
Japan
Prior art keywords
layer
electrode
insulating layer
storage device
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017180741A
Other languages
English (en)
Other versions
JP2019057604A (ja
Inventor
善己 鎌田
善己 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017180741A priority Critical patent/JP6505799B2/ja
Priority to US15/908,145 priority patent/US20190088868A1/en
Publication of JP2019057604A publication Critical patent/JP2019057604A/ja
Application granted granted Critical
Publication of JP6505799B2 publication Critical patent/JP6505799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の実施形態は、記憶装置に関する。
半導体基板上に不揮発性記憶素子である相変化素子及びトランジスタ(又はセレクタ)が集積化された記憶装置(半導体集積回路装置)が提案されている。このような相変化素子を有する記憶装置は通常、相変化メモリ(Phase Change Memory)或いは相変化ランダムアクセスメモリ(Phase-change Random Access Memory)の英語の頭文字を取り、PCM或いはPRAMと呼ばれている。PCM(PRAM)では、相変化素子に電圧を印加して電流を流すことで相変化素子に熱を発生させ、結晶状態を変化させるようにしている。
しかしながら、PCM(PRAM)では、不揮発性記憶素子内で発生した熱を効率的に使用することが難しいといった問題がある。具体的には、PCMには通常、GeSbTe合金が用いられており、電極上のGeSbTe層の結晶性を結晶と非晶質に変えることでメモリセルの抵抗を変化させており、原子の3次元的な動き、つまりエントロピーロスとして消費される電力が大きい。そこで、抵抗変化の要因と考えられているGe原子の移動を、PCMのような任意の3次元方向ではなく、ある一定方向に限定するため、PCM素子の材料GeTe, Sb2Te3をそれぞれ層状に積層した超格子型相変化メモリ(超格子メモリ, interfacial PCM, iPCM)が提案されている(非特許文献1)。低消費電力動作、低電流動作のためには、現状のiPCM素子よりも更に高効率な書き換え動作が可能な不揮発性記憶素子を有する記憶装置が望まれている。
特開2017−143154号公報 特開2010−183017号公報 特開2015−201519号公報
R. E. Simpson, P. Fons, A. V. Kolobov, T. Fukaya, M. Krbal, T. Yagi, et al., "Interfacial phase-change memory," Nature Nanotechnology, vol. 6, pp. 501-505, 2011. F. Rao, Z. Song, Y. Gong, L. Wu, B. Liu, S. Feng, et al., "Phase change memory cell using tungsten trioxide bottom heating layer," Applied Physics Letters, vol. 92, p. 223507, 2008. L. Chen, Z. Zhang, S. Song, Z. Song, and Q. Zheng, "Programming power reduction in confined phase change memory cells with titanium dioxide clad layer," Applied Physics Letters, vol. 110, p. 023103, 2017.
抵抗状態を効率的に書き換えることが可能な不揮発性記憶素子を有する記憶装置を提供する。
実施形態に係る記憶装置は、第1の抵抗状態及び前記第1の抵抗状態よりも高抵抗の第2の抵抗状態を有する不揮発性記憶素子を含む記憶装置であって、前記不揮発性記憶素子は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に位置する積層構造と、を備え、前記積層構造は、第1のアンチモンテルル層と、第1のゲルマニウムテルル層と、前記第1の電極及び前記第2の電極から離間した絶縁層と、を含む。
第1の実施形態に係る記憶装置における不揮発性記憶素子の構成を模式的に示した図である。 アンチモンテルルの結晶構造を模式的に示した図である。 第1の実施形態に係る不揮発性記憶素子のエネルギーバンド構造を模式的に示した図である。 第1の実施形態の記憶装置における不揮発性記憶素子の第1の変更例の構成を模式的に示した図である。 第1の実施形態の記憶装置における不揮発性記憶素子の第2の変更例の構成を模式的に示した図である。 第1の実施形態の記憶装置における不揮発性記憶素子の第3の変更例の構成を模式的に示した図である。 第2の実施形態に係る記憶装置における不揮発性記憶素子の構成を模式的に示した図である。 第2の実施形態に係る不揮発性記憶素子のエネルギーバンド構造を模式的に示した図である。 第2の実施形態の記憶装置における不揮発性記憶素子の変更例の構成を模式的に示した図である。
以下、図面を参照して実施形態を説明する。
(実施形態1)
図1は、第1の実施形態に係る記憶装置(半導体集積回路装置)における不揮発性記憶素子の構成を模式的に示した図である。
不揮発性記憶素子100は、半導体基板、トランジスタ、配線及び層間絶縁膜等を含む下部構造(図示せず)上に形成されている。不揮発性記憶素子100は、低抵抗状態及び高抵抗状態の一方を選択的に呈することができ、電極11及び電極12と、電極11と電極12との間に位置する積層構造20とを含んでいる。積層構造20には、電極11及び電極12によって電圧が印加されるようになっている。
積層構造20は、アンチモンテルル(Sb2Te3)結晶層21と、ゲルマニウムテルル(GeTe)結晶層22と、電極11及び電極12から離間した絶縁層23とを含んでいる。絶縁層23は、アンチモンテルル結晶層21に接しており、ゲルマニウムテルル結晶層22間に位置している。図1に示した例では、積層構造20は、6つのアンチモンテルル結晶層21と、4つのゲルマニウムテルル結晶層22と、1つの絶縁層23とを含んでいる。
アンチモンテルル結晶層21は、絶縁層23に接している2つのアンチモンテルル結晶層21aと、他の4つのアンチモンテルル結晶層21bとに分けることができる。言い換えると、絶縁層23は、2つのアンチモンテルル結晶層21aの間に位置し、2つのアンチモンテルル結晶層21aに接している。
別の観点から見ると、図1に示した例では、積層構造20は、5つのアンチモンテルル結晶層21と4つのゲルマニウムテルル結晶層22とが交互に積層された超格子構造を基本構造として、アンチモンテルル結晶層21の1つが絶縁層23を挟んだ構造を有している。
アンチモンテルル(Sb2Te3)とゲルマニウムテルル(GeTe)とが交互に積層された超格子構造を有する不揮発性記憶素子は、書き込み信号(書き込み電圧の大きさ及び/又は書き込み電圧の波形等)を変えることで、低抵抗状態及び高抵抗状態の一方を選択的に呈することが知られている。具体的には、GeTe中のゲルマニウム(Ge)の原子位置が変化することで、低抵抗状態及び高抵抗状態の一方を選択的に呈すると考えられている。
本実施形態では、上述したように、複数のアンチモンテルル(Sb2Te3)結晶層21と複数のゲルマニウムテルル(GeTe)結晶層22とが交互に積層された超格子構造を基本構造として、アンチモンテルル結晶層21の1つが絶縁層23を挟んだ構造に置き換わっている。したがって、本実施形態の不揮発性記憶素子も、上述したアンチモンテルル(Sb2Te3)とゲルマニウムテルル(GeTe)とが交互に積層された構造を有する不揮発性記憶素子の特性と類似した特性を実現できる。すなわち、本実施形態の不揮発性記憶素子も、書き込み信号(書き込み電圧の大きさ及び/又は書き込み電圧の波形等)を変えることで、低抵抗状態及び高抵抗状態の一方を選択的に呈する。言い換えると、本実施形態の不揮発性記憶素子は、書き込み信号に応じてGeTe層22中のゲルマニウム(Ge)の原子位置が変化し、低抵抗状態及び高抵抗状態の一方を選択的に呈する。
図2は、アンチモンテルル(Sb2Te3)の結晶構造を模式的に示した図である。図2に示すように、Sb2Te3は2原子層のSbと3原子層のTeとが交互に設けられた構造を単位構造UNTとして有している。図1に示したアンチモンテルル結晶層21それぞれは、単一の単位構造UNTで形成された構造或いは複数の単位構造UNTが積層された構造を有している。本実施形態では、アンチモンテルル結晶層21はいずれも、1或いは複数の単位構造UNTで形成されている。
ゲルマニウムテルル(GeTe)結晶層22は、上述したように、書き込み信号(書き込み電圧の大きさ及び/又は書き込み電圧の波形等)を変えることで、GeTe層22中のゲルマニウム(Ge)の原子位置が変化し、低抵抗状態及び高抵抗状態の一方を選択的に呈する。
絶縁層23は、2次元層状物質で形成されている。絶縁層23を構成する2次元層状物質には、2層以上の2次元物質で形成された多層2次元物質を用いてもよいし、1層の2次元物質で形成された単層2次元物質を用いてもよい。本実施形態では、多層2次元物質を用いる。具体的には、2次元層状物質には、単原子層状物質の類似化合物h−BN(hexagonal-boron nitride)或いはTMD(transition metal dichalcogenide)等を用いることができる。TMDとしては、MX2 (M=Ti、Zr、Hf、V、Nb、Ta、Mo、W. X=S、Se、Te)等を用いることができる。更に、13族カルコゲナイドであるGaS, GaSe, GaTe, In Se等、や14族カルコゲナイドであるGeS, SnS2, SnSe2, PbO等、や水酸化2価金属M(OH)2(M=Mg, Ca, Mn, Fe, Co, Ni, Cu, Cd等)、や層状酸化物であるチタン酸化物(Ti0.91O2, Ti0.87O2, Ti4O9, Ti5O11, Ti0.8Co0.2O2, Ti0.6Fe0.4O2, Ti(5.2-2x)/6Mnx/2O2( 0 ≦ x ≦ 0.4 ))、タンタル酸化物(TaO6)、マンガン酸化物(MnO6)、コバルト酸化物(CoO2)、モリブデン酸化物(MoO2)、タングステン酸化物(W2O7)、ニオブ酸化物(Nb6O17, Nb3O8)、ルテニウム酸化物(RuO2.1, RuO2)等、も同様に用いることができる。
上記実施例は、低抵抗状態および高抵抗状態におけるアンチモンテルル(Sb2Te3)層およびゲルマニウムテルル(GeTe)層が共に結晶であるiPCMが望ましい。低抵抗状態および高抵抗状態におけるゲルマニウムテルル(GeTe)層が結晶および非晶質である超格子ライク(super lattice like, SLL)の場合も、絶縁層23が介在することは効果的である。
iPCM, SLL-PCM等の層状物質を用いてメモリ素子を作製する場合、膜剥がれが問題となる。Sb2Te3//Sb2Te3間やSb2Te3//GeTe間にはTe//Te-gap、つまりvan del Waals gapを形成しているがこのvan del Waals gapはとても剥がれやすい。例えばグラフェン同士がvan del Waals gapで結合してグラファイトを形成しているが、グラフェンはグラファイトからテープで簡単に剥離させることができるのと同様に、一般的にvan del Waals gapで積層された2次元層状物質は剥がれ易く、剥がれるとクリーンルーム等で素子作製することが困難となる。そのため剥がれ抑制が素子作製上の重要課題の1つである。極性を持つ2次元物質は2次元物質間の結合力が強いため剥がれ防止効果が有り望ましく、上述した絶縁層23の中でもh-BN等の極性物質は望ましい。
本実施形態では、上述したような積層構造100を用いることにより、効率的に電流を高めることが可能な不揮発性記憶素子を得ることができる。以下、説明を加える。
図3は、本実施形態に係る不揮発性記憶素子のエネルギーバンド構造を模式的に示した図である。
図3に示すように、超格子構造(アンチモンテルル結晶層21及びゲルマニウムテルル結晶層22に対応)間に絶縁層(絶縁層23に対応)が介在していると、電極(電極11又は12に対応)からの電子は絶縁層(23)をトンネリングおよび熱励起によって通過する。具体的には、ダイレクトトンネリング(DT)及びプールフレンケル(PF)トンネリングまたは熱励起によって、電子が絶縁層(23)を通過する。このとき、絶縁層(23)を通過した電子がエネルギーバンドの底に落ち込む際に大きなエネルギーを失ってインパクトイオン化が生じる。このインパクトイオン化によって大量のキャリアが生成され、電流掃引I-V測定におけるスナップバック(snap back)とよばれる負性微分抵抗を生じる。大量に生成されたキャリアによって電流が飛躍的に増大するため、不揮発性記憶素子の書き込み性能を向上させることが可能となる。ここで、PFトンネルおよび熱励起で電子が電極11から絶縁層23を介して超格子に注入される場合、電極11と絶縁層23間の伝導帯オフセット(conduction band offset, ΔEc)が大きい程、失うエネルギーが大きいため、インパクトイオン化効率が大きく効果的である。
また、本実施形態に係る不揮発性記憶素子では、積層構造100内に2次元層状物質で形成された絶縁層23が設けられているため、以下の理由によって効率的に熱を使用することが可能である。
2次元層状物質は、層状構造を有しているため、層に対して垂直な方向への熱伝導性が低い。すなわち、2次元層状物質は、断熱性が高い。特に、2次元層状物質として多層2次元物質を用いた場合には、2次元物質間にvan del Waals gapが存在するため、極めて高い断熱性を得ることができる。このような理由から、2次元層状物質を用いることにより、発生した熱が外部に伝導することを効率的に抑制することができる。したがって、本実施形態に係る不揮発性記憶素子は、発生した熱を効率的に使用することができ、不揮発性記憶素子の書き込み性能を向上させることが可能となる。
以上のように、本実施形態では、効率的な動作を行うことが可能な不揮発性記憶素子を有する記憶装置を得ることができる。
図4は、本実施形態の記憶装置における不揮発性記憶素子の第1の変更例の構成を模式的に示した図である。なお、基本的な事項は上述した実施形態と同様であるため、上述した実施形態で説明した事項の説明は省略する。
上述した実施形態では、絶縁層23は、2つのアンチモンテルル結晶層21aの間に位置し且つ2つのアンチモンテルル結晶層21aに接していたが、本変更例では、絶縁層23は、アンチモンテルル結晶層21aとゲルマニウムテルル結晶層22との間に位置し且つアンチモンテルル結晶層21a及びゲルマニウムテルル結晶層22に接している。
本変更例においても、上述した実施形態と同様、効率的な動作を行うことが可能な不揮発性記憶素子を得ることができ、不揮発性記憶素子の書き込み性能を向上させることが可能となる。
図5は、本実施形態の記憶装置における不揮発性記憶素子の第2の変更例の構成を模式的に示した図である。なお、基本的な事項は上述した実施形態と同様であるため、上述した実施形態で説明した事項の説明は省略する。
本変更例でも、上述した第1の変更例と同様に、絶縁層23は、アンチモンテルル結晶層21aとゲルマニウムテルル結晶層22との間に位置し、アンチモンテルル結晶層21a及びゲルマニウムテルル結晶層22に接している。ただし、上述した第1の変更例では、アンチモンテルル結晶層21aの上面に絶縁層23が接していたが、本変更例では、アンチモンテルル結晶層21aの下面に絶縁層23が接している。
本変更例においても、上述した実施形態と同様、効率的な動作を行うことが可能な不揮発性記憶素子を得ることができ、不揮発性記憶素子の書き込み性能を向上させることが可能となる。
図6は、本実施形態の記憶装置における不揮発性記憶素子の第3の変更例の構成を模式的に示した図である。なお、基本的な事項は上述した実施形態と同様であるため、上述した実施形態で説明した事項の説明は省略する。
本変更例では、積層構造100に複数の絶縁層23が含まれている。各絶縁層23は、上述した実施形態と同様に、2つのアンチモンテルル結晶層21aの間に位置し且つ2つのアンチモンテルル結晶層21aに接していてもよいし、上述した第1及び第2の変更例と同様に、アンチモンテルル結晶層21aとゲルマニウムテルル結晶層22との間に位置し且つアンチモンテルル結晶層21a及びゲルマニウムテルル結晶層22に接していてもよい。
本変更例においても、上述した実施形態と同様、効率的な動作を行うことが可能な不揮発性記憶素子を得ることができ、不揮発性記憶素子の書き込み性能を向上させることが可能となる。
なお、上述した実施形態及び第1、第2及び第3の変更例では、上部電極12側に正電圧が印加されているが、下部電極11側に正電圧が印加されるようにしてもよい。
また、上述した実施形態及び第1、第2及び第3の変更例では、絶縁層23として2次元層状物質を用いたが、他の絶縁物質を絶縁層23として用いてもよい。例えば、シリコン酸化物(SiO2 )、アルミニウム酸化物(Al23)、チタン酸化物(TiO2 )、ジルコニウム酸化物(ZrO2 )、ハフニウム酸化物(HfO2 )、ゲルマニウム酸化物(GeO2 )、タンタル酸化物(Ta25)等の酸化物や、シリコン窒化物(Si34)、アルミニウム窒化物(AlN)等の窒化物や、シリコン酸窒化物(SiON)、アルミニウム酸窒化物(AlON)、ハフニウム酸窒化物(HfON)、ジルコニウム酸窒化物(ZrON)、ゲルマニウム酸窒化物(GeON)、タンタル酸窒化物(TaON)等の酸窒化物等を、絶縁層23として用いてもよい。
上述した酸化物、酸窒化物を用いる場合は、DT, PF等のトンネル現象を低電圧で起こすために物理膜厚が3nm以下であることが望ましい。
(実施形態2)
次に、第2の実施形態に係る記憶装置(半導体集積回路装置)について説明する。なお、基本的な事項は第1の実施形態と同様であるため、第1の実施形態で説明した事項の説明は省略する。
図7は、第2の実施形態に係る記憶装置における不揮発性記憶素子の構成を模式的に示した図である。
本実施形態の不揮発性記憶素子100も、第1の実施形態の不揮発性記憶素子100と同様、電極11及び電極12と、電極11と電極12との間に位置する積層構造20とを含んでいる。
積層構造20は、アンチモンテルル(Sb2Te3)結晶層21と、ゲルマニウムテルル(GeTe)結晶層22と、電極11及び電極12の一方に接し且つ2次元層状物質で形成された絶縁層23とを含んでいる。絶縁層23は、アンチモンテルル結晶層21に接していることが好ましい。
絶縁層23を構成する2次元層状物質には、2層以上の2次元物質で形成された多層2次元物質を用いてもよいし、1層の2次元物質で形成された単層2次元物質を用いてもよい。本実施形態では、多層2次元層状物質を用いている。具体的には、2次元層状物質には、単原子層状物質の類似化合物h−BN(hexagonal-boron nitride)或いはTMD(transition metal dichalcogenide)等を用いることができる。TMDとしては、MX2 (M=Ti、Zr、Hf、V、Nb、Ta、Mo、W. X=S、Se、Te)等を用いることができる。更に、13族カルコゲナイドであるGaS, GaSe, GaTe, In Se等、や14族カルコゲナイドであるGeS, SnS2, SnSe2, PbO等、や水酸化2価金属M(OH)2(M=Mg, Ca, Mn, Fe, Co, Ni, Cu, Cd等)、や層状酸化物であるチタン酸化物(Ti0.91O2, Ti0.87O2, Ti4O9, Ti5O11, Ti0.8Co0.2O2, Ti0.6Fe0.4O2, Ti(5.2-2x)/6Mnx/2O2( 0 ≦ x ≦ 0.4 ))、タンタル酸化物(TaO6)、マンガン酸化物(MnO6)、コバルト酸化物(CoO2)、モリブデン酸化物(MoO2)、タングステン酸化物(W2O7)、ニオブ酸化物(Nb6O17, Nb3O8)、ルテニウム酸化物(RuO2.1, RuO2)等、も同様に用いることができる。
iPCM, 超格子ライク(super lattice like, SLL)-PCM等の層状物質を用いたメモリ素子を作製する場合、膜剥がれが問題となる。Sb2Te3//Sb2Te3間やSb2Te3//GeTe間にはTe//Te-gap、つまりvan del Waals gapを形成しているがこのvan del Waals gapはとても剥がれやすい。例えばグラフェン同士がvan del Waals gapで結合してグラファイトを形成しているが、グラフェンはグラファイトからテープで簡単に剥離させることができるのと同様に、一般的にvan del Waals gapで積層された2次元層状物質は剥がれ易く、剥がれるとクリーンルーム等で素子作製することができなくなる。そのため剥がれ抑制が重要課題の1つである。極性を持つ2次元物質は2次元物質間の結合力が強いため剥がれ防止効果が有り望ましく、上記物質の中でもh-BN等の極性物質は望ましい。
本実施形態の不揮発性記憶素子100も、第1の実施形態の不揮発性記憶素子100と同様、書き込み信号(書き込み電圧の大きさ及び/又は書き込み電圧の波形等)を変えることで、GeTe層22中のゲルマニウム(Ge)の原子位置が変化し、低抵抗状態及び高抵抗状態の一方を選択的に呈することができる。
本実施形態でも、上述したような積層構造100を有する不揮発性記憶素子により、効率的な動作を行うことが可能な不揮発性記憶素子を有する記憶装置を得ることができる。以下、説明を加える。
図8は、本実施形態に係る不揮発性記憶素子のエネルギーバンド構造を模式的に示した図である。
図8に示すように、電極(電極11又は12に対応)と超格子構造(アンチモンテルル結晶層21及びゲルマニウムテルル結晶層22に対応)間に絶縁層(絶縁層23に対応)が介在していると、電極(電極11又は12に対応)からの電子は絶縁層(23)をトンネリングする。その結果、第1の実施形態と同様に、絶縁層(23)をトンネリングした電子が大きなエネルギーを失ってインパクトイオン化が生じる。このインパクトイオン化によって大量のキャリアが生成されるため、第1の実施形態で述べた理由と同様の理由により、不揮発性記憶素子の書き込み性能を向上させることが可能となる。
また、本実施形態に係る不揮発性記憶素子では、電極(11又は12)と超格子構造(21及び22)との間に絶縁層(23)が介在しているため、第1の実施形態で述べた理由と同様の理由により、効率的に熱を使用することが可能である。すなわち、2次元層状物質の高断熱性によって、熱が外部に伝導することを効率的に抑制することができる。特に、積層構造20から電極(11又は12)への熱伝導を効果的に抑制することができる。電極(11又は12)は不揮発性記憶素子の外側の外部要素に接続されているため、電極を介して外部に熱が逃げやすい。本実施形態では、2次元層状物質で形成された絶縁層(23)が電極(11又は12)と超格子構造(21及び22)との間に介在しているため、不揮発性記憶素子内で発生した熱が外部に逃げることを効果的に抑制することができる。したがって、本実施形態では、積層構造20内で発生した熱を効率的に使用することができ、不揮発性記憶素子の書き込み性能を向上させることが可能となる。
以上のように、本実施形態でも、第1の実施形態と同様、効率的な動作を行うことが可能な不揮発性記憶素子を有する記憶装置を得ることができる。
また、本実施形態では、電極(11又は12)と超格子構造(21及び22)との間に2次元層状物質で形成された絶縁層(23)が介在しているため、アンチモンテルル結晶層21の配向性(c軸配向性)を向上させることができる。すでに説明したように(図2参照)、アンチモンテルル(Sb2Te3)の単位構造UNTは、Te層/Sb層/Te層/Sb層/Te層という構造を有している。2次元層状物質上には、SbよりもTeの方が優先的に付着する。そのため、2次元層状物質上には、Te層、Sb層、Te層、Sb層、Te層という順序で結晶成長が行われ、アンチモンテルル結晶層21の配向性(c軸配向性)を向上させることができる。したがって、優れた積層構造100を形成することができ、優れた特性を有する不揮発性記憶素子を得ることができる。
図9は、本実施形態の記憶装置における不揮発性記憶素子の変更例の構成を模式的に示した図である。なお、基本的な事項は上述した実施形態と同様であるため、上述した実施形態で説明した事項の説明は省略する。
上述した実施形態では、絶縁層23が下部電極11に接していたが、本変更例では、絶縁層23が上部電極12に接している。
本変更例においても、上述した実施形態と同様、効率的な動作を行うことが可能な不揮発性記憶素子を得ることができ、不揮発性記憶素子の書き込み性能を向上させることが可能となる。
なお、上述した実施形態及び変更例では、上部電極12側に正電圧が印加されているが、下部電極11側に正電圧が印加されるようにしてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11…電極 12…電極
20…積層構造 21…アンチモンテルル結晶層
22…ゲルマニウムテルル結晶層 23…絶縁層
100…不揮発性記憶素子

Claims (8)

  1. 第1の抵抗状態及び前記第1の抵抗状態よりも高抵抗の第2の抵抗状態を有する不揮発性記憶素子を含む記憶装置であって、
    前記不揮発性記憶素子は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に位置する積層構造と、を備え、
    前記積層構造は、第1のアンチモンテルル層と、第1のゲルマニウムテルル層と、前記第1の電極及び前記第2の電極から離間した絶縁層と、を含み、
    前記絶縁層は、2次元層状物質で形成されている
    ことを特徴とする記憶装置。
  2. 前記絶縁層は、前記第1のアンチモンテルル層に接している
    ことを特徴とする請求項1に記載の記憶装置。
  3. 前記積層構造は、第2のアンチモンテルル層をさらに含み、
    前記絶縁層は、前記第1のアンチモンテルル層と前記第2のアンチモンテルル層との間に位置し、前記第1のアンチモンテルル層及び前記第2のアンチモンテルル層に接している
    ことを特徴とする請求項1に記載の記憶装置。
  4. 前記絶縁層は、前記第1のアンチモンテルル層と前記第1のゲルマニウムテルル層との間に位置し、前記第1のアンチモンテルル層及び前記第1のゲルマニウムテルル層に接している
    ことを特徴とする請求項1に記載の記憶装置。
  5. 前記積層構造は、第2のゲルマニウムテルル層をさらに含み、
    前記絶縁層は、前記第1のゲルマニウムテルル層と前記第2のゲルマニウムテルル層との間に位置している
    ことを特徴とする請求項1に記載の記憶装置。
  6. 第1の抵抗状態及び前記第1の抵抗状態よりも高抵抗の第2の抵抗状態を有する不揮発性記憶素子を含む記憶装置であって、
    前記不揮発性記憶素子は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に位置する積層構造と、を備え、
    前記積層構造は、アンチモンテルル層と、ゲルマニウムテルル層と、前記第1の電極及び前記第2の電極の一方に接し且つ2次元層状物質で形成された絶縁層と、を含む
    ことを特徴とする記憶装置。
  7. 前記2次元層状物質は、h−BN(hexagonal-boron nitride)、TMD(transition metal dichalcogenide)、13族カルコゲナイド、14族カルコゲナイド、水酸化2価金属、及び層状酸化物から選択される
    ことを特徴とする請求項6に記載の記憶装置。
  8. 前記絶縁層は、前記アンチモンテルル層に接している
    ことを特徴とする請求項6に記載の記憶装置。
JP2017180741A 2017-09-20 2017-09-20 記憶装置 Active JP6505799B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017180741A JP6505799B2 (ja) 2017-09-20 2017-09-20 記憶装置
US15/908,145 US20190088868A1 (en) 2017-09-20 2018-02-28 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017180741A JP6505799B2 (ja) 2017-09-20 2017-09-20 記憶装置

Publications (2)

Publication Number Publication Date
JP2019057604A JP2019057604A (ja) 2019-04-11
JP6505799B2 true JP6505799B2 (ja) 2019-04-24

Family

ID=65720709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017180741A Active JP6505799B2 (ja) 2017-09-20 2017-09-20 記憶装置

Country Status (2)

Country Link
US (1) US20190088868A1 (ja)
JP (1) JP6505799B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021190574A (ja) 2020-05-29 2021-12-13 キオクシア株式会社 記憶装置
US11744167B2 (en) 2020-11-27 2023-08-29 Samsung Electronics Co., Ltd. Semiconductor apparatus including a phase change material layer having a first and a second chalcogen layer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015309A (ja) * 2013-07-03 2015-01-22 株式会社東芝 記憶装置
KR102237826B1 (ko) * 2014-07-18 2021-04-08 삼성전자주식회사 그래핀 소자와 그 제조 및 동작방법과 그래핀 소자를 포함하는 전자장치
US10121932B1 (en) * 2016-11-30 2018-11-06 The United States Of America As Represented By The Secretary Of The Navy Tunable graphene light-emitting device
US10283710B2 (en) * 2017-09-05 2019-05-07 Sandisk Technologies Llc Resistive random access memory device containing replacement word lines and method of making thereof

Also Published As

Publication number Publication date
US20190088868A1 (en) 2019-03-21
JP2019057604A (ja) 2019-04-11

Similar Documents

Publication Publication Date Title
KR102514350B1 (ko) 스위치 소자 및 기억 장치
JP5756847B2 (ja) 自己整流型rramセル構造およびそのクロスバーアレイ構造
US11195996B2 (en) Phase-change memory device having reversed phase-change characteristics and phase-change memory having highly integrated three-dimensional architecture using same
KR102297252B1 (ko) 스위치 소자 및 기억 장치
JP6697366B2 (ja) 超格子メモリ及びクロスポイント型メモリ装置
US10056432B2 (en) Self-rectifying RRAM cell structure having two resistive switching layers with different bandgaps and RRAM 3D crossbar array architecture
JP6162031B2 (ja) 相変化メモリおよび半導体記録再生装置
US8396335B2 (en) Solid-state memory and semiconductor device
TWI553925B (zh) 自整流電阻式隨機存取記憶體記憶胞結構
US9893280B2 (en) Memory device
JP2014033041A (ja) スイッチ素子およびそれを用いたクロスバー型メモリアレイ
US10026895B2 (en) Superlattice memory and crosspoint memory device
JP2015015309A (ja) 記憶装置
US11522132B2 (en) Storage device and storage unit with a chalcogen element
JP6505799B2 (ja) 記憶装置
WO2017111776A1 (en) Non-volatile memory devices including integrated ballast resistor
JP2011082316A (ja) 半導体記憶装置
JP6270600B2 (ja) 相変化メモリ
KR101416243B1 (ko) 상보적 저항 스위칭 메모리 소자 및 그 제조방법
WO2019181273A1 (ja) クロスポイント素子および記憶装置
KR101471971B1 (ko) 다층 터널 배리어 선택 소자를 이용한 비선형 저항 스위칭 메모리 소자 및 그 제조방법
KR101445568B1 (ko) 비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법
JP6505800B2 (ja) 記憶装置
US20170062522A1 (en) Combining Materials in Different Components of Selector Elements of Integrated Circuits
US20230088249A1 (en) Semiconductor device and semiconductor apparatus including the same

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190327

R151 Written notification of patent or utility model registration

Ref document number: 6505799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151