CN110114894B - 采用定位掺杂的非易失性存储结构 - Google Patents

采用定位掺杂的非易失性存储结构 Download PDF

Info

Publication number
CN110114894B
CN110114894B CN201780080884.8A CN201780080884A CN110114894B CN 110114894 B CN110114894 B CN 110114894B CN 201780080884 A CN201780080884 A CN 201780080884A CN 110114894 B CN110114894 B CN 110114894B
Authority
CN
China
Prior art keywords
conversion layer
doping
region
lateral regions
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780080884.8A
Other languages
English (en)
Other versions
CN110114894A (zh
Inventor
吕志超
盖理·贝拉·布朗纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Ruike Microelectronics Co ltd
Original Assignee
Hefei Ruike Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Ruike Microelectronics Co ltd filed Critical Hefei Ruike Microelectronics Co ltd
Priority to CN202310810904.XA priority Critical patent/CN116847662A/zh
Priority to CN202310810901.6A priority patent/CN116782666A/zh
Publication of CN110114894A publication Critical patent/CN110114894A/zh
Application granted granted Critical
Publication of CN110114894B publication Critical patent/CN110114894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

公开一种阻变随机存取存储器(RRAM)。该RRAM包括由钨构成的底电极；以及设于所述底电极上方的由氧化铪构成的一转换层，所述转换层包括细丝结构以及含掺杂材料的一个或多个横向区域，其中，所述一个或多个横向区域位于所述转换层的顶部区域和底部区域之间。该RRAM还包括设于所述转换层上方的顶电极。

Description

采用定位掺杂的非易失性存储结构
技术领域
本发明涉及一种采用定位掺杂的非易失性存储结构。
背景技术
非易失性存储器是一种即使在断电后仍可存储信息的存储器设备。非易失性存储(NVM)装置可以为只读存储器、可重写存储器、随机存取存储器(RAM)或其组合，并且可采用各种技术。非易失性RAM当中的一类为阻变RAM，其所采用的技术包括细丝阻变随机存取存储(RRAM或ReRAM)单元、界面RRAM单元、磁阻性RAM(MRAM)单元、相变存储(PCM)单元(如包括锗、锑、碲合金在内的硫族化物)、忆阻存储单元以及可编程金属化单元(如导电桥接RAM(CBRAM)单元)。RRAM单元具有快速的操作时间和低功耗性能，因此在嵌入式应用和独立式应用中，成为一种前景广阔的非易失性存储装置。
发明内容
根据一个实施例，本发明公开一种阻变随机存取存储器(RRAM)，包括：由钨构成的一底电极；设于所述底电极上方的由氧化铪构成的一转换层，所述转换层包括细丝结构以及含掺杂材料的一个或多个横向区域，其中，所述一个或多个横向区域位于所述转换层的顶部区域和底部区域之间；以及一顶电极，设于所述转换层上方。
根据另一个实施例，本发明公开一种存储装置，包括：一底电极；一切换层，由设于所述底电极上方的材料构成，所述转换层包括具有第一浓度的掺杂材料的一个或多个横向区域，其中，所述一个或多个横向区域位于所述转换层的顶部区域和底部区域之间，所述顶部区域和所述底部区域中的每一个均：(i)包括具有低于所述第一浓度的第二浓度的所述掺杂材料；或者(ii)不包括所述掺杂材料；以及一顶电极，设于所述转换层上方。
根据另一个实施例，本发明公开一种方法，包括：在一底电极上方设置转换层的底部区域，所述底部区域：(i)包括具有第一浓度的掺杂材料；或者(ii)不包括掺杂材料；在所述转换层的所述底部区域上方设置一个或多个横向区域，所述一个或多个横向区域包括高于所述第一浓度的第二浓度的所述掺杂材料；以及在所述一个或多个横向区域上方设置所述转换层的顶部区域，所述顶部区域：(i)包括具有所述第一浓度的所述掺杂材料；或者(ii)不包括所述掺杂材料。
附图说明
通过以下给出的详细描述和本发明各实施方式附图，可以更加全面地理解本发明。
图1所示为根据一种实施方式具有含选择性定位掺杂材料的转换层的存储结构。
图2所示为根据一种实施方式具有定位于所述转换层中的掺杂材料层的存储结构。
图3所示为根据一种实施方式具有以一定浓度定位于所述转换层中的掺杂材料的存储结构。
图4所示为根据一种实施方式具有定位于所述转换层内的多个掺杂层的存储结构。
图5为根据一种实施方式用于制造存储结构的制造工艺流程图。
具体实施方式
下文中，将以本领域技术人员的通用术语，对各说明性实施方式的各个方面进行描述，以将其工作实质传达给本领域的其他技术人员。然而，对于本领域技术人员而言容易理解的是，本发明可仅以以下所描述的各个方面当中的一部分进行实施。为了使说明性实施方式能够被彻底理解，文中给出了用于解释目的的具体数字，材料和构造。然而，对于本领域技术人员而言容易理解的是，本发明在没有这些具体细节的情况下仍可实施。此外，为了避免模糊各说明性实施方式的描述焦点，文中省略了对本领域熟知特征的描述，或者仅对其进行简单描述。虽然本申请描述的各实施方式针对RRAM单元，但是在其他实施方式中，所述技术也可用于例如包括CBRAM单元、界面RRAM单元、MRAM单元、PCM单元或其他可编程金属化单元在内的其他细丝RAM技术。
阻变随机存取存储器(RRAM)为一种非易失性随机存取存储器。RRAM结构包括由导电材料形成的底电极。该RRAM结构还包括形成于所述底电极上方的转换层。当该转换层上施加电压时，将形成一个或多个氧空位，该氧空位扩散透过所述转换层，从而在该转换层中形成导电路径。由此可见，当氧空位在顶底电极之间形成细丝桥接路径时，所述转换层可处于低电阻状态。相反，当氧空位的移动阻断了细丝路径时，该转换层可处于高电阻状态(如复位)。其中，细丝路径断开的原因在于因氧空位的移动而形成的间隙。
随着时间的推移，氧空位可重新连接，从而消除细丝路径中的间隙，使得转换层无意地从高电阻状态变成低电阻状态。此外，氧分子的移位也可导致形成氧空位细丝路径，使得转换层无意地从高电阻状态变成低电阻状态。由此可见，数据可在RRAM结构中存储的时间长度，也称数据保持能力取决于氧空位细丝路径中的间隙所能维持的时间长度。因此，通过延长氧空位将已阻断细丝路径重新连接之前所经过的时间长度，可以提高RRAM结构的数据保持能力。其中，延长氧空位重新连接之前所经过的时间长度的一种方法为，在转换层中添加掺杂材料。通过在转换层中加入掺杂材料，可以抑制导致细丝路径的氧空位运动，并延长氧空位重新连接之前所经过的时间长度，从而提高RRAM结构的数据保持能力。然而，当向转换层内添加掺杂材料时，还将增大转换层的氧空位形成电压。该形成电压的升高可能会要求存储结构采用更厚的氧化物晶体管，或者对RRAM结构的处理用途造成限制。
本发明实施方式可通过掺杂材料在转换层中的选择性定位，解决上述及其他问题。通过将与氧空位间隙对应的掺杂材料进行选择性定位，可提高RRAM结构的数据保持能力，从而改善其性能。此外，由于掺杂材料仅存在于转换层的一部分，而非整个转换层中，因此RRAM结构的氧空位细丝路径形成电压等其他特性保持不变。除了上述优点之外，本发明实施方式还具有其他优点。
图1所示为根据一种实施方式具有含选择性定位掺杂材料的转换层的存储结构100。存储结构100可包括底电极110。在一种实施方式中，底电极110可由导电材料形成。导电材料的例子包括，但不限于，铜，金，银，钨，氮化钛(TiN)，氮化钽(TaN)，铝铜合金(AlCu)，碲化铜(CuTe)，石墨烯或类似材料。底电极110上方可形成有转换层120。转换层120可通过化学气相沉积法(CVD)、原子层沉积法(ALD)、溅射法或任何合适方法形成，以下将参考图2和图3，对此进行进一步详细描述。在一种实施方式中，存储结构100可以为RRAM结构，且转换层120可由过渡金属氧化物(TMO)等介电材料形成。TMO的例子包括，但不限于，化学计量氧化铪(HfOx)、化学计量氧化钽(TaOx)、化学计量氧化钛(TiOx)或其他类似材料。在一些实施方式中，转换层120可由多个介电层形成。转换层120可包括一条或多条氧空位细丝路径140，该氧空位细丝路径可作为贯通转换层120的导电路径。氧空位细丝路径140可通过向转换层120施加电压的方式形成。
在另一实施方式中，存储结构100可以为CBRAM结构，且转换层120可由固体电解质材料形成。固体电解质的例子包括，但不限于，氧化钇稳定氧化锆(YSZ)、β-氧化铝固体电解质(BASE)、三氟化镧(LaF3)、非晶硅、二硫化锗(GeS2)或其他类似材料。在本实施方式中，转换层120可包括离子细丝路径，而非氧空位细丝路径140，该离子细丝路径可作为贯通转换层120的导电路径。该离子细丝路径可通过向转换层120施加电压的方式形成。
转换层120可具有电阻值，其中，该电阻值可在施加电压时发生变化。举例而言，当施加电压时，转换层120可在高电阻状态与低电阻状态之间切换。在一种实施方式中，所述高电阻状态可介于100～500千欧(含此两值)之间，所述低电阻状态可介于10～30千欧(含此两值)之间。在一些实施方式中，所述高电阻状态与低电阻状态之比可大于1。举例而言，如果所述高电阻状态下的电阻为100千欧，且所述低电阻状态下的电阻为10千欧，则所述比值可以为10(如100千欧/10千欧)。在一些实施方式中，所述高电阻状态与低电阻状态之比可大于10。
在一些实施方式中，转换层120可以为如上所述的固体电解质材料。其中，所述高电阻状态可介于100兆欧～1千兆欧之间(含此两值)，所述低电阻状态可介于10千欧～千欧(含此两值)。
掺杂材料130可选择性定位于转换层120中。在一种实施方式中，掺杂材料130可选择性定位为与氧空位细丝路径140中的间隙相对应，以提高存储结构100的数据保持能力。在其他实施方式中，掺杂材料130可选择性定位于转换层120内的任意位置。在一种实施方式中，存储结构100可以为RRAM结构，掺杂材料130可以为铝(Al)，锆(Zr)，镉(Cd)，钆(Gd)，钽(Ta)，钨(W)，镍(Ni)，硅(Si)，镁(Mg)，锶(Sr)，钡(Ba)，钪(Sc)，钇(Y)，铟(In)，锗(Ge)，锡(Sn)，钛(Ti)，铪(Hf)，铌(Nb)，钼(Mo)，锑(Sb)，碲(Te)，铊(Tl)，铅(Pb)，铜(Cu)，银(Ag)，复合材料或其他类似材料。在一些实施方式中，存储结构100可以为CBRAM结构，掺杂材料130可以为氧化钛，锑(Sb)，GeS2或其他类似材料。掺杂材料130可通过CVD，ALD，溅射法或任何合适方法实现在转换层120内的选择性定位。
转换层120上方可设置顶电极150。顶电极150可以为导电材料。导电材料的例子包括，但不限于，铝，铜或任何类似材料。顶电极150可通过CVD，ALD，溅射法或其他合适方法形成于阻变层120上方。在一些实施方式中，顶电极150可以为存储结构100的位线。在其他实施方式中，顶电极150可对应于半导体器件其他连接结构的标准金属化层。
图2所示为根据一种实施方式具有定位于所述转换层中的掺杂层的存储结构200。存储结构200包括可分别与图1转换层120和氧空位细丝路径140对应的转换层220和氧空位细丝路径240。出于说明目的，图中未示出底电极110和顶电极150。存储结构200可包括由与图1掺杂材料130对应的材料形成的掺杂层230。转换层220可包括底部区域260和顶部区域270。转换层220和掺杂层230可通过CVD，ALD，溅射法或其他合适方法形成。在一种实施方式中，可利用气相化学工艺在底电极上方依次沉积转换层220材料的薄膜层，直至所述薄膜层达到与掺杂层230在转换层220内的所需位置相对应的预设高度，所述薄膜层可形成转换层220的底部区域260。在另一实施方式中，可在所述沉积工艺的不同时间段使用含不同材料的多个气体源，以在整个转换层220中形成具有变化浓度的所述不同材料。在一种实施方式中，掺杂层230的所需位置可对应于氧空位细丝路径240内的间隙。在另一实施方式中，掺杂层230的所需位置可以为转换层220内的任意位置。在达到所述预设高度后，可继续依次沉积所述掺杂材料的一个或多个薄膜层，以形成掺杂层230。在形成掺杂层230后，可继续依次沉积转换层220材料的其他薄膜层，以形成转换层220的顶部区域270。
在一种实施方式中，存储结构200可以为RRAM结构，转换层220可由TMO等介电材料形成。TMO的例子包括，但不限于，HfOx，TaOx，TiOx或其他类似材料。掺杂层230的材料可以为Al，Zr，Cd，Gd，Ta，W，Ni，Si，Mg，Sr，Ba，Sc，Y，In，Ge，Sn，Ti，Hf，Nb，Mo，Sb，Te，Tl，Pb，Cu，Ag，复合材料或其他类似材料。在另一实施方式中，存储结构200可以为CBRAM结构，转换层220可由固体电解质材料形成。固体电解质的例子包括，但不限于，YSZ，BASE，LaF3，非晶硅，GeS2或其他类似材料。掺杂层230的材料可以为氧化钛，Sb，GeS2或其他类似材料。
图3所示为根据一种实施方式具有以一定浓度定位于所述转换层中的掺杂材料的存储结构300。存储结构300包括可分别与图1转换层120和氧空位细丝路径140对应的转换层320和氧空位细丝路径340。出于说明目的，图中未示出底电极110和顶电极150。存储结构300可包括与图1掺杂材料130对应的一定浓度的掺杂材料330。转换层320可包括底部区域360和顶部区域370。转换层320和掺杂材料330可通过CVD，ALD，溅射法或其他合适方法形成。在一种实施方式中，可利用气相化学工艺在底电极上方依次沉积转换层320材料的薄膜层，直至所述薄膜层达到与掺杂层330在转换层320内的所需位置相对应的预设高度，所述薄膜层可形成转换层320的底部区域360。在另一实施方式中，可在所述沉积工艺的不同时间段使用含不同材料的多个气体源，以在整个转换层220中形成具有变化浓度的所述不同材料。在一种实施方式中，掺杂层330的所需位置可对应于氧空位细丝路径340内的间隙。在另一实施方式中，掺杂层330的所需位置可以为转换层320内的任意位置。在达到所述预设高度后，可在转换层320材料中添加掺杂材料330，并将其沉积在底部区域360上方，以形成含具有变化浓度的掺杂材料330的横向区域380。在一种实施方式中，掺杂材料330的浓度可首先增大，直至在横向区域380的中央部分附近达到最大值。然后，随着后续薄膜层继续沉积于横向区域380的中央部分上方，掺杂材料330的浓度可开始逐渐减小。随后，可继续沉积不含掺杂材料330的转换层320材料薄膜层，以形成转换层320的顶部区域370。
在一种实施方式中，存储结构300可以为RRAM结构，转换层320可由TMO等介电材料形成。TMO的例子包括，但不限于，HfOx，TaOx，TiOx或其他类似材料。掺杂材料330可以为Al，Zr，Cd，Gd，Ta，W，Ni，Si，Mg，Sr，Ba，Sc，Y，In，Ge，Sn，Ti，Hf，Nb，Mo，Sb，Te，Tl，Pb，Cu，Ag，复合材料或其他类似材料。在另一实施方式中，存储结构300可以为CBRAM结构，转换层320可由固体电解质材料形成。固体电解质的例子包括，但不限于，YSZ，BASE，LaF3，非晶硅，GeS2或其他类似材料。掺杂材料330可以为氧化钛，Sb，GeS2或其他类似材料。
图4所示为根据一种实施方式具有定位于所述转换层内的多个掺杂层的存储结构400。存储结构400包括可分别与图1转换层120和氧空位细丝路径140对应的转换层420和氧空位细丝路径440。出于说明目的，图中未示出底电极110和顶电极150。转换层420可包括第一掺杂层430、第二掺杂层435、底部区域460和顶部区域470。转换层420、第一掺杂层430和第二掺杂层435可通过CVD，ALD，溅射法或其他合适方法形成。其中，可利用气相化学工艺在底电极上方依次沉积转换层420材料的薄膜层，直至所述薄膜层达到与第一掺杂层430在转换层420内的所需位置相对应的预设高度，所述薄膜层可形成转换层420的底部区域460。在一种实施方式中，第一掺杂层430的所需位置可对应于氧空位细丝路径440中的间隙。在另一实施方式中，第一掺杂层430的所需位置可以为转换层420内的任意位置。在达到所述预设高度后，可继续依次沉积所述掺杂材料的一个或多个薄膜层，以形成第一掺杂层430。
在一种实施方式中，存储结构400可以为RRAM结构，转换层420可由TMO等介电材料形成。TMO的例子包括，但不限于，HfOx，TaOx，TiOx或其他类似材料。第一掺杂层430的材料可以为Al，Zr，Cd，Gd，Ta，W，Ni，Si，Mg，Sr，Ba，Sc，Y，In，Ge，Sn，Ti，Hf，Nb，Mo，Sb，Te，Tl，Pb，Cu，Ag，复合材料或其他类似材料。在另一实施方式中，存储结构400可以为CBRAM结构，转换层420可由固体电解质材料形成。固体电解质的例子包括，但不限于，YSZ，BASE，LaF3，非晶硅，GeS2或其他类似材料。第一掺杂层430可以为氧化钛，Sb，GeS2或其他类似材料。
在一种实施方式中，在沉积第一掺杂材料层430后以及形成第二掺杂层435之前，可在第一掺杂材料层430上方依次沉积转换层420材料的薄膜层，以在第一掺杂层430和第二掺杂层435之间形成一层转换层420的材料。在另一实施方式中，第二掺杂层435可直接形成于第一掺杂材料层430上方。第二掺杂材料层435可通过CVD，ALD，溅射法或其他合适方法形成。在一种实施方式中，第二掺杂层435的材料可与第一掺杂层430的材料相同。在另一实施方式中，第二掺杂层435的材料可以为与第一掺杂层430材料不同的任何合适材料。在形成第二掺杂层435后，可继续在第二掺杂层435上方沉积转换层420的材料，以形成转换层420的顶部区域470。在一些实施方式中，第一掺杂层430的掺杂材料和第二掺杂层435的掺杂材料可扩散进入转换层420的邻近薄膜层中，从而可使得第一掺杂层430和第二掺杂层435之间的转换层420材料具有一定浓度的第一掺杂层430掺杂材料和第二掺杂层435掺杂材料。
虽然存储结构400示为具有多个掺杂层，但在其他实施方式中，存储结构也可具有多个如图3所述的含具有变化浓度的一种或多种掺杂材料的横向区域。此外，虽然存储结构400示为具有第一掺杂层430和第二掺杂层435，但在其他实施方式中，存储结构400也可包括位于转换层420内的任意数目的掺杂层。
图5为根据一种实施方式用于制造存储结构的制造工艺流程图。需要注意的是，为了促进方法500的说明，下文描述中可使用图1～图4中的元件。方法500可实施为一项或多项操作。需要注意的是，方法500可以任何顺序实施，而且其操作既可与下文所述相同，也可有所增减。需要注意的是，方法500可由一台或多台半导体制造设备或制造机器实施。
在方法500中，首先如方框510内容所示，在底电极上方形成转换层的底部区域。该转换层可通过CVD，ALD，溅射法或其他合适方法形成。在一种实施方式中，该转换层可以为介电材料，如HfOx，TaOx，TiOx或任何合适材料。在另一实施方式中，该转换层可以为固体电解质，如YSZ，BASE，LaF3或其他类似材料。如方框520内容所示，可在所述底部区域上方形成一个或多个含掺杂材料的横向区域。该横向区域可通过CVD，ALD，溅射法或其他合适方法形成。在一种实施方式中，该横向区域可以为一个或多个如结合图2和图4所述的掺杂层。在另一实施方式中，该横向区域可以为一个或多个如结合图3和图4所述的含具有变化浓度的掺杂材料的区域。如方框530内容所示，可在所述横向区域上方形成所述转换层的顶部区域。该顶部区域可通过CVD，ALD，溅射或任何合适工艺形成。
以上对本发明图示实施方式的描述(包括摘要中的描述内容)并不旨在穷举，或将本发明确切限制于所公开的各形式。虽然本申请出于说明目的描述了本发明的具体实施方式和实施例，但正如相关领域技术人员可认识到的一样，在本发明的范围内，还可进行各种等同修改。其他实施方式可具有与图示实施方式排列顺序不同的层，或者在图示实施方式的基础上对层数进行增减。
虽然以上为了以最有助于理解本发明的方式描述各项操作而将所述操作描述为多个独立的操作，但是该描述顺序不应被理解为暗示所述操作必然有赖于顺序。具体而言，所述操作无需一定以所述顺序实施。
本申请中，使用“之上”、“上方”、“下”、“之间”以及“上”这些词语指示一个材料层或部件与其他层或部件的相对位置。举例而言，当将一个层描述为沉积于另一层“上方”、“之上”或“下”时，表示该层既可与所述另一层直接接触，也可由一个或多个中间层将两者隔开。此外，当将一个层描述为沉积于两个层“之间”时，表示该层既可与所述两个层直接接触，也可由一个或多个中间层隔开。与此相反，当将第一层描述为处于第二层“上”时，表示其与该第二层直接接触。类似地，除非另有明确说明，当将一个构件描述为沉积于两个层“之间”时，表示该构件既可与所述各相邻构件直接接触，也可由一个或多个中间层隔开。
本申请中，“例”或“例示”两词用于表示作为示例，实例或例证。本申请中，描述为“例”或“例示”的任何方面或设计并不一定应理解为比其他方面或设计优选或更具优势。相反地，使用“例”或“例示”两词的目的在于以具体方式陈述概念。本申请中，“或”一词旨在表示包含意义上的“或”，而非排除意义上的“或”。也就是说，除非另有说明或从上下文中可明确看出，“X包括A或B”旨在表示自然的包容性排列组合方式当中的任何一种。也就是说，如果：“X包括A”；“X包括B”；或X同时包括A和B，则“X包括A或B”在上述任何一种情形下均得到满足。此外，本申请和所附权利要求书中未指定数目的名词可一般理解为其数目为“一个或多个”，除非另外明确指明，或从上下文中可明确看出为单个。另外，文中使用的“实施方式”或“一种实施方式”并不旨在表示同一实施方式，除非本身描述为具有此意。本申请中，“第一”，“第二”，“第三”，“第四”等词旨在用作区分不同元件的标记，并不一定具有其数字部分表示的序数含义。

Claims (18)

1.一种采用定位掺杂的非易失性存储结构，其特征在于，包括：
由钨构成的一底电极；
设于所述底电极上方的由氧化铪构成的一转换层，所述转换层包括细丝结构以及含掺杂材料的一个或多个横向区域，其中，所述一个或多个横向区域位于所述转换层的顶部区域和底部区域之间；以及
一顶电极，设于所述转换层上方，
其中，所述一个或多个横向区域包括：
含所述掺杂材料的第一横向区域；以及
含异于所述掺杂材料的第二掺杂材料的第二横向区域。
2.如权利要求1所述的采用定位掺杂的非易失性存储结构，其特征在于，所述掺杂材料包括铝。
3.如权利要求1所述的采用定位掺杂的非易失性存储结构，其特征在于，所述一个或多个横向区域在所述转换层中的位置对应于所述细丝结构内的间隙。
4.如权利要求3所述的采用定位掺杂的非易失性存储结构，其特征在于，所述对应于所述细丝结构内的间隙的一个或多个横向区域在所述转换层中的位置提高所述采用定位掺杂的非易失性存储结构的数据保持能力。
5.如权利要求1所述的采用定位掺杂的非易失性存储结构，其特征在于，所述一个或多个横向区域中的每一个横向区域均包括所述掺杂材料的层。
6.如权利要求1所述的采用定位掺杂的非易失性存储结构，其特征在于，所述掺杂材料在所述一个或多个横向区域中的浓度在所述一个或多个横向区域中的每一个横向区域的中央附近增大。
7.一种存储装置，其特征在于，包括：
一底电极；
一转换层，由设于所述底电极上方的阻变材料构成，所述转换层包括具有第一浓度的掺杂材料的一个或多个横向区域，其中，所述一个或多个横向区域位于所述转换层的顶部区域和底部区域之间，所述顶部区域和所述底部区域中的每一个均：（i）包括具有低于所述第一浓度的第二浓度的所述掺杂材料；或者（ii）不包括所述掺杂材料；以及
一顶电极，设于所述转换层上方，
其中，所述一个或多个横向区域包括：
由所述掺杂材料构成的第一横向区域；以及
由异于所述掺杂材料的第二掺杂材料构成的第二横向区域。
8.如权利要求7所述的存储装置，其特征在于，所述转换层的所述材料包括过渡金属氧化物。
9.如权利要求7所述的存储装置，其特征在于，所述转换层的所述材料包括氧化钽。
10.如权利要求7所述的存储装置，其特征在于，所述转换层的所述材料包括氧化钛。
11.如权利要求7所述的存储装置，其特征在于，所述转换层的所述材料包括氧化铪。
12.如权利要求7所述的存储装置，其特征在于，所述转换层的所述材料包括固体电解质。
13.如权利要求12所述的存储装置，其特征在于，所述转换层包括离子细丝结构。
14.如权利要求12所述的存储装置，其特征在于，所述掺杂材料包括氧化钛。
15.如权利要求7所述的存储装置，其特征在于，所述一个或多个横向区域包括所述掺杂材料的平面层。
16.一种用于制造存储装置的方法，其特征在于，包括：
在一底电极上方设置转换层的底部区域，所述底部区域：（i）包括具有第一浓度的掺杂材料；或者（ii）不包括掺杂材料；
在所述转换层的所述底部区域上方设置一个或多个横向区域，所述一个或多个横向区域包括高于所述第一浓度的第二浓度的所述掺杂材料；以及
在所述一个或多个横向区域上方设置所述转换层的顶部区域，所述顶部区域：（i）包括具有所述第一浓度的所述掺杂材料；或者（ii）不包括所述掺杂材料，
其中，所述转换层由阻变材料构成，
在所述转换层的所述底部区域上方设置所述一个或多个横向区域包括：
在所述底部区域上方设置含所述掺杂材料的第一横向区域；以及
在所述第一横向区域上方设置含异于所述掺杂材料的第二掺杂材料的第二横向区域。
17.如权利要求16所述的方法，其特征在于，设置所述一个或多个横向区域包括原子层沉积工艺。
18.如权利要求16所述的方法，其特征在于，设置所述一个或多个横向区域包括溅射工艺。
CN201780080884.8A 2016-11-14 2017-11-13 采用定位掺杂的非易失性存储结构 Active CN110114894B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310810904.XA CN116847662A (zh) 2016-11-14 2017-11-13 存储装置
CN202310810901.6A CN116782666A (zh) 2016-11-14 2017-11-13 形成非易失性存储结构的方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662421774P 2016-11-14 2016-11-14
US62/421,774 2016-11-14
US201762503848P 2017-05-09 2017-05-09
US62/503,848 2017-05-09
PCT/US2017/061394 WO2018089937A1 (en) 2016-11-14 2017-11-13 Non-volatile memory structure with positioned doping

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202310810901.6A Division CN116782666A (zh) 2016-11-14 2017-11-13 形成非易失性存储结构的方法
CN202310810904.XA Division CN116847662A (zh) 2016-11-14 2017-11-13 存储装置

Publications (2)

Publication Number Publication Date
CN110114894A CN110114894A (zh) 2019-08-09
CN110114894B true CN110114894B (zh) 2023-07-28

Family

ID=62110041

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202310810904.XA Pending CN116847662A (zh) 2016-11-14 2017-11-13 存储装置
CN201780080884.8A Active CN110114894B (zh) 2016-11-14 2017-11-13 采用定位掺杂的非易失性存储结构
CN202310810901.6A Pending CN116782666A (zh) 2016-11-14 2017-11-13 形成非易失性存储结构的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310810904.XA Pending CN116847662A (zh) 2016-11-14 2017-11-13 存储装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310810901.6A Pending CN116782666A (zh) 2016-11-14 2017-11-13 形成非易失性存储结构的方法

Country Status (3)

Country Link
US (4) US11018295B2 (zh)
CN (3) CN116847662A (zh)
WO (1) WO2018089937A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116847662A (zh) * 2016-11-14 2023-10-03 合肥睿科微电子有限公司 存储装置
CN110148668B (zh) * 2019-05-31 2022-05-17 中国科学院上海微系统与信息技术研究所 Al-Sc-Sb-Te相变材料、相变存储器单元及其制备方法
CN114171084A (zh) * 2020-09-11 2022-03-11 华邦电子股份有限公司 电阻式内存装置、其操作方法及其内存晶胞阵列
US11615843B2 (en) 2020-12-17 2023-03-28 International Business Machines Corporation Controlling voltage resistance through metal-oxide device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003504873A (ja) * 1999-07-13 2003-02-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ｎａｎｄ型フラッシュメモリデバイス
CN101425559A (zh) * 2008-12-05 2009-05-06 中国科学院微电子研究所 电阻转变型存储器及其制造方法
CN101882628A (zh) * 2009-05-06 2010-11-10 中国科学院微电子研究所 一种用于交叉阵列结构存储器的整流器件
CN102683583A (zh) * 2011-03-15 2012-09-19 北京大学 单极阻变存储器及其制造方法
CN103117359A (zh) * 2013-02-07 2013-05-22 北京大学 一种高可靠性非挥发存储器及其制备方法
JP2013125903A (ja) * 2011-12-15 2013-06-24 Toshiba Corp 抵抗変化素子
US8866122B1 (en) * 2012-06-14 2014-10-21 Adesto Technologies Corporation Resistive switching devices having a buffer layer and methods of formation thereof
CN104183633A (zh) * 2013-05-23 2014-12-03 华邦电子股份有限公司 电荷储存结构及其制造方法以及非易失性存储器结构
CN105206743A (zh) * 2014-05-28 2015-12-30 台湾积体电路制造股份有限公司 具有多层器件结构的电阻式随机存取存储器（rram）

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7082052B2 (en) * 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) * 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
US20130082232A1 (en) * 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
JP5198146B2 (ja) * 2008-05-22 2013-05-15 株式会社東芝 不揮発性記憶装置
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
WO2013028376A2 (en) * 2011-08-24 2013-02-28 Rambus Inc. Resistive ram device having improved switching characteristics
US8737114B2 (en) * 2012-05-07 2014-05-27 Micron Technology, Inc. Switching device structures and methods
JP2014216647A (ja) * 2013-04-29 2014-11-17 エーエスエムアイピー ホールディング ビー．ブイ． 金属ドープされた抵抗切り替え層を有する抵抗変化型メモリを製造する方法
US10037801B2 (en) * 2013-12-06 2018-07-31 Hefei Reliance Memory Limited 2T-1R architecture for resistive RAM
FR3022393B1 (fr) * 2014-06-11 2016-07-01 Commissariat Energie Atomique Dispositif de memoire vive resistive
FR3022392B1 (fr) * 2014-06-12 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif de memoire vive resistive
US9390798B2 (en) * 2014-09-15 2016-07-12 Rambus Inc. 1T-1R architecture for resistive random access memory
KR102450814B1 (ko) * 2015-12-29 2022-10-05 에스케이하이닉스 주식회사 문턱 스위칭 장치 및 그 제조 방법과, 이를 포함하는 전자 장치
KR20170078284A (ko) * 2015-12-29 2017-07-07 에스케이하이닉스 주식회사 반도체 장치의 제조 방법 및 동작 방법
KR102464065B1 (ko) * 2016-01-27 2022-11-08 에스케이하이닉스 주식회사 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
FR3050071B1 (fr) * 2016-04-08 2018-05-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Memoire resistive, procedes de fabrication et de programmation associes
TWI774436B (zh) * 2016-09-21 2022-08-11 中國大陸商合肥睿科微電子有限公司 用於初始化電阻式記憶體裝置之技術
WO2018063287A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Conductive bridge resistive random access memory cell
WO2018063320A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Conductive bridge random access memory (cbram) devices with low thermal conductivity electrolyte sublayer
CN116847662A (zh) * 2016-11-14 2023-10-03 合肥睿科微电子有限公司 存储装置
EP3539132A4 (en) * 2016-11-14 2019-11-27 Hefei Reliance Memory Limited SCHEME FOR INTEGRATING A RRAM METHOD AND CELL STRUCTURE WITH REDUCED MASKING OPERATIONS
CN115762599A (zh) * 2017-01-20 2023-03-07 合肥睿科微电子有限公司 阻变式随机存取存储器电路及其操作方法
US11342499B2 (en) * 2017-09-18 2022-05-24 Intel Corporation RRAM devices with reduced forming voltage
US10886466B2 (en) * 2018-02-20 2021-01-05 Hankuk University Of Foreign Studies Research Business Foundation Variable resistor, non-volatile memory element using the same, and method of fabricating the same
US20200343306A1 (en) * 2019-04-26 2020-10-29 Tetramem Inc. Rram-based crossbar array circuits
US11081168B2 (en) * 2019-05-23 2021-08-03 Hefei Reliance Memory Limited Mixed digital-analog memory devices and circuits for secure storage and computing

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003504873A (ja) * 1999-07-13 2003-02-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ｎａｎｄ型フラッシュメモリデバイス
CN101425559A (zh) * 2008-12-05 2009-05-06 中国科学院微电子研究所 电阻转变型存储器及其制造方法
CN101882628A (zh) * 2009-05-06 2010-11-10 中国科学院微电子研究所 一种用于交叉阵列结构存储器的整流器件
CN102683583A (zh) * 2011-03-15 2012-09-19 北京大学 单极阻变存储器及其制造方法
JP2013125903A (ja) * 2011-12-15 2013-06-24 Toshiba Corp 抵抗変化素子
US8866122B1 (en) * 2012-06-14 2014-10-21 Adesto Technologies Corporation Resistive switching devices having a buffer layer and methods of formation thereof
CN103117359A (zh) * 2013-02-07 2013-05-22 北京大学 一种高可靠性非挥发存储器及其制备方法
CN104183633A (zh) * 2013-05-23 2014-12-03 华邦电子股份有限公司 电荷储存结构及其制造方法以及非易失性存储器结构
CN105206743A (zh) * 2014-05-28 2015-12-30 台湾积体电路制造股份有限公司 具有多层器件结构的电阻式随机存取存储器（rram）

Also Published As

Publication number Publication date
CN116782666A (zh) 2023-09-19
US11963465B2 (en) 2024-04-16
CN110114894A (zh) 2019-08-09
US20240224821A1 (en) 2024-07-04
US20190288195A1 (en) 2019-09-19
WO2018089937A1 (en) 2018-05-17
CN116847662A (zh) 2023-10-03
US11653580B2 (en) 2023-05-16
US20210234093A1 (en) 2021-07-29
US11018295B2 (en) 2021-05-25
US20230225227A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
US8847192B2 (en) Resistive switching devices having alloyed electrodes and methods of formation thereof
US7602042B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
US11963465B2 (en) Non-volatile memory structure with positioned doping
US8263420B2 (en) Optimized electrodes for Re-RAM
US9048415B2 (en) Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
US10923658B2 (en) Memory cells and methods of forming memory cells
US8866122B1 (en) Resistive switching devices having a buffer layer and methods of formation thereof
US9123640B2 (en) Three dimensional resistive memory
US20220406845A1 (en) Rram process integration scheme and cell structure with reduced masking operations
US9917250B2 (en) Switching device, method of fabricating the same, and resistive random access memory including the switching device as a selection device
US20130248806A1 (en) Variable resistance memory device and method for fabricating the same
CN107924996B (zh) 存储器单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment