CN104183633A - 电荷储存结构及其制造方法以及非易失性存储器结构 - Google Patents
电荷储存结构及其制造方法以及非易失性存储器结构 Download PDFInfo
- Publication number
- CN104183633A CN104183633A CN201310195693.XA CN201310195693A CN104183633A CN 104183633 A CN104183633 A CN 104183633A CN 201310195693 A CN201310195693 A CN 201310195693A CN 104183633 A CN104183633 A CN 104183633A
- Authority
- CN
- China
- Prior art keywords
- charge storage
- storage layer
- electric charge
- undoped
- storing structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 133
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 238000004140 cleaning Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 16
- 230000007547 defect Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 6
- 239000012459 cleaning agent Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种电荷储存结构及其制造方法以及非易失性存储器结构。电荷储存结构设置于衬底上的介电层上，且包括第一未经掺杂电荷储存层以及经掺杂电荷储存层。第一未经掺杂电荷储存层设置于介电层上。经掺杂电荷储存层设置于第一未经掺杂电荷储存层上。
Description
技术领域
本发明是有关于一种存储器元件及其制造方法以及存储器结构，且特别是有关于一种电荷储存结构及其制造方法以及非易失性存储器结构。
背景技术
在各种存储器产品中，非易失性存储器具有可进行多次数据的存入、读取或抹除等动作，且存入的数据在断电后也不会消失的优点，因此已成为个人电脑和电子设备所广泛采用的一种存储器元件。
典型的非易失性存储器是通过电荷储存层储存电荷，并且通过于衬底、控制栅极层、源极区与漏极区施加合适的偏压，可以使电子注入或是离开电荷储存层，从而达到操作存储器的目的。
一般而言，电荷储存层常使用具有掺质的经掺杂电荷储存层进行电荷储存。然而，当经掺杂电荷储存层下方的穿隧介电层上具有不纯物时，经掺杂电荷储存层会包覆不纯物而形成大量的突出物(Bump)缺陷。此外，由于经掺杂电荷储存层的突出物缺陷会使得后续蚀刻工艺的侧向蚀刻加速，因此会造成图案化后的经掺杂电荷储存层的关键尺寸(critical dimention，CD)变小。
发明内容
本发明的目的在于提供一种电荷储存结构及其制造方法，其可防止形成突出物缺陷，且可避免经蚀刻后的电荷储存结构的关键尺寸变小。
本发明提供一种非易失性存储器结构，其具有较佳的可靠度。
本发明提出一种电荷储存结构，设置于衬底上的介电层上，且包括第一未经掺杂电荷储存层以及经掺杂电荷储存层。第一未经掺杂电荷储存层设置于介电层上。经掺杂电荷储存层设置于第一未经掺杂电荷储存层上。
在本发明的一实施例的电荷储存结构中，上述第一未经掺杂电荷储存层的材料例如是多晶硅。
在本发明的一实施例的电荷储存结构中，上述经掺杂电荷储存层的材料例如是掺杂多晶硅。
在本发明的一实施例的电荷储存结构中，上述电荷储存结构还包括第二未经掺杂电荷储存层，第二未经掺杂电荷储存层设置于经掺杂电荷储存层上。
在本发明的一实施例的电荷储存结构中，上述第二未经掺杂电荷储存层的材料例如是多晶硅。
本发明提出一种电荷储存结构的制造方法，包括下列步骤。于衬底上形成介电层。于介电层上形成第一未经掺杂电荷储存层。于第一未经掺杂电荷储存层上形成经掺杂电荷储存层。
在本发明的一实施例的电荷储存结构的制造方法中，上述第一未经掺杂电荷储存层的形成方法例如是化学气相沉积法。
在本发明的一实施例的电荷储存结构的制造方法中，于形成第一未经掺杂电荷储存层之后，且于形成经掺杂电荷储存层之前，上述电荷储存结构的制造方法还包括对第一未经掺杂电荷储存层进行第一清洗工艺。第一清洗工艺所使用的清洗剂包括稀释氢氟酸(DHF)或氢氟酸蒸汽(VHF)。
在本发明的一实施例的电荷储存结构的制造方法中，上述电荷储存结构的制造方法还包括于经掺杂电荷储存层上形成一第二未经掺杂电荷储存层。
在本发明的一实施例的电荷储存结构的制造方法中，于形成经掺杂电荷储存层之后，且于形成第二未经掺杂电荷储存层之前，上述电荷储存结构的制造方法还包括对经掺杂电荷储存层进行第二清洗工艺。第二清洗工艺所使用的清洗剂包括稀释氢氟酸(DHF)或氢氟酸蒸汽(VHF)。
本发明提出一种非易失性存储器结构，包括：衬底、介电层及电荷储存结构。介电层设置于衬底上。电荷储存结构包括第一未经掺杂电荷储存层及经掺杂电荷储存层。第一未经掺杂电荷储存层设置于介电层上。经掺杂电荷储存层设置于第一未经掺杂电荷储存层上。
在本发明的一实施例的非易失性存储器结构中，上述第一未经掺杂电荷储存层的材料例如是多晶硅。
在本发明的一实施例的非易失性存储器结构中，上述经掺杂电荷储存层的材料例如是掺杂多晶硅。
在本发明的一实施例的非易失性存储器结构中，上述电荷储存结构还包括第二未经掺杂电荷储存层，第二未经掺杂电荷储存层设置于经掺杂电荷储存层上。
在本发明的一实施例的非易失性存储器结构中，上述第二未经掺杂电荷储存层的材料例如是多晶硅。
基于上述，在本发明所提出的电荷储存结构及其制造方法中，由于在介电层与经掺杂电荷储存层之间具有第一未经掺杂电荷储存层，因此可防止经掺杂电荷储存层与介电层上的不纯物形成突出物缺陷，进而可避免经蚀刻后的电荷储存结构的关键尺寸变小。
此外，由于本发明所提出的非易失性存储器结构具有上述电荷储存结构，因此可具有较佳的可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1A至图1D所绘示为本案的一实施例的电荷储存结构的制造流程图。
其中，附图标记说明如下：
100：衬底
102：介电层
104：第一未经掺杂电荷储存层
106：经掺杂电荷储存层
108：第二未经掺杂电荷储存层
110：电荷储存结构
具体实施方式
图1A至图1D所绘示为本案的一实施例的电荷储存结构的制造流程图。
首先，请参照图1A，于衬底100上形成介电层102，介电层102可用以作为穿隧介电层使用。衬底100例如是硅衬底。介电层102的材料例如是氧化硅。介电层102的形成方法例如是热氧化法。
接着，请参照图1B，于介电层102上形成第一未经掺杂电荷储存层104。第一未经掺杂电荷储存层104可作为遮蔽层(shielding layer)使用，其可用以隔离介电层102与后续形成的经掺杂电荷储存层，以避免经掺杂电荷储存层包覆介电层上的不纯物而形成突出物缺陷。第一未经掺杂电荷储存层104的材料例如是多晶硅。第一未经掺杂电荷储存层104的厚度例如是20纳米以上。第一未经掺杂电荷储存层104的形成方法例如是化学气相沉积法。
然后，可选择性地对第一未经掺杂电荷储存层104进行第一清洗工艺。第一清洗工艺可避免在第一未经掺杂电荷储存层104形成原生氧化层(nativeoxide)，且可避免第一未经掺杂电荷储存层104经后续蚀刻而造成缺陷。第一清洗工艺所使用的清洗剂包括稀释氢氟酸(DHF)或氢氟酸蒸汽(VHF)。
接下来，请参照图1C，于第一未经掺杂电荷储存层104上形成经掺杂电荷储存层106。掺杂电荷储存层106的材料例如是掺杂多晶硅。掺杂电荷储存层106中的掺质可为N型掺质或P型掺质，于此技术领域技术人员可依实际的产品需求对掺质的种类进行调整。经掺杂电荷储存层106的形成方法例如是化学气相沉积法。
之后，可选择性地对经掺杂电荷储存层106进行第二清洗工艺。第二清洗工艺可避免在经掺杂电荷储存层106形成原生氧化层(native oxide)，且可避免经掺杂电荷储存层106经后续蚀刻而造成缺陷。第二清洗工艺所使用的清洗剂包括稀释氢氟酸(DHF)或氢氟酸蒸汽(VHF)。
再者，可选择性地于经掺杂电荷储存层106上形成第二未经掺杂电荷储存层108。第二未经掺杂电荷储存层108可防止经掺杂电荷储存层106中的掺质与空气中的水气与氧反应而形成析出物，因此能避免经掺杂电荷储存层106中的掺质析出。第二未经掺杂电荷储存层108的材料例如是多晶硅。第二未经掺杂电荷储存层108的厚度例如是5纳米至20纳米。第二未经掺杂电荷储存层108的形成方法例如是化学气相沉积法。
至此，所形成的电荷储存结构110包括第一未经掺杂电荷储存层104以及经掺杂电荷储存层106，且更可包括第二未经掺杂电荷储存层108。之后，更可对电荷储存结构110进行微影工艺与蚀刻工艺，而将电荷储存结构110图案化成所需的图案，此图案化工艺与后续制作存储器元件的方法为于此技术领域技术人员所周知，故于此不再赘述。
基于上述实施例可知，由于在介电层102与经掺杂电荷储存层106之间具有第一未经掺杂电荷储存层104，且通过第一未经掺杂电荷储存层104可隔离介电层102与经掺杂电荷储存层106，因此可避免经掺杂电荷储存层106包覆介电层上的不纯物而形成突出物缺陷。此外，由于第一未经掺杂电荷储存层104可防止经掺杂电荷储存层106形成突出物缺陷，所以可避免因存在突出物缺陷而使得经蚀刻后的电荷储存结构110的关键尺寸变小的问题发生，进而提升存储器元件的可靠度。
在此实施例中，未经掺杂电荷储存层是指在成膜过程未额外加入掺质的电荷储存层，但在未经掺杂电荷储存层中仍可能存在少量无可避免的杂质。
以下，通过图1D描述本实施例的电荷储存结构。
请参照图1D，电荷储存结构110设置于衬底100上的介电层102上，且包括第一未经掺杂电荷储存层104以及经掺杂电荷储存层106。第一未经掺杂电荷储存层104设置于介电层102上。经掺杂电荷储存层106设置于第一未经掺杂电荷储存层104上。电荷储存结构110更可选择性地包括第二未经掺杂电荷储存层108，第二未经掺杂电荷储存层108设置于经掺杂电荷储存层106上。此外，电荷储存结构110中各构件的材料、形成方法与功效已于上述实施例进行详尽地说明，故于此不再赘述。
此外，通过图1D描述本实施例的非易失性存储器结构。
请参照图1D，非易失性存储器结构包括衬底100、介电层102及电荷储存结构110。电荷储存结构110中各构件的材料、形成方法与功效已于上述实施例进行详尽地说明，故于此不再赘述。此外，于此技术领域技术人员应可知，本实施例的非易失性存储器结构更可包括设置于电荷储存结构110上的导体层(未绘示)与位于导体层两侧的衬底100中的掺杂区(未绘示)，其中导体层可作为栅极，而掺杂区可作为源极区或漏极区。导体层与掺杂区的材料、形成方法与功效为于此技术领域技术人员所熟知，故于此不再赘述。
综上所述，上述实施例至少具有下列特点。上述实施例的电荷储存结构及其制造方法可防止经掺杂电荷储存层与介电层形成突出物缺陷。此外，上述实施例的电荷储存结构及其制造方法可避免经蚀刻后的电荷储存结构的关键尺寸变小，进而提升存储器元件的可靠度。
此外，由于本发明所提出的非易失性存储器结构具有上述电荷储存结构，因此可具有较佳的可靠度。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的申请专利权利要求范围所界定者为准。
Claims (15)
1.一种电荷储存结构，设置于衬底上的介电层上，且包括：
第一未经掺杂电荷储存层，设置于该介电层上；以及
经掺杂电荷储存层，设置于该第一未经掺杂电荷储存层上。
2.如权利要求1所述的电荷储存结构，其中该第一未经掺杂电荷储存层的材料包括多晶硅。
3.如权利要求1所述的电荷储存结构，其中该经掺杂电荷储存层的材料包括掺杂多晶硅。
4.如权利要求1所述的电荷储存结构，还包括第二未经掺杂电荷储存层，设置于经掺杂电荷储存层上。
5.如权利要求4所述的电荷储存结构，其中该第二未经掺杂电荷储存层的材料包括多晶硅。
6.一种电荷储存结构的制造方法，包括：
于衬底上形成介电层；
于该介电层上形成第一未经掺杂电荷储存层；以及
于该第一未经掺杂电荷储存层上形成经掺杂电荷储存层。
7.如权利要求6所述的电荷储存结构的制造方法，其中该第一未经掺杂电荷储存层的形成方法包括化学气相沉积法。
8.如权利要求6所述的电荷储存结构的制造方法，其中于形成该第一未经掺杂电荷储存层之后，且于形成该经掺杂电荷储存层之前，还包括对该第一未经掺杂电荷储存层进行第一清洗工艺。
9.如权利要求6所述的电荷储存结构的制造方法，还包括于该经掺杂电荷储存层上形成第二未经掺杂电荷储存层。
10.如权利要求9所述的电荷储存结构的制造方法，其中于形成该经掺杂电荷储存层之后，且于形成该第二未经掺杂电荷储存层之前，还包括对该经掺杂电荷储存层进行第二清洗工艺。
11.一种非易失性存储器结构，包括：
衬底；
介电层，设置于该衬底上；以及
电荷储存结构，包括：
第一未经掺杂电荷储存层，设置于该介电层上；以及
经掺杂电荷储存层，设置于该第一未经掺杂电荷储存层上。
12.如权利要求11所述的非易失性存储器结构，其中该第一未经掺杂电荷储存层的材料包括多晶硅。
13.如权利要求11所述的非易失性存储器结构，其中该经掺杂电荷储存层的材料包括掺杂多晶硅。
14.如权利要求11所述的非易失性存储器结构，还包括第二未经掺杂电荷储存层，设置于经掺杂电荷储存层上。
15.如权利要求14所述的非易失性存储器结构，其中该第二未经掺杂电荷储存层的材料包括多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310195693.XA CN104183633A (zh) | 2013-05-23 | 2013-05-23 | 电荷储存结构及其制造方法以及非易失性存储器结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310195693.XA CN104183633A (zh) | 2013-05-23 | 2013-05-23 | 电荷储存结构及其制造方法以及非易失性存储器结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104183633A true CN104183633A (zh) | 2014-12-03 |
Family
ID=51964545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310195693.XA Pending CN104183633A (zh) | 2013-05-23 | 2013-05-23 | 电荷储存结构及其制造方法以及非易失性存储器结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104183633A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110114894A (zh) * | 2016-11-14 | 2019-08-09 | 合肥睿科微电子有限公司 | 采用定位掺杂的非易失性存储结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040227179A1 (en) * | 2001-11-26 | 2004-11-18 | Hynix Semiconductor, Inc. | Method of forming polysilicon layers |
| US20050199944A1 (en) * | 2004-03-11 | 2005-09-15 | Tung-Sheng Chen | [non-volatile memory cell] |
| CN1909250A (zh) * | 2005-08-04 | 2007-02-07 | 旺宏电子股份有限公司 | 具有氮化硅－氧化硅介电层的非挥发性记忆元件 |
-
2013
- 2013-05-23 CN CN201310195693.XA patent/CN104183633A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040227179A1 (en) * | 2001-11-26 | 2004-11-18 | Hynix Semiconductor, Inc. | Method of forming polysilicon layers |
| US20050199944A1 (en) * | 2004-03-11 | 2005-09-15 | Tung-Sheng Chen | [non-volatile memory cell] |
| CN1909250A (zh) * | 2005-08-04 | 2007-02-07 | 旺宏电子股份有限公司 | 具有氮化硅－氧化硅介电层的非挥发性记忆元件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110114894A (zh) * | 2016-11-14 | 2019-08-09 | 合肥睿科微电子有限公司 | 采用定位掺杂的非易失性存储结构 |
| US11653580B2 (en) | 2016-11-14 | 2023-05-16 | Hefei Reliance Memory Limited | Non-volatile memory structure with positioned doping |
| CN110114894B (zh) * | 2016-11-14 | 2023-07-28 | 合肥睿科微电子有限公司 | 采用定位掺杂的非易失性存储结构 |
| US11963465B2 (en) | 2016-11-14 | 2024-04-16 | Hefei Reliance Memory Limited | Non-volatile memory structure with positioned doping |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107482014B (zh) | 一种多级单元薄膜晶体管存储器及其制备方法 | |
| CN107170828B (zh) | 一种铁电场效应晶体管及其制备方法 | |
| JP6504178B2 (ja) | ３次元ｎａｎｄメモリ構造体におけるトンネル酸化物層形成の方法および関連するデバイス | |
| US20130264632A1 (en) | Thin film transistor memory and its fabricating method | |
| JP5160751B2 (ja) | フラッシュメモリ素子及びその製造方法 | |
| EP3163606A1 (en) | Flash memory and fabricating method thereof | |
| CN105374753B (zh) | 一种存储器的制造方法 | |
| CN104183633A (zh) | 电荷储存结构及其制造方法以及非易失性存储器结构 | |
| CN106992177B (zh) | 防止闪存单元控制栅极空洞的工艺制造方法 | |
| CN105789206A (zh) | 非挥发性存储器及其制造方法 | |
| CN101807548B (zh) | 纳米晶分栅式闪存的制造过程 | |
| CN113363384B (zh) | 一种HfO2基铁电隧道结器件及其制备方法 | |
| CN100576453C (zh) | 栅极及nmos晶体管的制作方法 | |
| CN103400842B (zh) | 一种金属氧化物薄膜晶体管存储器件及其制备方法 | |
| CN105514106B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN108028271A (zh) | 存储装置及其制作方法、数据读写方法 | |
| US9390931B1 (en) | Manufacturing method of strip-shaped conductive structures and non-volatile memory cell | |
| CN103066025A (zh) | 分离栅闪存之顶部源线耦合的方法 | |
| CN101005047A (zh) | 非挥发性存储器的制造方法 | |
| CN103871860A (zh) | 双层栅介质层结构及其制备方法 | |
| CN102456629A (zh) | 存储器件的形成方法 | |
| TWI690060B (zh) | 記憶體結構及其製造方法 | |
| CN104617217B (zh) | 电阻式非挥发性存储器装置及其制作方法 | |
| US11605641B2 (en) | Flash device and manufacturing method thereof | |
| CN104051246B (zh) | 一种提高高压栅氧可靠性的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141203 |
|
| WD01 | Invention patent application deemed withdrawn after publication |