背景技术
浮栅结构存储器件是目前被大量使用和普遍认可的主流存储器件类型,是一种十分重要的半导体元器件,被广泛应用于电子和计算机行业。传统的浮栅结构存储器件由于其自身结构与材料的选择导致要求快速写入/擦除操作和长时间高稳定性存储相冲突的局限性,且随着技术节点的缩小这一矛盾并没有得到明显改善,限制了浮栅存储器件的发展。
具有纳米晶颗粒浮栅结构的存储器件,其利用纳米晶颗粒作为电荷存储介质,每一个纳米晶颗粒与周围晶粒绝缘且只存储少量几个电子,从而实现了分立电荷存储,降低了隧穿氧化层上的缺陷导致形成的致命的放电通道的危害性,只可能引起局部的纳米晶颗粒上的电荷泄漏,从而保证了电荷的保持特性更加稳定。其中,所述纳米晶颗粒浮栅结构的存储器件包括存储区和外围区,其中存储区为核心区域,用以形成具有数据存储的功能器件,所述外围区用于形成与存储区对应的外接电路,以对所述存储区进行应用。如公开号为CN101807576A的中国专利申请提供了一种纳米晶浮栅结构的存储器件及其形成方法。
图1至图2为现有技术存储器件的形成方法结构示意图。如图1所示,提供基底01,所述基底01包括有存储区1和外围区2,其中存储区1为核心区域,用以形成具有数据存储的功能器件,所述外围区2用于形成与存储区1对应的外接电路,以对所述存储区1进行应用。
继续参考图1,依次在所述基底01上形成隧穿氧化层02、纳米晶颗粒和顶部栅氧化层03。
如图2所示,在所述存储区1上的顶部氧化层03上形成光刻胶层04。接着如图3所示,依次去除位于外围区2上的顶部氧化层03、纳米晶颗粒和隧穿氧化层02。所述步骤之后还包括在所述基底01上形成由晶体管器件等形成的控制电路。
但是,形成有纳米晶颗粒的浮栅结构存储器,与其连接的外围区电路性能十分不稳定,且与其对应的有源器件间的隔离效果不佳。
发明内容
本发明解决的问题是提供一种存储器件的形成方法,提高存储器件的外围区电路性能的稳定性,避免有源器件间的隔离效果下降的问题。
为解决上述问题,本发明一种存储器件的形成方法,包括:
提供基底,所述基底包括存储区和外围区;
在所述外围区的基底上形成牺牲层;
在所述存储区的基底上形成隧穿氧化层;
在所述隧穿氧化层和牺牲层上同时依次形成纳米晶颗粒和顶部氧化层;
依次去除位于所述外围区上的顶部氧化层、纳米晶颗粒和牺牲层。
可选的,所述牺牲层为疏松多孔的材料。
可选的,所述牺牲层和隧穿氧化层的刻蚀选择比范围为5∶1~10∶1。
可选的,所述牺牲层为四乙基正硅酸盐。
可选的,所述牺牲层的厚度范围为100~1000埃。
可选的,还包括在所述顶部氧化层上形成氮化硅层。
可选的,在所述顶部氧化层上形成氮化硅层后,依次去除位于所述氮化硅层、顶部氧化层、纳米晶颗粒和牺牲层。
可选的,所述氮化硅层的厚度范围为300~1500埃。
可选的,形成所述隧穿氧化层工艺为热氧化工艺。
可选的,所述隧穿氧化层的厚度范围为10~30埃。
可选的,形成所述纳米晶颗粒工艺包括:首先采用外延生长方式在隧穿氧化层和牺牲层上同时形成多晶硅核颗粒;然后对多晶硅核颗粒进行化学气相淀积多晶硅,控制淀积的速度和温度形成不同尺寸的纳米晶颗粒。
与现有技术相比,本发明具有以下优点:在所述外围区的基底上形成有覆盖所述基底表面的牺牲层,所述牺牲层与隧穿氧化层相比,具有较高的刻蚀选择比,在去除位于所述外围区上的顶部氧化层、纳米晶颗粒和牺牲层时,可以较快去除所述牺牲层及附着在所述牺牲层上的纳米晶颗粒,避免过长刻蚀对所述基底造成损伤,提高外围区的电路性能的稳定性,同时因为牺牲层易于去除,可以彻底去除所述纳米晶颗粒,避免了对生产线产品的污染,进一步地提高外围区的电路性能的稳定性。
进一步地,因为可以较快去除所述牺牲层及附着在所述牺牲层上的纳米晶颗粒,较短的刻蚀时间可以避免对有源器件间的隔离结构造成损伤,避免有源器件间的隔离效果下降的问题。
具体实施方式
参考图3,发明人发现所述外围区电路性能不稳定,及与其对应的有源器件间的隔离效果不佳原因如下:为了彻底去除所述纳米晶颗粒,需要将位于所述纳米晶颗粒下的隧穿氧化层02完全去除,才能将纳米晶颗粒完全彻底去除,否则纳米晶颗粒会附着在所述隧穿氧化层02上不易去除。同时所述隧穿氧化层02的厚度较小,其厚度范围大致为10~30埃,且隧穿氧化层02通过干法热生长形成,致密性较高,去除速率较慢,所以为能够彻底去除位于纳米晶颗粒下的隧穿氧化层02,需要较长的去除时间,而较长的刻蚀时间会导致过刻蚀,损伤到位于所述隧穿氧化层02下的基底01,使得后续在其上形成的控制电路性能不稳定,导致外围区电路性能十分不稳定;同时所述过刻蚀容易损伤用于有源器件隔离的氧化物,影响隔离效果。
为解决上述问题,本发明提供一种存储器件的形成方法,包括:提供基底,所述基底包括存储区和外围区,在所述外围区的基底上形成牺牲层;在所述存储区的基底上形成隧穿氧化层;在所述隧穿氧化层和牺牲层上同时依次形成纳米晶颗粒和顶部氧化层;依次去除位于所述外围区上的顶部氧化层、纳米晶颗粒和牺牲层。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
首先,如图4所示提供基底100,所述基底100包括存储区1及外围区2,所述存储区1和外围区2位于同一基底100上,且后续工艺在存储区1和外围区2两个区域同时进行。本图示出的存储区1及外围区2为相邻位置,作为其他实施例,所述存储区1及外围区2之间还可以存在有其他的功能器件区。所述基底100可以选自硅基底、绝缘层上的硅(SOI)、或者还可以是其它的材料,例如砷化镓等III-V族化合物。
其中,所述存储区1为核心区域,用以形成具有数据存储的功能器件,所述外围区2用于形成与存储区1对应的控制电路,以对所述存储区1进行控制和应用。
继续参考图4,在所述基底100,包括存储区1及外围区2上形成一层牺牲层200,所述牺牲层200的形成方法为低压化学气相沉积法(LPCVD),所述牺牲层200的厚度范围为100~1000埃,优选地为200埃。
其中,所述牺牲层200为疏松多孔,易去除的材料,与后续形成的隧穿氧化层的材料相比,具有较高的刻蚀选择比,所述牺牲层200和隧穿氧化层的刻蚀选择比范围为5∶1~10∶1。作为一个实施例,所述牺牲层200的刻蚀速率为60~100埃,所述隧穿氧化层的刻蚀速率为10~20埃。
作为一个实施例,所述牺牲层200的材料为四乙基正硅酸盐(TEOS),TEOS的材料疏松多孔,具有较高的刻蚀速率且易于去除,可以在后期去除所述牺牲层200时候,降低去除时间,避免过刻蚀对所述基底100造成损伤,提高外围区的电路性能。
如图5所示,在位于外围区2上的牺牲层200上形成光刻层320。即所述光刻胶层320未覆盖位于存储区1上的牺牲层200。
具体的形成过程可以为首先在存储区1和外围区2上的牺牲层200上同时形成光刻胶层,并对所述光刻胶层进行图案化处理,仅保留位于外围区2上的光刻层320。
如图6所示,去除位于所述存储区1上的牺牲层200,因为有光刻胶层320阻挡,位于外围区2的牺牲层200被保留。可以采用湿法刻蚀去除位于所述存储区1上的牺牲层200,所述湿法刻蚀溶液为含有氢氟酸的溶液。
如图7所示,去除光刻胶层320,暴露出位于所述存储区1上的牺牲层200。所述去除方法可以为氧气灰化。
如图8所示,通过对所述基底100进行氧化生成隧穿氧化层410。因为外围区2上具有牺牲层200,位于所述外围区2上的基底100无法被氧化,所以隧穿氧化层410仅形成在存储区1上。所述隧穿氧化层410的厚度范围为10~30埃,优选地为20埃。
继续参考图8,在所述隧穿氧化层410和牺牲层200上同时生长纳米晶颗粒。所述纳米晶颗粒的生长过程可以如下:首先采用外延生长方式在隧穿氧化层410和牺牲层200上同时形成多晶硅核;然后围绕形成的多晶硅核进行化学气相淀积多晶硅,根据淀积的速度和温度形成各种不同尺寸的纳米晶颗粒。
作为其他实施例,所述纳米晶颗粒材料也可以为金属纳米晶颗粒,所述金属纳米晶颗粒材料为W、Al、Ni、Co、Pt、Sn、Ti、Au和Ag金属中的任意一种。其形成工艺可以为:首先采用溅射或蒸发在隧穿氧化层410和牺牲层200上同时镀膜;然后对形成的薄膜材料进行高温快速热处理,使薄膜材料结晶,形成金属纳米晶颗粒。
继续参考图8,在所述形成有纳米晶颗粒的隧穿氧化层410上形成顶部氧化层420,用以隔离纳米晶颗粒与后续形成的其他膜层。作为一个实施例,所述顶部氧化层420可以由高K材料构成,所述顶部氧化层420的厚度范围为3nm~10nm,优选地为5nm。
如图9所示,在所述顶部氧化层420上形成氮化硅层500,所述氮化硅500的作用如下:后续工艺流程中,需要在所述外围区2上形成晶体管器件,包括晶体管器件内的栅氧,形成所述外围区2上的栅氧时,氮化硅层500可以有效防止氧原子的渗透,从而避免位于存储区1上的纳米晶颗粒被氧化的问题,另一方面也避免了在清除外围区2上的纳米晶颗粒时,存储区1上的纳米晶顶部氧化层420和纳米晶颗粒的损失。
如图10所示,在所述存储区1的氮化硅层500上形成光刻胶层600,保护在后续的去除外围区2上的氮化硅层500时,所述存储区1上的氮化硅层500不受到影响。
如图11所示,依次去除位于外围区2上的氮化硅层500、顶部氧化层420、纳米晶颗粒及牺牲层200。
具体地,采用干法刻蚀去除所述氮化硅层500。其中,所述氮化硅层500需要一段时间的过刻蚀,彻底暴露所述顶部氧化层420的表面,使得所述顶部氧化层420和纳米晶颗粒可以在后续的工艺中彻底被去除。
接着,采用刻蚀溶液去除所述纳米晶顶部氧化层420和牺牲层200,去除所述牺牲层200后,所述纳米晶颗粒同时脱离了基底100的表面,可以从所述基底100上去除。所述刻蚀溶液可以为氢氟酸溶液。为彻底去除所述纳米晶颗粒,还可以同时采用去离子水的冲洗方式去除纳米晶颗粒。
其中,所述牺牲层200疏松多孔,具有较高的刻蚀速率且易于去除。与现有技术相比,所述牺牲层200与隧穿氧化层410的刻蚀选择比范围为5∶1~10∶1。本实施例中,所述牺牲层200为四乙基正硅酸盐(TEOS),所述牺牲层200的刻蚀速率为60~100埃。可以在较短时间内去除所述牺牲层200,以较快彻底去除附着在所述牺牲层200上的纳米晶颗粒,同时避免对所述基底100造成损伤,提高在外围区2上形成的控制电路的性能;同时也避免刻蚀损伤有源器件间的隔离结构,提高隔离效果。
在后续工艺中,所述存储区1上还需要形成栅极及位于栅极上的其他功能器件,所述外围区2上同样需要形成控制电路,此处不详细叙述。
与现有技术相比,本发明具有以下优点:在所述外围区2的基底100上形成有覆盖所述基底表面的牺牲层200,所述牺牲层200与隧穿氧化层410相比,具有较高的刻蚀选择比,在去除位于所述外围区2上的顶部氧化层420、纳米晶颗粒和牺牲层200时,可以较快去除所述牺牲层200及附着在所述牺牲层上的纳米晶颗粒,避免过长刻蚀对所述基底100造成损伤,提高外围区的电路性能的稳定性,同时因为牺牲层100易于去除,可以彻底去除所述纳米晶颗粒,避免了对生产线产品的污染,进一步地提高外围区2的电路性能的稳定性。
进一步地,因为可以较快去除所述牺牲层200及附着在所述牺牲层上的纳米晶颗粒,较短的刻蚀时间可以避免对有源器件间的隔离结构造成损伤,提高外围区的电路性能的稳定性。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。