CN109461739A - 一种改善sonos存储器之多晶硅薄膜沉积特性的方法 - Google Patents
一种改善sonos存储器之多晶硅薄膜沉积特性的方法 Download PDFInfo
- Publication number
- CN109461739A CN109461739A CN201811217621.XA CN201811217621A CN109461739A CN 109461739 A CN109461739 A CN 109461739A CN 201811217621 A CN201811217621 A CN 201811217621A CN 109461739 A CN109461739 A CN 109461739A
- Authority
- CN
- China
- Prior art keywords
- nitride layer
- layer
- situ
- barrier oxidation
- oxidation nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 56
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 54
- 230000008021 deposition Effects 0.000 title claims abstract description 38
- 239000012528 membrane Substances 0.000 title claims abstract description 37
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 88
- 230000003647 oxidation Effects 0.000 claims abstract description 87
- 230000004888 barrier function Effects 0.000 claims abstract description 85
- 150000004767 nitrides Chemical class 0.000 claims abstract description 82
- 238000011065 in-situ storage Methods 0.000 claims abstract description 49
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000002093 peripheral effect Effects 0.000 claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000007654 immersion Methods 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 230000006872 improvement Effects 0.000 claims description 7
- 238000011161 development Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 claims description 3
- 230000005641 tunneling Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 29
- 230000008569 process Effects 0.000 abstract description 18
- 238000001259 photo etching Methods 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000000087 stabilizing effect Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract 2
- 230000008859 change Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000005457 optimization Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开一种改善SONOS存储器之多晶硅薄膜沉积特性的方法，包括：步骤S1：提供硅基衬底，并形成SONOS区、选择栅极区、外围逻辑电路区，且已形成高压栅氧化层、原位ONO层；步骤S2：刻蚀去除原位ONO层之阻挡氧化物层；步骤S3：采用ISSG法在原位ONO层的氮化硅层上沉积第一阻挡氧化物层；步骤S4：刻蚀去除位于选择栅极区和外围逻辑电路区处的第一阻挡氧化物层和氮化硅层；步骤S5：采用ISSG法在原位ONO层之第一阻挡氧化物层上沉积第二阻挡氧化物层；步骤S6：多晶硅薄膜沉积；步骤S7：多晶硅栅结构形成。本发明不仅可以保证SONOS存储器之可靠性的要求，而且减小晶圆翘曲，有利于后续多晶硅薄膜的沉积，进而改善多晶硅栅结构光刻工艺的对准精度问题，工艺窗口大大增加，且该工艺稳定可控，适合批量生产。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种改善SONOS存储器之多晶硅薄膜沉积特性的方法。
背景技术
随着市场对FLASH存储器件集成度要求的不断提高，传统Flash器件数据存储的可靠性与器件的工作速度、功耗、尺寸等方面的矛盾日益凸现。SONOS存储器具有单元尺寸小、操作电压低、与CMOS工艺兼容等特点，SONOS技术的不断改进将推动半导体存储器向微型化、高性能、大容量、低成本等方向发展。
SONOS存储器用硅基底-隧穿氧化层-氮化硅-阻挡氧化层(blocking oxide)-多晶硅(Silicon-Oxide-Nitride-Oxide-Silicon,SONOS)栅堆层代替了传统FLASH存储器件中的浮栅结构，是一种电荷陷阱型存储器。
众所周知地，现有工艺生产的SONOS势必会产生晶圆翘曲严重的问题。因器件及可靠性方面的需求，ONO顶部阻挡氧化层的厚度不能太薄。因此，目前的ISSG工艺温度较高，氧化时间较长，使得晶圆的翘曲变得比较严重。在后续的多晶硅栅光刻工艺中，多晶硅薄膜的沉积特性变得很差，且光刻工艺工程师无法通过工艺优化等方式进行改善。这将直接导致后续的步骤，特别是CT等工艺的对准问题，严重影响了器件的可靠性性能。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种改善SONOS存储器之多晶硅薄膜沉积特性的方法。
发明内容
本发明是针对现有技术中，现有的ISSG工艺温度较高，氧化时间较长，使得晶圆的翘曲变得比较严重，而且在后续的多晶硅栅光刻工艺中，多晶硅薄膜的沉积特性变得很差，且光刻工艺工程师无法通过工艺优化等方式进行改善之缺陷提供一种改善SONOS存储器之多晶硅薄膜沉积特性的方法。
为实现本发明之目的，本发明提供一种改善SONOS存储器之多晶硅薄膜沉积特性的方法，所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上至少分别形成SONOS区、选择栅极区、外围逻辑电路区，且在所述硅基衬底上已形成高压栅氧化层、原位ONO层；
执行步骤S2：采用湿法刻蚀工艺去除所述原位ONO层之阻挡氧化物层；
执行步骤S3：采用ISSG法在所述原位ONO层的氮化硅层之异于硅基衬底的一侧沉积原位ONO层之第一阻挡氧化物层；
执行步骤S4：进行光刻胶涂布及显影，曝光出所述选择栅极区和所述外围逻辑电路区，并采用干法刻蚀去除位于所述选择栅极区和所述外围逻辑电路区处的原位ONO层之第一阻挡氧化物层和氮化硅层；
执行步骤S5：采用ISSG法在所述原位ONO层之第一阻挡氧化物层之异于硅基衬底的一侧沉积原位ONO层之第二阻挡氧化物层；
执行步骤S6：多晶硅薄膜沉积；
执行步骤S7：刻蚀所述多晶硅薄膜，以形成多晶硅栅结构。
可选地，采用分步ISSG法所沉积的原位ONO层之第一阻挡氧化物层和第二阻挡氧化物层的膜层厚度总和与采用一次ISSG法所沉积的原位ONO层之预设阻挡氧化物层的膜层厚度相等。
可选地，所述预设阻挡氧化物层的膜层厚度根据器件之可靠性的设计要求进行设置，并采用一次ISSG法所沉积完成。
可选地，所述原位ONO层进一步包括在所述硅基衬底上依次呈叠置形成的遂穿氧化层、氮化硅层、阻挡氧化物层。
可选地，所述原位ONO层之第一阻挡氧化物层的膜层厚度小于所述预设阻挡氧化物层的膜层厚度。
可选地，所述原位ONO层之第二阻挡氧化物层的膜层厚度小于所述预设阻挡氧化物层的膜层厚度。
可选地，所述第一阻挡氧化物层和所述第二阻挡氧化物层的膜层厚度范围均为1～50埃。
可选地，形成所述第一阻挡氧化物层和所述第二阻挡氧化物层之ISSG法的浸入时间均小于形成所述预设阻挡氧化物层之ISSG法的浸入时间。
综上所述，本发明所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，采用分步ISSG法所沉积的原位ONO层之第一阻挡氧化物层和第二阻挡氧化物层的膜层厚度总和与采用一次ISSG法所沉积的原位ONO层之预设阻挡氧化物层的膜层厚度相等，同时使得形成所述第一阻挡氧化物层和所述第二阻挡氧化物层之ISSG法的浸入时间均小于形成所述预设阻挡氧化物层之ISSG法的浸入时间，不仅可以保证SONOS存储器之可靠性的要求，而且减小晶圆翘曲，有利于后续多晶硅薄膜的沉积，进而改善多晶硅栅结构光刻工艺的对准精度问题，工艺窗口大大增加，且该工艺稳定可控，适合批量生产。
附图说明
图1所示为本发明改善SONOS存储器之多晶硅薄膜沉积特性的方法之流程图；
图2～图8所示为本发明改善SONOS存储器之多晶硅薄膜沉积特性的方法所针对的SONOS器件之阶段性结构示意图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
随着市场对FLASH存储器件集成度要求的不断提高，传统Flash器件数据存储的可靠性与器件的工作速度、功耗、尺寸等方面的矛盾日益凸现。SONOS存储器具有单元尺寸小、操作电压低、与CMOS工艺兼容等特点，SONOS技术的不断改进将推动半导体存储器向微型化、高性能、大容量、低成本等方向发展。
SONOS存储器用硅基底-隧穿氧化层-氮化硅-阻挡氧化层(blocking oxide)-多晶硅(Silicon-Oxide-Nitride-Oxide-Silicon,SONOS)栅堆层代替了传统FLASH存储器件中的浮栅结构，是一种电荷陷阱型存储器。
众所周知地，现有工艺生产的SONOS势必会产生晶圆翘曲严重的问题。因器件及可靠性方面的需求，ONO顶部阻挡氧化层的厚度不能太薄。因此，目前的ISSG工艺温度较高，氧化时间较长，使得晶圆的翘曲变得比较严重。在后续的多晶硅栅光刻工艺中，多晶硅薄膜的沉积特性变得很差，且光刻工艺工程师无法通过工艺优化等方式进行改善。这将直接导致后续的步骤，特别是CT等工艺的对准问题，严重影响了器件的可靠性性能。
请参阅图1，图1所示为本发明改善SONOS存储器之多晶硅薄膜沉积特性的方法之流程图。所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上至少分别形成SONOS区、选择栅极区、外围逻辑电路区，且在所述硅基衬底上已形成高压栅氧化层、原位ONO层；
执行步骤S2：采用湿法刻蚀工艺去除所述原位ONO层之阻挡氧化物层；
执行步骤S3：采用ISSG法在所述原位ONO层的氮化硅层之异于硅基衬底的一侧沉积原位ONO层之第一阻挡氧化物层；
执行步骤S4：进行光刻胶涂布及显影，曝光出所述选择栅极区和所述外围逻辑电路区，并采用干法刻蚀去除位于所述选择栅极区和所述外围逻辑电路区处的原位ONO层之第一阻挡氧化物层和氮化硅层；
执行步骤S5：采用ISSG法在所述原位ONO层之第一阻挡氧化物层之异于硅基衬底的一侧沉积原位ONO层之第二阻挡氧化物层，使得采用分步ISSG法所沉积的原位ONO层之第一阻挡氧化物层和第二阻挡氧化物层的膜层厚度总和与采用一次ISSG法所沉积的原位ONO层之预设阻挡氧化物层的膜层厚度相等；
执行步骤S6：多晶硅薄膜沉积；
执行步骤S7：刻蚀所述多晶硅薄膜，以形成多晶硅栅结构。
为了更直观的揭露本发明之技术特征，凸显本发明之有益效果，现结合具体实施方式，对本发明改善SONOS存储器之多晶硅薄膜沉积特性的方法进行工作原理和应用阐述。在具体实施方式中，所述工艺步骤的先后顺序、膜层厚度、工艺制程时间等仅为列举，不应视为对本发明技术方案的限制。
请参阅图2～图8，并结合参阅图1，图2～图8所示为本发明改善SONOS存储器之多晶硅薄膜沉积特性的方法所针对的SONOS器件之阶段性结构示意图。所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，包括：
执行步骤S1：提供硅基衬底11，并在所述硅基衬底11上至少分别形成SONOS区12、选择栅极区13、外围逻辑电路区14，且在所述硅基衬底11上已形成高压栅氧化层15、原位ONO层16；
其中，所述原位ONO层16进一步包括在所述硅基衬底11上依次呈叠置形成的遂穿氧化层161、氮化硅层162、阻挡氧化物层163。
执行步骤S2：采用湿法刻蚀工艺去除所述原位ONO层16之阻挡氧化物层163；
执行步骤S3：采用ISSG法在所述原位ONO层16的氮化硅层162之异于所述硅基衬底11的一侧沉积原位ONO层16之第一阻挡氧化物层164；
执行步骤S4：进行光刻胶涂布及显影，曝光出所述选择栅极区13和所述外围逻辑电路区14，并采用干法刻蚀去除位于所述选择栅极区13和所述外围逻辑电路区14处的原位ONO层16之第一阻挡氧化物层164和氮化硅层162；
执行步骤S5：采用ISSG法在所述原位ONO层16的第一阻挡氧化物层164之异于所述硅基衬底11一侧沉积原位ONO层16之第二阻挡氧化物层165；
其中，采用分步ISSG法所沉积的原位ONO层16之第一阻挡氧化物层164和第二阻挡氧化物层165的膜层厚度总和与采用一次ISSG法所沉积的原位ONO层16之预设阻挡氧化物层(未图示)的膜层厚度相等。所述预设阻挡氧化物层的膜层厚度根据器件之可靠性的设计要求进行设置，并采用一次ISSG法所沉积完成。
明显地，即所述原位ONO层16之第一阻挡氧化物层164的膜层厚度小于所述预设阻挡氧化物层的膜层厚度。所述原位ONO层16之第二阻挡氧化物层165的膜层厚度小于所述预设阻挡氧化物层的膜层厚度。所述第一阻挡氧化物层164和所述第二阻挡氧化物层165的膜层厚度范围均为1～50埃。同时，形成所述第一阻挡氧化物层164和所述第二阻挡氧化物层165之ISSG法的浸入时间均小于形成所述预设阻挡氧化物层之ISSG法的浸入时间。
执行步骤S6：多晶硅薄膜17沉积；
执行步骤S7：刻蚀所述多晶硅薄膜17，以形成多晶硅栅结构18。
显然地，本发明所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，采用分步ISSG法所沉积的原位ONO层16之第一阻挡氧化物层164和第二阻挡氧化物层165的膜层厚度总和与采用一次ISSG法所沉积的原位ONO层16之预设阻挡氧化物层的膜层厚度相等，同时使得形成所述第一阻挡氧化物层164和所述第二阻挡氧化物层165之ISSG法的浸入时间均小于形成所述预设阻挡氧化物层之ISSG法的浸入时间，不仅可以保证SONOS存储器之可靠性的要求，而且减小晶圆翘曲，有利于后续多晶硅薄膜17的沉积，进而改善多晶硅栅结构18光刻工艺的对准精度问题，工艺窗口大大增加，且该工艺稳定可控，适合批量生产。
综上所述，本发明所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，采用分步ISSG法所沉积的原位ONO层之第一阻挡氧化物层和第二阻挡氧化物层的膜层厚度总和与采用一次ISSG法所沉积的原位ONO层之预设阻挡氧化物层的膜层厚度相等，同时使得形成所述第一阻挡氧化物层和所述第二阻挡氧化物层之ISSG法的浸入时间均小于形成所述预设阻挡氧化物层之ISSG法的浸入时间，不仅可以保证SONOS存储器之可靠性的要求，而且减小晶圆翘曲，有利于后续多晶硅薄膜的沉积，进而改善多晶硅栅结构光刻工艺的对准精度问题，工艺窗口大大增加，且该工艺稳定可控，适合批量生产。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。
Claims (8)
1.一种改善SONOS存储器之多晶硅薄膜沉积特性的方法，其特征在于，所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上至少分别形成SONOS区、选择栅极区、外围逻辑电路区，且在所述硅基衬底上已形成高压栅氧化层、原位ONO层；
执行步骤S2：采用湿法刻蚀工艺去除所述原位ONO层之阻挡氧化物层；
执行步骤S3：采用ISSG法在所述原位ONO层的氮化硅层之异于硅基衬底的一侧沉积原位ONO层之第一阻挡氧化物层；
执行步骤S4：进行光刻胶涂布及显影，曝光出所述选择栅极区和所述外围逻辑电路区，并采用干法刻蚀去除位于所述选择栅极区和所述外围逻辑电路区处的原位ONO层之第一阻挡氧化物层和氮化硅层；
执行步骤S5：采用ISSG法在所述原位ONO层之第一阻挡氧化物层之异于硅基衬底的一侧沉积原位ONO层之第二阻挡氧化物层；
执行步骤S6：多晶硅薄膜沉积；
执行步骤S7：刻蚀所述多晶硅薄膜，以形成多晶硅栅结构。
2.如权利要求1所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，其特征在于，采用分步ISSG法所沉积的原位ONO层之第一阻挡氧化物层和第二阻挡氧化物层的膜层厚度总和与采用一次ISSG法所沉积的原位ONO层之预设阻挡氧化物层的膜层厚度相等。
3.如权利要求2所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，其特征在于，所述预设阻挡氧化物层的膜层厚度根据器件之可靠性的设计要求进行设置，并采用一次ISSG法所沉积完成。
4.如权利要求2所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，其特征在于，所述原位ONO层进一步包括在所述硅基衬底上依次呈叠置形成的遂穿氧化层、氮化硅层、阻挡氧化物层。
5.如权利要求2所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，其特征在于，所述原位ONO层之第一阻挡氧化物层的膜层厚度小于所述预设阻挡氧化物层的膜层厚度。
6.如权利要求2所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，其特征在于，所述原位ONO层之第二阻挡氧化物层的膜层厚度小于所述预设阻挡氧化物层的膜层厚度。
7.如权利要求1所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，其特征在于，所述第一阻挡氧化物层和所述第二阻挡氧化物层的膜层厚度范围均为1～50埃。
8.如权利要求1所述改善SONOS存储器之多晶硅薄膜沉积特性的方法，其特征在于，形成所述第一阻挡氧化物层和所述第二阻挡氧化物层之ISSG法的浸入时间均小于形成所述预设阻挡氧化物层之ISSG法的浸入时间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811217621.XA CN109461739B (zh) | 2018-10-18 | 2018-10-18 | 一种改善sonos存储器之多晶硅薄膜沉积特性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811217621.XA CN109461739B (zh) | 2018-10-18 | 2018-10-18 | 一种改善sonos存储器之多晶硅薄膜沉积特性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109461739A true CN109461739A (zh) | 2019-03-12 |
| CN109461739B CN109461739B (zh) | 2020-10-27 |
Family
ID=65607839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811217621.XA Active CN109461739B (zh) | 2018-10-18 | 2018-10-18 | 一种改善sonos存储器之多晶硅薄膜沉积特性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109461739B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416221A (zh) * | 2019-07-31 | 2019-11-05 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
| CN111354638A (zh) * | 2020-03-10 | 2020-06-30 | 上海华力微电子有限公司 | Sonos器件的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140239374A1 (en) * | 2013-02-26 | 2014-08-28 | Cypress Semiconductor Corporation | Embedded sonos based memory cells |
| US20170179145A1 (en) * | 2015-12-16 | 2017-06-22 | X-Fab Semiconductor Foundries Ag | Semiconductor device and methods of manufacture thereof |
| US9824895B1 (en) * | 2016-09-27 | 2017-11-21 | Cypress Semiconductor Corporation | Method of integration of ONO stack formation into thick gate oxide CMOS flow |
| US20180083024A1 (en) * | 2015-03-09 | 2018-03-22 | Cypress Semiconductor Corporation | Method of ONO Stack Formation |
| CN107958908A (zh) * | 2017-11-21 | 2018-04-24 | 上海华力微电子有限公司 | Sonos器件的形成方法 |
-
2018
- 2018-10-18 CN CN201811217621.XA patent/CN109461739B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140239374A1 (en) * | 2013-02-26 | 2014-08-28 | Cypress Semiconductor Corporation | Embedded sonos based memory cells |
| US20180083024A1 (en) * | 2015-03-09 | 2018-03-22 | Cypress Semiconductor Corporation | Method of ONO Stack Formation |
| US20170179145A1 (en) * | 2015-12-16 | 2017-06-22 | X-Fab Semiconductor Foundries Ag | Semiconductor device and methods of manufacture thereof |
| US9824895B1 (en) * | 2016-09-27 | 2017-11-21 | Cypress Semiconductor Corporation | Method of integration of ONO stack formation into thick gate oxide CMOS flow |
| CN107958908A (zh) * | 2017-11-21 | 2018-04-24 | 上海华力微电子有限公司 | Sonos器件的形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416221A (zh) * | 2019-07-31 | 2019-11-05 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
| CN111354638A (zh) * | 2020-03-10 | 2020-06-30 | 上海华力微电子有限公司 | Sonos器件的制作方法 |
| CN111354638B (zh) * | 2020-03-10 | 2022-08-26 | 上海华力微电子有限公司 | Sonos器件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109461739B (zh) | 2020-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI490982B (zh) | 半導體結構及其製造方法 | |
| CN107154357A (zh) | 半导体器件的制造方法 | |
| US9583640B1 (en) | Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure | |
| TW201436113A (zh) | 記憶裝置與其形成方法 | |
| JP2013058795A (ja) | 半導体装置 | |
| CN110391240B (zh) | 存储器元件及其制造方法 | |
| US20150145017A1 (en) | Semiconductor structure and method for forming the same | |
| US20180294272A1 (en) | Methods of tunnel oxide layer formation in 3d nand memory structures and associated devices | |
| US11380769B2 (en) | Select gate spacer formation to facilitate embedding of split gate flash memory | |
| CN109979880A (zh) | 半导体结构及其形成方法 | |
| KR20120056195A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US9343466B1 (en) | Methods for fabricating flash memory cells and integrated circuits having flash memory cells embedded with logic | |
| CN103681846A (zh) | 半导体装置及其制造方法 | |
| CN109461739A (zh) | 一种改善sonos存储器之多晶硅薄膜沉积特性的方法 | |
| US20080182375A1 (en) | Split gate memory cell method | |
| US20210343733A1 (en) | Method for improving control gate uniformity during manufacture of processors with embedded flash memory | |
| US11943918B2 (en) | Memory structure and fabrication method thereof | |
| CN112349723A (zh) | 集成电路及其形成方法 | |
| KR102219291B1 (ko) | 반도체 소자 제조 방법 | |
| US20200176609A1 (en) | Flash memories and methods for forming the same | |
| US20230187443A1 (en) | Nanosheet device with vertical blocker fin | |
| US7301193B2 (en) | Structure and method for low Vss resistance and reduced DIBL in a floating gate memory cell | |
| TWI555066B (zh) | 半導體元件的製作方法 | |
| US20110018049A1 (en) | Charge trapping device and method for manufacturing the same | |
| US9196750B2 (en) | Flash memory structure and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |