CN108028271A - 存储装置及其制作方法、数据读写方法 - Google Patents

Abstract

本发明公开了一种存储装置及其制作方法及一种数据读写方法，该存储装置中的隧穿场效应晶体管包括：半导体衬底，位于半导体衬底表面的沟道、源区和漏区、势阱层、第一栅区和第二栅区，沟道具有在第一方向上彼此相对的第一表面和第二表面，在第二方向上彼此相对的第三表面和第四表面；源区覆盖第三表面，漏区覆盖第四表面，源区和漏区的掺杂类型不同；势阱层覆盖部分第一表面，并沿第二方向延伸覆盖至部分的势阱层背离沟道的表面，第一栅区覆盖部分第一表面，并沿第二方向延伸覆盖至部分的势阱层背离沟道的表面，第二栅区覆盖第二表面。该存储装置可靠性较高，可进行多次的读写操作。

Description

存储装置及其制作方法、数据读写方法 技术领域

本发明涉及数据读写技术领域，尤其涉及一种存储装置及其制作方法，以及一种数据读写方法。

背景技术

存储器是计算机结构中不可缺少的一部分，其中，无电容的动态随机存储器(Dynamic Random Access Memory，简称DRAM)由于具有较大的尺寸缩小潜力而得到广泛研究。

无电容的动态随机存储器只包括一个晶体管，具体应用时，根据该晶体管内是否存储有电荷来区分其“0”状态和“1”状态，并根据晶体管导通时的读出电流的大小区分存储在其对应无电容动态随机存储器中的数据。

但是，目前的无电容动态随机存储器中，其晶体管中存储的电荷由漏区和源区中自由电荷在栅极和漏极之间施加的高电压作用下碰撞电离获得，而碰撞电离会损坏晶体管的可靠性，使得无电容动态随机存储器无法进行多次的读写操作。

发明内容

为解决上述技术问题，本发明实施例提供了一种存储装置，该存储装置的可靠性较高，可以进行多次的读写操作。

为解决上述问题，本发明实施例提供了如下技术方案：

第一方面，本发明提供了一种存储装置，所述存储装置包括隧穿场效应晶体管，所述隧穿场效应晶体管包括：

半导体衬底；

沟道，位于所述半导体衬底表面，具有在第一方向上彼此相对的第一表面和第二表面，以及在第二方向上彼此相对的第三表面和第四表面，所述第二方向和所述第一方向均平行于所述半导体衬底表面，且所述第二方向垂直于所述第一方向；

源区和漏区，位于所述半导体衬底表面，在第二方向上彼此相对设置，所述源区覆盖所述第三表面，所述漏区覆盖所述第四表面，所述源区和所述漏区的掺杂类型不同；

势阱层，位于所述半导体衬底表面，至少覆盖所述源区在第一方向上的一个表面及所述第一表面的部分；

第一栅区，位于所述半导体衬底表面，覆盖部分所述第一表面，并沿所述第二方向延伸覆盖至部分的所述势阱层背离所述沟道的表面，且在第一方向上，所述第一栅区的投影和所述沟道的投影重合；

第二栅区，位于所述半导体衬底表面，覆盖所述第二表面，且在第一方向上，所述第二栅区的投影和所述沟道的投影重合。

本发明所提供的存储装置中，所述隧穿场效应管的源区和漏区的掺杂类型不同，从而使得所述第一栅区上施加偏压时，可以使得所述漏区的中的自由电荷流向所述势阱层，并储存在所述势阱层中，并在所述第一栅区上施加相反极性的偏压时，所述势阱层中自由电荷经所述源区释放，实现所述存储装置中数据的读写，可靠性较高，可以进行多次的读写操作。

优选的，所述半导体衬底为本征半导体或掺杂浓度小于10¹⁷cm^-3的掺杂半导体；所述势阱层的制作材料为锗或硅锗合金。

优选的，所述沟道为本征半导体或掺杂浓度小于10¹⁷cm^-3的掺杂半导体。

结合第一方面，在第一种可能的实现方式中，所述势阱层为长方型结构，在第三方向上，所述势阱层的投影与所述第一栅区的投影不交叠，所述第三方向垂直于所述半导体衬底表面。

结合第一方面，在第二种可能的实现方式中，所述势阱层为L型结构，所述势阱层还覆盖所述半导体衬底在第三方向上的一个表面的部分，所述第三方向垂直于所述半导体衬底表面。

结合第一方面或第一方面上述任一种可能的实现方式，在第三种可能的实现方式中，还包括：

覆盖层，位于所述势阱层表面，至少覆盖所述势阱层在第一方向上的一个表面。

优选的，所述覆盖层的材料与所述半导体衬底的材料相同，以使得所述势阱层不会发生应力释放。

结合第一方面第三种可能的实现方式，在第四种可能的实现方式中，当所述势阱层为L型结构时，所述覆盖层还覆盖所述势阱层在第三方向上的一个表面。

结合第一方面第四种可能的实现方式，在第五种可能的实现方式中，所述覆盖层沿所述第二方向延伸覆盖至所述半导体衬底表面。

结合第一方面或第一方面上述任一种可能的实现方式，在第六种可能的实现方式中，所述隧穿场效应晶体管为P型晶体管。

结合第一方面的第六种可能的实现方式，在第七种可能的实现方式中，所述源区的掺杂类型为N型掺杂；所述漏区的掺杂类型为P型掺杂；所述势阱层材料的价带顶高于所述沟道材料的价带顶。

结合第一方面或第一方面的第一种可能的实现方式至第五种可能的实现 方式，在第八种可能的实现方式中，所述隧穿场效应晶体管为N型晶体管。

结合第一方面的第八种可能的实现方式，在第九种可能的实现方式中，所述源区的掺杂类型为P型掺杂；所述漏区的掺杂类型为N型掺杂；所述势阱层材料的导带底低于所述沟道材料的导带底。

第二方面，本发明提供了一种存储装置的制作方法，该制作方法包括：

提供半导体衬底；

对所述半导体衬底表面的第一方向的第一侧进行刻蚀，形成第一露出区，并在所述第一露出区表面部分区域形成势阱层；

对所述半导体衬底表面的第一方向的第二侧进行刻蚀，形成第二露出区，所述第二侧与所述第一侧相对；

在所述第一露出区和所述第二露出区形成沿第一方向相对设置的第一栅区和第二栅区，其中，所述第一栅区覆盖部分所述势阱层表面和部分所述第一露出区表面，位于所述第一栅区和所述第二栅区之间的所述半导体衬底部分为沟道；

对在第二方向上位于所述沟道相对两侧的半导体衬底进行离子掺杂，形成源区和漏区，所述源区和所述漏区的掺杂类型不同，且在所述第一方向上，所述势阱层的投影与所述源区的投影至少部分交叠，与所述漏区的投影不交叠；

其中，所述第一方向和所述第二方向均平行于所述半导体衬底表面，且所述第一方向和所述第二方向垂直。

利用本发明所提供的制作方法制作的存储装置中，所述源区和所述漏区的掺杂类型不同，从而使得所述第一栅区上施加偏压时，可以使得所述漏区的中的自由电荷流向所述势阱层，储存在所述势阱层中，并在所述第一栅区上施加相反极性的偏压时，所述势阱层中自由电荷经所述源区释放，实现所述存储装置中数据的读写，可靠性较高，可以进行多次的读写操作。

结合第二方面，在第一种可能的实现方式中，在所述第一露出区表面部分区域形成势阱层之后还包括：

在所述势阱层背离所述半导体衬底表面形成覆盖层，所述覆盖层完全覆盖所述势阱层背离所述半导体衬底一侧表面。

优选的，所述覆盖层的材料与所述半导体衬底的材料相同，以使得所述势阱层不会发生应力释放。

结合第二方面或第二方面第一种可能的实现方式，在第二种可能的实现方式中，所述源区和所述漏区形成之后还包括：

形成与所述第一栅区电连接的第一栅极电极；

形成与所述第二栅区电连接的第二栅极电极；

形成与所述源区电连接的源极电极；

形成与所述漏区电连接的漏极电极。

第三方面，本发明提供了一种数据读写方法，应用于上述任一种可能的实现方式中提供的存储装置，该方法包括：

给所述存储装置中的第一栅区施加第一偏压，向所述存储装置中写入数据“1”；

给所述存储装置中的第一栅区施加第二偏压，向所述存储装置中写入数据“0”；

给所述存储装置中的第二栅区和漏极施加第三偏压，读取所述存储装置中存储的数据；

其中，所述第一偏压和所述第二偏压的电压极性不同。

本发明所所提供的数据读写方法应用的存储装置中，所述漏区存储有自由电荷，在数据读写时，其流动电荷(空穴或电子)由所述漏区产生，即为所述漏区中存储的自由电荷，而非碰撞电离产生，从而使得该存储装置可靠性较高，可进行多次读写操作。

结合第三方面，在第一种可能的实现方式中，所述存储装置中的隧穿场效应晶体管为P型晶体管时，所述第一偏压为负偏压，所述第二偏压为正偏压。

结合第三方面，在第二种可能的实现方式中，所述存储装置中的隧穿场效应晶体管为N型晶体管时，所述第一偏压为正偏压，所述第二偏压为负偏压。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一个实施例所提供的存储装置的结构示意图；

图2为图1所示的存储装置的制作方法流程图；

图3-12为图1所示的存储装置的制作过程中各步骤的剖视图；

图13为本发明一个实施例所提供的数据读写方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种存储装置，所述存储装置包括隧穿场效应晶体管，如图1所示，所述隧穿场效应晶体管包括：

半导体衬底1；

沟道67，所述沟道67位于所述半导体衬底1表面，具有在第一方向X上彼此相对的第一表面和第二表面，以及在第二方向Y上的彼此相对的第三表面和第四表面，所述第一方向X和所述第二方向Y均平行于所述半导体衬底1表面，且所述第二方向Y垂直于所述第一方向X；

源区6和漏区7，所述源区6和漏区7位于所述半导体衬底1表面，在所述第二方向Y上彼此相对设置，所述源区6覆盖所述第三表面，所述漏区7覆盖所述第四表面，所述源区6和所述漏区7的掺杂类型不同；

势阱层3，所述势阱层3位于所述半导体衬底1表面，至少覆盖所述源区6在第一方向X上的一个表面以及所述第一表面的部分；

第一栅区51，所述第一栅区51位于所述半导体衬底1表面，覆盖部分所述第一表面，并沿所述第二方向Y延伸覆盖至部分的所述势阱层3背离所述沟道67的表面，且在第一方向X上，所述第一栅区51和所述沟道67的投影重合；

第二栅区52，所述第二栅区52位于所述半导体衬底1表面，覆盖所述第二表面，且在第一方向X上，所述第二栅区52的投影与所述沟道67的投影重合。

需要说明的是，在上述实施例中，所述第一栅区包括栅介质层和位于所述栅介质层表面的栅电极层，同理，所述第二栅区也包括栅介质层和位于所述栅介质层表面的栅电极层，即所述第一栅区和所述第二栅区均为由栅介质层和位于栅介质层表面的栅电极层构成的堆叠结构。

在上述实施例的基础上，在本发明的一个实施例中，所述势阱层3覆盖部 分所述源区在第一方向X上的一个表面，在本发明的另一个实施例中，所述势阱层3覆盖全部所述源区6在第一方向X上的一个表面，本发明对此并不做限定，只要保证在第一方向X上，所述势阱层3的投影与所述源区6的投影至少部分交叠即可。需要说明的是，在本发明实施例中，所述势阱层3的材料与所述沟道67的材料不同。优选的，所述势阱层3的制作材料为锗或硅锗合金，本发明对此并不做限定，具体视情况而定。

在上述实施例的基础上，在本发明的一个实施例中，所述势阱层3为长方型结构，在第三方向Z上，所述势阱层3的投影与所述第一栅区51的投影不交叠，所述第三方向X垂直于所述半导体衬底1表面；在本发明的另一个实施例中，所述势阱层3为L型结构，所述势阱层3还覆盖所述半导体衬底1在第三方向Z上的一个表面的部分，所述第三方向Z垂直于所述半导体衬底1表面。本发明对此并不做限定。

需要说明的是，在本发明实施例中，所述半导体衬底1可以为本征半导体衬底，也可以为低浓度掺杂的半导体衬底，本发明对此并不做限定，具体视情况而定。优选的，当所述半导体衬底1为低浓度掺杂的半导体衬底时，所述半导体衬底1的掺杂浓度小于10¹⁷cm^-3。

下面结合具体实例，对本发明实施例所提供的隧穿场效应晶体管进行描述。

在上述实施例的基础上，在本发明的一个实施例中，所述隧穿场效应晶体管为P型晶体管。在本发明实施例中，所述源区6的掺杂类型为N型掺杂；所述漏区7的掺杂类型为P型掺杂；所述势阱层3材料的价带顶高于所述沟道67材料的价带顶，从而在所述第一栅区51上施加负偏压时，所述漏区7中的 空穴经所述沟道67进入所述势阱层3，向所述存储装置中写入“1”，在所述第一栅区51上施加正偏压时，所述势阱层3中的空穴通过所述势阱层3与所述源区6的交叠区域进入所述源区6，在所述源区6释放，向所述存储装置中写入“0”。其中，所述势阱层3材料的价带顶为所述势阱层3材料的价带能量的最高值，所述沟道67材料的价带顶也为所述沟道67材料的价带能量最高值。

在本发明的另一个实施例中，所述隧穿场效应晶体管为N型晶体管。在本发明实施例中，所述源区6的掺杂类型为P型掺杂；所述漏区7的掺杂类型为N型掺杂；所述势阱层3材料的导带底低于所述沟道67材料的导带底，从而在所述第一栅区51上施加正偏压时，所述漏区7中的电子经所述沟道67进入所述势阱层3，向所述存储装置中写入“1”，在所述第一栅区51上施加负偏压时，所述势阱层3中的电子通过所述势阱层3与所述源区6的交叠区域进入所述源区6，在所述源区6释放，向所述存储装置中写入“0”。其中，所述势阱层3材料的导带底为所述势阱层3材料的导带能量的最低值，所述沟道67材料的导带底为所述沟道67材料的导带能量的最低值。

需要说明的是，在上述实施例中，当所述第二栅区52上施加一定偏压时，所述源区6和所述沟道67之间会发生带间隧穿，当所述存储装置中存储的数据不同时(如“1”或“0”)，所述势阱层3中的空穴或电子数量不同，相应的，所述源区6和所述沟道67之间的隧穿电流也不同，因此，可以根据所述第二栅区52上施加一定偏压时，所述源区6与所述沟道67之间的隧穿电流来读取所述存储装置中存储的数据。

在上述任一实施例中，所述半导体衬底1与所述势阱层3的材料不同，而不同材料对应的晶格常数不同，因此，为了防止所述势阱层3中的应力释放，在上述任一实施例的基础上，在本发明的一个实施例中，所述隧穿场效应晶体管还包括：覆盖层4，所述覆盖层4位于所述势阱层3表面，至少覆盖所述势阱层3在第一方向X上的一个表面。其中，所述覆盖层4的材料与所述半导 体衬底1的材料相同，以使得所述势阱层3不会发生应力释放。

需要说明的是，在上述实施例中，当所述势阱层3为长方型结构时，所述覆盖层4也为长方型结构，所述覆盖层4在第一方向X上的投影完全覆盖所述势阱层3在第一方向X上的投影；当所述势阱层3为L型结构时，所述覆盖层4也为L型结构，所述覆盖层4还覆盖所述势阱层3在第三方向Z上的一个表面，即所述覆盖层4在第一方向X上的投影完全覆盖所述势阱层3在第一方向X上的投影，且所述覆盖层4在第三方向Z上的投影完全覆盖所述势阱层3在第三方向Z上的投影。

还需要说明的是，在上述实施例的基础上，在本发明的一个实施例中，所述覆盖层4在第一方向X上的投影仅覆盖所述势阱层3在第一方向X上的投影，且所述覆盖层4在第三方向Z上的投影仅覆盖所述势阱层3在第三方向Z上的投影；在本发明的其他实施例中，所述覆盖层4还可以沿所述第二方向延伸覆盖至所述半导体衬底1表面，覆盖所述半导体衬底1和所述第一栅区51之间区域以及所述半导体衬底1朝向所述第一栅区51一侧剩余裸露部分区域。

相应的，本发明实施例还提供了一种上述存储装置的制作方法，应用于上述任一实施例所提供的存储装置。如图2所示，该制作方法包括：

S101：如图3所示，提供半导体衬底1。在本发明实施例中，所述半导体衬底1可以为硅衬底，也可以为Ⅲ-Ⅴ族半导体材料的衬底，本发明对此并不做限定，具体视情况而定。下面以所述半导体衬底1为硅衬底为例，对本发明实施例所提供的存储装置进行描述。

需要说明的是，所述半导体衬底1可以为本征半导体衬底1，也可以为低浓度掺杂的P型或N型半导体衬底。

S102：对所述半导体衬底1表面的第一方向的第一侧进行刻蚀，形成第一露出区，并在所述第一露出区表面部分区域形成势阱层3。其中，所述第一方向平行于所述半导体衬底1表面方向。

具体的，在本发明的一个实施例中，对所述半导体衬底1表面的第一方向的第一侧进行刻蚀，形成第一露出区，并在所述第一露出区表面部分区域形成势阱层3包括：

S1021：如图4所示，在所述半导体衬底1表面形成第一掩膜层2，优选的，所述第一掩膜层2的形成工艺为化学气相沉积工艺或物理气相沉积工艺或热氧化工艺等，所述第一掩膜层2的材料为氧化硅或氮化硅或氮氧化硅等，本发明对此并不做限定，具体视情况而定。

S1022：如图5所示，图形化所述第一掩膜层2，对所述第一掩膜层2进行刻蚀，并以刻蚀后的第一掩膜层2为掩膜对所述半导体衬底1进行刻蚀，形成第一露出区A，其中，所述第一掩膜层2和所述半导体衬底1的刻蚀工艺可以为干法刻蚀工艺，也可以为湿法刻蚀工艺，本发明对此并不做限定，具体视情况而定。

S1023：如图6和图7所示，在所述第一露出区A表面沉积势阱层3，并刻蚀掉部分所述势阱层3，仅在所述第一露出区A表面部分区域形成势阱层3。其中，所述势阱层3的材料优选为锗或硅锗合金。

在上述任一实施例的基础上，在本发明的一个实施例中，该制作方法在所述第一露出区表面部分区域形成势阱层3之后还包括：如图8所示，在所述势阱层3背离所述半导体衬底1表面形成覆盖层4，所述覆盖层4完全覆盖所述势阱层3背离所述半导体衬底1一侧表面，即在S102和S103之间增加：

S102-103：在所述势阱层3背离所述半导体衬底1表面形成覆盖层4，所述覆盖层4完全覆盖所述势阱层3背离所述半导体衬底1一侧表面。

需要说明的是，在本实施例中，所述覆盖层4可以只覆盖所述势阱层3背离所述半导体衬底1一侧表面，也可以不仅覆盖所述势阱层3背离所述半导体衬底1一侧表面，还覆盖所述第一裸露区A剩余部分表面。

还需要说明的是，在本发明实施例中，所述覆盖层4的材料与所述半导体 衬底1的材料优选为相同，以防止所述势阱层3中的应力释放。

S103：对所述半导体衬底1表面的第一方向的第二侧进行刻蚀，形成第二露出区，其中，所述第二侧与所述第一侧在所述第一方向上彼此相对。

具体的，在本发明的一个实施例中，如图9所示，对所述半导体衬底1表面的第一方向的第二侧进行刻蚀，形成第二露出区B包括：

图形化所述第一掩膜层2表面与所述第一露出区A相对的区域，对所述第一掩膜层2进行刻蚀，并以刻蚀后的第一掩膜层2为掩膜对所述半导体衬底1表面的第一方向的第二侧进行刻蚀，形成第二露出区B，使得第一露出区A和第二露出区B构成鳍形结构。其中，所述第二侧为所述第一方向上与所述第一侧相对的一侧，所述第二露出区B与所述第一露出区A在所述第一方向上相对。

S104：在所述第一露出区A和所述第二露出区B形成沿第一方向相对设置的第一栅区51和第二栅区52，其中，所述第一栅区51覆盖部分所述势阱层3表面和部分所述第一露出A区表面，位于所述第一栅区51和所述第二栅区52之间的所述半导体衬底1部分为沟道67。

具体的，在本发明的一个实施例中，所述在所述第一露出区A和所述第二露出区B形成沿第一方向相对设置的第一栅区51和第二栅区52，其中，所述第一栅区51覆盖部分所述势阱层3表面和部分所述第一露出区A表面，位于所述第一栅区51和所述第二栅区52之间的所述半导体衬底1部分为沟道67包括：

S1041：如图10所示，在所述第一露出区A和所述第二露出区B形成栅堆叠结构5，所述栅堆叠结构5覆盖剩余所述第一掩膜层2表面、所述第一露出区A部分表面、所述势阱层3表面和所述第二露出区B表面；

S1042：在第二方向上，对所述栅堆叠结构5进行刻蚀，使得所述栅堆叠结构5仅覆盖剩余所述第一掩膜层2部分表面、所述第一露出区A部分表面、 所述势阱层3部分表面和所述第二露出区B部分表面。其中，所述第二方向平行于所述半导体衬底1表面，且所述第二方向垂直于所述第一方向。

S105：如图11所示，对在第二方向上位于所述沟道67相对两侧的半导体衬底1进行离子掺杂，形成源区6和漏区7，所述源区6和所述漏区7的掺杂类型不同，且在所述第一方向上，所述势阱层3的投影与所述源区6的投影至少部分交叠，与所述漏区7的投影不交叠。

具体的，对在第二方向上位于所述沟道相对两侧的半导体衬底1进行离子掺杂，形成源区6和漏区7包括：

S1051：在第二方向上刻蚀剩余所述第一掩膜层2露出部分；

S1052：以所述栅堆叠结构和被所述栅堆叠结构覆盖的第一掩膜层2为掩膜，旋涂光刻胶并图形化漏出所述半导体衬底1第二方向上第一侧进行离子注入，形成漏区7；

S1053：以所述栅堆叠结构和被所述栅堆叠结构覆盖的第一掩膜层2为掩膜，旋涂光刻胶并图形化漏出所述半导体衬底1第二方向上第二侧进行离子注入，形成源区6，其中，所述第二方向上第二侧为与所述第二方向上第一侧相对的一侧。

需要说明的是，在本发明实施例中，所述源区6和所述漏区7的掺杂类型不同，当所述存储装置为P型晶体管时，所述源区6的掺杂类型为N型掺杂；所述漏区7的掺杂类型为P型掺杂；当所述存储装置为N型晶体管时，所述源区6的掺杂类型为P型掺杂；所述漏区7的掺杂类型为N型掺杂。

还需要说明的是，在本发明实施例中，所述源区6和所述漏区7形成之后，在所述第一方向上，所述势阱层3的投影与所述源区6的投影至少部分交叠，与所述漏区7的投影不交叠，且所述势阱层3与所述沟道67也部分交叠。其中，在所述第一方向上，所述势阱层3的投影与所述源区6的投影至少部分交叠可以为在所述第一方向上，所述势阱层3的投影与所述源区6的投影部分交 叠，也可以为在所述第一方向上，所述势阱层3的投影完全覆盖所述源区6的投影。

最后，如图12所示，刻蚀所述栅堆叠结构5和被所述栅堆叠结构5覆盖的第一掩膜层2，形成在第一方向上相对设置的第一栅区51和第二栅区52。需要说明的是，在本发明的其他实施例中，也可以在步骤S4中进一步刻蚀栅堆叠结构5和第一掩膜层2，形成在第一方向上相对设置的第一栅区51和第二栅区52，在后续形成源区6和漏区7时，再形成第二掩膜层，利用第二掩膜层作为掩膜，对在第二方向上位于所述沟道67两侧的半导体衬底1进行离子注入，本发明对此并不做限定，具体视情况而定。

在上述任一实施例的基础上，在本发明的一个实施例中，该制作方法在所述源区6和所述漏区7形成之后还包括：

S106：形成与所述第一栅区51电连接的第一栅极电极；形成与所述第二栅区52电连接的第二栅极电极；形成与所述源区6电连接的源极电极；形成与所述漏区7电连接的漏极电极。

具体的，所述第一栅极电极、所述第二栅极电极、所述源极电极和所述漏极电极的形成方法可以为：形成覆盖所述第一栅区51、所述第二栅区52、所述源区6和所述漏区7的绝缘层；在所述绝缘层中形成分别对应所述第一栅区51、所述第二栅区52、所述源区6和所述漏区7的接触孔；在各所述接触孔内淀积金属，同时形成所述第一栅极电极、所述第二栅极电极、所述源极电极和所述漏极电极。但本发明对此并不做限定，在本发明的其他实施例中，所述第一栅极电极、所述第二栅极电极、所述源极电极和所述漏极电极也可以单独形成，具体视情况而定。

综上所述，本发明实施例所提供的存储装置及其制作方法中，所述源区6 和所述漏区7的掺杂类型不同，从而使得所述第一栅区51上施加偏压时，可以使得所述漏区7的中的自由电荷流向所述势阱层3，储存在所述势阱层3中，在所述第一栅区51上施加相反极性的偏压时，所述势阱层3中自由电荷经所述源区6释放，实现所述存储装置中数据的读写，可靠性较高，可以进行多次的读写操作。

此外，本发明实施例还提供了一种数据读写方法，应用于上述任一实施例所提供的存储装置，如图13所示，该数据读写方法包括：

S301：给所述存储装置中的第一栅区施加第一偏压，向所述存储装置中写入数据“1”；

S302：给所述存储装置中的第一栅区施加第二偏压，向所述存储装置中写入数据“0”；

S303：给所述存储装置中的第二栅区和漏极施加第三偏压，读取所述存储装置中存储的数据；

其中，所述第一偏压和所述第二偏压的电压极性不同。

需要说明的是，在本发明实施例中，所述第三偏压可以与所述第一偏压相同，也可以与所述第一偏压不同，本发明对此并不做限定，具体视情况而定。

在上述实施例的基础上，在本发明的一个实施例中，所述存储装置中的隧穿场效应晶体管为P型晶体管时，所述第一偏压为负偏压，所述第二偏压为正偏压。具体的，在所述第一栅区上施加负偏压时，所述漏区中的空穴经所述沟道进入所述势阱层，向所述存储装置中写入“1”，当所述第一栅区上施加正偏压时，所述势阱层中的空穴通过所述势阱层与所述源区的交叠区域进入所述源区，在所述源区释放，向所述存储装置中写入“0”。

在本发明的另一个实施例中，所述存储装置中的隧穿场效应晶体管为N型晶体管时，所述第一偏压为正偏压，所述第二偏压为负偏压。具体的，当所 述第一栅区上施加正偏压时，所述漏区中的电子经所述沟道进入所述势阱层，向所述存储装置中写入“1”，当所述第一栅区上施加负偏压时，所述势阱层中的电子通过所述势阱层与所述源区的交叠区域进入所述源区，在所述源区释放，向所述存储装置中写入“0”。

在上述实施例中，当所述第二栅区上施加第三偏压时，所述源区和所述沟道之间会发生带间隧穿，当所述存储装置中存储的数据不同时(如“1”或“0”)，所述势阱层中的空穴或电子数量不同，相应的，所述源区和所述沟道之间的隧穿电流也不同，因此，可以根据所述第二栅区上施加第三偏压时，所述源区与所述沟道之间的隧穿电流来读取所述存储装置中存储的数据。

由此可见，本发明实施例所所提供的存储装置中，所述漏区存储有自由电荷，在数据读写时，其流动电荷(空穴或电子)由所述漏区产生，即为所述漏区中存储的自由电荷，而非碰撞电离产生，从而使得该存储装置可靠性较高，可进行多次读写操作。

本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (16)

1. 一种存储装置，其特征在于，所述存储装置包括隧穿场效应晶体管，所述隧穿场效应晶体管包括：

   半导体衬底；

   沟道，位于所述半导体衬底表面，具有在第一方向上彼此相对的第一表面和第二表面，以及在第二方向上彼此相对的第三表面和第四表面，所述第二方向和所述第一方向均平行于所述半导体衬底表面，且所述第二方向垂直于所述第一方向；

   源区和漏区，位于所述半导体衬底表面，在第二方向上彼此相对设置，所述源区覆盖所述第三表面，所述漏区覆盖所述第四表面，所述源区和所述漏区的掺杂类型不同；

   势阱层，位于所述半导体衬底表面，至少覆盖所述源区在第一方向上的一个表面及所述第一表面的部分；

   第一栅区，位于所述半导体衬底表面，覆盖部分所述第一表面，并沿所述第二方向延伸覆盖至部分的所述势阱层背离所述沟道的表面，且在第一方向上，所述第一栅区的投影和所述沟道的投影重合；

   第二栅区，位于所述半导体衬底表面，覆盖所述第二表面，且在第一方向上，所述第二栅区的投影和所述沟道的投影重合。
2. 根据权利要求1所述的存储装置，其特征在于，所述势阱层为长方型结构，在第三方向上，所述势阱层的投影与所述第一栅区的投影不交叠，所述第三方向垂直于所述半导体衬底表面。
3. 根据权利要求1所述的存储装置，其特征在于，所述势阱层为L型结构，所述势阱层还覆盖所述半导体衬底在第三方向上的一个表面的部分，所述第三方向垂直于所述半导体衬底表面。
4. 根据权利要求1-3任一项所述的存储装置，其特征在于，还包括：

   覆盖层，位于所述势阱层表面，至少覆盖所述势阱层在第一方向上的一个表面。
5. 根据权利要求4所述的存储装置，其特征在于，当所述势阱层为L型结构时，所述覆盖层还覆盖所述势阱层在第三方向上的一个表面。
6. 根据权利要求5所述的存储装置，其特征在于，所述覆盖层沿所述第二方向延伸覆盖至所述半导体衬底表面。
7. 根据权利要求1-6任一项所述的存储装置，其特征在于，所述隧穿场效应晶体管为P型晶体管。
8. 根据权利要求7所述的存储装置，其特征在于，所述源区的掺杂类型为N型掺杂；所述漏区的掺杂类型为P型掺杂；所述势阱层材料的价带顶高于所述沟道材料的价带顶。
9. 根据权利要求1-6任一项所述的存储装置，其特征在于，所述隧穿场效应晶体管为N型晶体管。
10. 根据权利要求9所述的存储装置，其特征在于，所述源区的掺杂类型为P型掺杂；所述漏区的掺杂类型为N型掺杂；所述势阱层材料的导带底低于所述沟道材料的导带底。
11. 一种存储装置的制作方法，其特征在于，该制作方法包括：

    提供半导体衬底；

    对所述半导体衬底表面的第一方向的第一侧进行刻蚀，形成第一露出区，并在所述第一露出区表面部分区域形成势阱层；

    对所述半导体衬底表面的第一方向的第二侧进行刻蚀，形成第二露出区，所述第二侧与所述第一侧相对；

    在所述第一露出区和所述第二露出区形成沿第一方向相对设置的第一栅区和第二栅区，其中，所述第一栅区覆盖部分所述势阱层表面和部分所述第一 露出区表面，位于所述第一栅区和所述第二栅区之间的所述半导体衬底部分为沟道；

    对在第二方向上位于所述沟道两侧的半导体衬底进行离子掺杂，形成源区和漏区，所述源区和所述漏区的掺杂类型不同，且在所述第一方向上，所述势阱层的投影与所述源区的投影至少部分交叠，与所述漏区的投影不交叠；

    其中，所述第一方向和所述第二方向均平行于所述半导体衬底表面，且所述第一方向和所述第二方向垂直。
12. 根据权利要求11所述的制作方法，其特征在于，在所述第一露出区表面部分区域形成势阱层之后还包括：

    在所述势阱层背离所述半导体衬底表面形成覆盖层，所述覆盖层完全覆盖所述势阱层背离所述半导体衬底一侧表面。
13. 根据权利要求11或12所述的制作方法，其特征在于，所述源区和所述漏区形成之后还包括：

    形成与所述第一栅区电连接的第一栅极电极；

    形成与所述第二栅区电连接的第二栅极电极；

    形成与所述源区电连接的源极电极；

    形成与所述漏区电连接的漏极电极。
14. 一种数据读写方法，应用于权利要求1-10任一项所述的存储装置，其特征在于，该方法包括：

    给所述存储装置中的第一栅区施加第一偏压，向所述存储装置中写入数据“1”；

    给所述存储装置中的第一栅区施加第二偏压，向所述存储装置中写入数据“0”；

    给所述存储装置中的第二栅区和漏极施加第三偏压，读取所述存储装置中存储的数据；

    其中，所述第一偏压和所述第二偏压的电压极性不同。
15. 根据权利要求14所述的数据读写方法，其特征在于，所述存储装置中的隧穿场效应晶体管为P型晶体管时，所述第一偏压为负偏压，所述第二偏压为正偏压。
16. 根据权利要求14所述的数据读写方法，其特征在于，所述存储装置中的隧穿场效应晶体管为N型晶体管时，所述第一偏压为正偏压，所述第二偏压为负偏压。