JP5684414B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5684414B2 JP5684414B2 JP2014011107A JP2014011107A JP5684414B2 JP 5684414 B2 JP5684414 B2 JP 5684414B2 JP 2014011107 A JP2014011107 A JP 2014011107A JP 2014011107 A JP2014011107 A JP 2014011107A JP 5684414 B2 JP5684414 B2 JP 5684414B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- gate
- film
- forming
- gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
半導体基板の主面に形成された第1メモリセルおよび第2メモリセルを有する半導体装置であって、前記第1、第2メモリセルはそれぞれ、
前記半導体基板中に形成された第1導電型のウエルと、
前記ウエル上に形成された第1ゲート絶縁膜と、
前記第1ゲート絶縁膜を介して前記半導体基板上に形成されたコントロールゲートと、
前記コントロールゲートの一方の側壁、および、前記ウエル上に延在して形成された第2ゲート絶縁膜と、
前記コントロールゲートの一方の側壁に形成され、前記第2ゲート絶縁膜を介して前記コントロールゲートおよび前記半導体基板と絶縁されたメモリゲートと、
前記コントロールゲートの近傍の前記半導体基板に形成された前記第1導電型とは反対の導電型となる第2導電型の半導体領域からなるドレイン領域と、
前記メモリゲートの近傍の前記半導体基板に形成された前記第2導電型の半導体領域からなるソース領域とを有し、
前記第1メモリセルのメモリゲートのゲート長は、前記第2メモリセルのメモリゲートのゲート長よりも長いことを特徴とするものである。
図1は、本発明の実施の形態1である半導体装置のメモリアレイ領域を示す要部断面図である。また、図2は、本発明の実施の形態1である半導体装置の平面レイアウト図であり、このマイクロ・コンピュータはプログラム用不揮発性メモリ・モジュール31、データ用不揮発性メモリ・モジュール32、周辺回路33、RAM(Random Access Memory)34、およびCPU(Central Processing Unit)/DSP(Digital Signal Processor)35を備えている。
以下に、図15〜図21を用いて本実施の形態の不揮発性メモリの製造方法を工程順に説明する。
以下に、図22〜図26を用いて本実施の形態の不揮発性メモリの製造方法を工程順に説明する。
本実施の形態4は、前述の実施の形態1と比較して、同一チップ内に使用目的に合わせた複数の性能を持つメモリを混載させることを可能とする場合の変形例である。
2 p型ウエル
3 ゲート絶縁膜
4 多結晶シリコン膜
5a コントロールゲート電極
5b コントロールゲート電極
6 ボトム酸化膜
7 窒化シリコン膜
8 トップ酸化膜
9 多結晶シリコン膜
10 酸化シリコン膜
11a メモリゲート電極
11b メモリゲート電極
12 n−型半導体領域
13 酸化シリコン膜
14 サイドウォール
15 n+型半導体領域
16 コバルトシリサイド膜
17 エッチングストッパ膜
18 層間絶縁膜
19 コンタクトホール
20 コンタクトプラグ
21 配線
22 フォトレジスト膜
30 ONO膜
31 プログラム用不揮発性メモリ・モジュール
32 データ用不揮発性メモリ・モジュール
33 周辺回路
34 RAM
35 CPU/DSP
La ゲート長
Lb ゲート長
EX1 低濃度不純物拡散領域
EX2 低濃度不純物拡散領域
NR1 高濃度不純物拡散領域
NR2 高濃度不純物拡散領域
Claims (13)
- 半導体基板の主面に形成された、第1コントロールゲートおよび第1メモリゲートを有する第1メモリセルと、第2コントロールゲートおよび第2メモリゲートを有する第2メモリセルとを含む半導体装置の製造方法であって、
(a)前記半導体基板に第1導電型のウエルを形成する工程と、
(b)前記ウエル上に第1ゲート絶縁膜を形成する工程と、
(c)前記第1ゲート絶縁膜上に前記第1、第2コントロールゲートを形成する工程と、
(d)前記(c)工程の後、前記半導体基板の主面上に第2ゲート絶縁膜を形成する工程と、
(e)前記(d)工程の後、前記半導体基板の主面上に導電膜を形成する工程と、
(f)前記(e)工程の後、前記半導体基板の主面上に第1絶縁膜を形成する工程と、
(g)前記第1コントロールゲートおよびその近傍を覆う形で前記第1絶縁膜をパターニングする工程と、
(h)前記(g)工程の後、前記第1コントロールゲートの側壁を覆う前記導電膜の側面に前記第1絶縁膜からなるサイドウォールを異方性エッチングにより形成する工程と、
(i)前記(h)工程の後、前記第2ゲート絶縁膜上に形成した前記導電膜をパターニングすることによって、前記第1、第2コントロールゲートの両方の側壁に前記第1、第2メモリゲートを形成する工程と、
(j)前記(i)工程の後、前記サイドウォールを除去する工程と、
(k)前記(j)工程の後、前記第1コントロールゲートの両方の側壁に形成された前記第1メモリゲートのうちの一方と、前記第2コントロールゲートの両方の側壁に形成された前記第2メモリゲートのうちの一方とを除去する工程と、
(l)前記(k)工程の後、前記第2ゲート絶縁膜をパターニングすることによって、前記第1、第2コントロールゲートの側壁と前記第1、第2メモリゲートとの間、および前記ウエルと前記第1、第2メモリゲートとの間に前記第2ゲート絶縁膜を残す工程と、
(m)前記(l)工程の後、前記ウエル中に、前記第1、第2メモリセルの前記第1導電型とは反対の導電型となる第2導電型のソース領域およびドレイン領域をそれぞれ形成する工程と、
を有し、
前記第1メモリゲートのゲート長は、前記第2メモリゲートのゲート長よりも長く形成されていることを特徴とする半導体装置の製造方法。 - 前記(i)工程において、前記第1、第2メモリセルそれぞれの前記第1、第2メモリゲートの上面の高さを、前記第1、第2メモリセルそれぞれの前記第1、第2コントロールゲートの上面の高さより低く形成することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1メモリセルはデータの保存用に使用され、前記第2メモリセルはプログラム用に使用されることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記(i)工程において、前記第2メモリゲートを前記第2コントロールゲートの側壁にサイドウォール状に形成することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記(m)工程の後、さらに、
(n)前記第1、第2メモリゲートの上面の一部を、前記第1、第2コントロールゲートの側面にサイドウォール状に形成された第2絶縁膜により覆う工程と、
(o)前記第1、第2コントロールゲートの上部、前記第1、第2メモリゲートの上部で前記第2絶縁膜に覆われていない領域、前記ソース領域、および、前記ドレイン領域上にそれぞれシリサイドを形成する工程とを有することを特徴とする請求項2記載の半導体装置の製造方法。 - 前記(d)工程における前記第2ゲート絶縁膜を形成する工程は、
(d1)前記(c)工程の後に、前記半導体基板上に第1電位障壁膜を形成する工程と、
(d2)前記第1電位障壁膜上に電荷保持膜を形成する工程と、
(d3)前記電荷保持膜上に第2電位障壁膜を形成する工程と、
を含むことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記(k)工程において、前記第1メモリゲートは除去せずに前記第1コントロールゲートの両方の側壁に残し、前記第2メモリゲートの一方は除去することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記(k)工程において、前記第1、第2メモリゲートを除去せずに前記第1、第2コントロールゲートの両方の側壁に残すことを特徴とする請求項1記載の半導体装置の製造方法。
- 半導体基板の主面に形成された、第1コントロールゲートおよび第1メモリゲートを有する第1メモリセルと、第2コントロールゲートおよび第2メモリゲートを有する第2メモリセルとを含む半導体装置の製造方法であって、
(a)前記半導体基板に第1導電型のウエルを形成する工程と、
(b)前記ウエル上に第1ゲート絶縁膜を形成する工程と、
(c)前記第1ゲート絶縁膜を介して前記第1、第2コントロールゲートを形成する工程と、
(d)前記(c)工程の後、前記半導体基板の主面上に第2ゲート絶縁膜を形成する工程と、
(e)前記(d)工程の後、前記半導体基板の主面上に導電膜を形成する工程と、
(f)前記(e)工程の後、前記第1コントロールゲートの上面の一部から、前記第1コントロールゲートの一方の側壁から前記第1コントロールゲートの近傍の前記半導体基板にかけての領域をフォトレジストで覆う工程と、
(g)前記(f)工程の後、前記第2ゲート絶縁膜上に形成した前記導電膜をパターニングすることによって、前記フォトレジストの下部の前記第1コントロールゲートの一方の側面に前記導電膜からなる前記第1メモリゲートを、前記第1コントロールゲートのもう一方の側面に、前記導電膜からなるサイドウォールを形成し、前記第2コントロールゲートの両方の側壁に前記第2メモリゲートを形成した後、前記フォトレジストを除去する工程と、
(h)前記(g)工程の後、前記サイドウォールと、前記第2コントロールゲートの両方の側壁に形成された前記第2メモリゲートのうちの一方とを除去する工程と、
(i)前記(h)工程の後、前記第2ゲート絶縁膜をパターニングすることによって、前記第1、第2コントロールゲートの側壁と前記第1、第2メモリゲートとの間、および前記半導体基板と前記第1、第2メモリゲートとの間に前記第2ゲート絶縁膜を残す工程と、
(j)前記(i)工程の後、前記ウエル中に前記第1、第2メモリセルの前記第1導電型とは反対の導電型となる第2導電型のソース領域およびドレイン領域をそれぞれ形成する工程と、
を有し、
前記第1メモリゲートのゲート長は、前記第2メモリゲートのゲート長よりも長く形成されていることを特徴とする半導体装置の製造方法。 - 前記第1メモリセルはデータの保存用に使用され、前記第2メモリセルはプログラム用に使用されることを特徴とする請求項9記載の半導体装置の製造方法。
- 前記(d)工程における前記第2ゲート絶縁膜を形成する工程は、
(d1)前記(c)工程の後に、前記半導体基板上に第1電位障壁膜を形成する工程と、
(d2)前記第1電位障壁膜上に電荷保持膜を形成する工程と、
(d3)前記電荷保持膜上に第2電位障壁膜を形成する工程と、
を含むことを特徴とする請求項9記載の半導体装置の製造方法。 - 前記(f)工程において、前記第1コントロールゲートの一方の側壁に形成した前記フォトレジストを、同様にもう一方の側壁にも形成し、
前記(g)工程において、前記第1、第2コントロールゲートの両方の側壁に、前記第1、第2メモリゲートを形成し、
前記(h)工程において、前記第1メモリゲートは除去せず前記第1コントロールゲートの両方の側壁に残し、前記第2メモリゲートの一方は除去することを特徴とする請求項9記載の半導体装置の製造方法。 - 前記(f)工程において、前記第1コントロールゲートの一方の側壁に形成した前記フォトレジストを、同様にもう一方の側壁にも形成し、
前記(g)工程において、前記第1、第2コントロールゲートの両方の側壁に、前記第1、第2メモリゲートを形成し、
前記(h)工程において、前記第1、第2メモリゲートは除去せず前記第1、第2コントロールゲートの両方の側壁に残すことを特徴とする請求項9記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014011107A JP5684414B2 (ja) | 2014-01-24 | 2014-01-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014011107A JP5684414B2 (ja) | 2014-01-24 | 2014-01-24 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009132668A Division JP2010282987A (ja) | 2009-06-02 | 2009-06-02 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014068049A JP2014068049A (ja) | 2014-04-17 |
JP5684414B2 true JP5684414B2 (ja) | 2015-03-11 |
Family
ID=50744084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014011107A Expired - Fee Related JP5684414B2 (ja) | 2014-01-24 | 2014-01-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5684414B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9589805B2 (en) * | 2014-08-04 | 2017-03-07 | Cypress Semiconductor Corporation | Split-gate semiconductor device with L-shaped gate |
JP6385873B2 (ja) * | 2015-03-30 | 2018-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356562A (ja) * | 2003-05-30 | 2004-12-16 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP5116987B2 (ja) * | 2005-05-23 | 2013-01-09 | ルネサスエレクトロニクス株式会社 | 集積半導体不揮発性記憶装置 |
KR100661225B1 (ko) * | 2005-12-26 | 2006-12-22 | 동부일렉트로닉스 주식회사 | 이이피롬 소자 제조 방법 |
JP5191633B2 (ja) * | 2006-04-04 | 2013-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5149539B2 (ja) * | 2007-05-21 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2009010035A (ja) * | 2007-06-26 | 2009-01-15 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2009010104A (ja) * | 2007-06-27 | 2009-01-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP5205011B2 (ja) * | 2007-08-24 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体装置およびその製造方法 |
-
2014
- 2014-01-24 JP JP2014011107A patent/JP5684414B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014068049A (ja) | 2014-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8592275B2 (en) | Semiconductor device and production method thereof | |
US7087955B2 (en) | Semiconductor device and a method of manufacturing the same | |
US10600799B2 (en) | Memory device and low breakdown voltage transistor | |
JP5734744B2 (ja) | 半導体装置およびその製造方法 | |
JP5629120B2 (ja) | 半導体装置 | |
US9905429B2 (en) | Semiconductor device and a manufacturing method thereof | |
US8305802B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5538828B2 (ja) | 半導体装置およびその製造方法 | |
JP2016051745A (ja) | 半導体装置およびその製造方法 | |
US9214350B2 (en) | Semiconductor device having a capacitive element | |
US10032667B2 (en) | Semiconductor device and manufacturing method thereof | |
CN108257969B (zh) | 半导体装置及其制造方法 | |
JP5684414B2 (ja) | 半導体装置の製造方法 | |
JP2010108976A (ja) | 半導体装置およびその製造方法 | |
US10002768B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2009010281A (ja) | 半導体装置およびその製造方法 | |
US7118965B2 (en) | Methods of fabricating nonvolatile memory device | |
JP2012094790A (ja) | 半導体装置およびその製造方法 | |
JP2011210777A (ja) | 半導体装置およびその製造方法 | |
JP2006041227A (ja) | 半導体装置およびその製造方法 | |
US20160247931A1 (en) | Method of manufacturing semiconductor device | |
JP2013110436A (ja) | 半導体装置 | |
JP2010258091A (ja) | 半導体装置およびその製造方法 | |
JP2008010463A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5684414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |