JP5116987B2 - 集積半導体不揮発性記憶装置 - Google Patents

集積半導体不揮発性記憶装置 Download PDF

Info

Publication number
JP5116987B2
JP5116987B2 JP2006129887A JP2006129887A JP5116987B2 JP 5116987 B2 JP5116987 B2 JP 5116987B2 JP 2006129887 A JP2006129887 A JP 2006129887A JP 2006129887 A JP2006129887 A JP 2006129887A JP 5116987 B2 JP5116987 B2 JP 5116987B2
Authority
JP
Japan
Prior art keywords
gate electrode
memory
semiconductor substrate
insulating film
file portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006129887A
Other languages
English (en)
Other versions
JP2007005771A (ja
Inventor
大 久本
紳一郎 木村
大介 岡田
感 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006129887A priority Critical patent/JP5116987B2/ja
Priority to US11/437,610 priority patent/US7723779B2/en
Publication of JP2007005771A publication Critical patent/JP2007005771A/ja
Priority to US12/763,402 priority patent/US8193053B2/en
Application granted granted Critical
Publication of JP5116987B2 publication Critical patent/JP5116987B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Description

本発明は、特に、安定動作が可能な、不揮発性メモリ構造を有する半導体記憶装置に関するものである。
ＬＳＩに組み込まれた集積半導体記憶装置の一つに不揮発性メモリがある。これは、ＬＳＩの電源を切っても記憶情報が残る素子であり、ＬＳＩを様々な応用に用いるためには、極めて重要な素子になっている。
半導体素子の不揮発性メモリについては、例えば、Ｓ．Ｓｚｅ著、「フィジックス オ
ブ セミコンダクタ デバイス (Physics of Semiconductor Devices、２nd edition)」
第２版、ウィリー出版(Wiley-Interscience pub.)、ｐ．４９６〜５０６（非特許文献１）に、いわゆる浮遊ゲート型メモリや絶縁膜を用いたメモリの記載がみられる。ここでも見られるように、絶縁膜を積層し、その界面や絶縁膜中のトラップ等に電荷を蓄える形態は、浮遊ゲート型に比べて新たな導電層を形成する必要がなく、ＣＭＯＳＬＳＩプロセスと整合性よくメモリを形成できることが知られている。しかし、これまでの絶縁膜中に電荷を蓄える形態は、電荷の注入と放出を行なわせながら、且つ、十分に電荷保持特性を持たせることが求められる。このため、こうした形態は、実際上実現が困難なものになっている。
これに対して、電荷を放出させる代わりに、異なる符号を持った電荷を注入することで記憶情報の書き換えを行なう方式が提案されている。この動作については、例えば、「１９９７年シンポジウムオンＶＬＳＩテクノロジー(１997 Symposium on VLSI Technology)」、１９９７年、p.６３〜６４（非特許文献３）にみられる。この構造では、メモリ動作させる多結晶シリコンゲートとセルの選択を行なうゲートが分かれて形成されている。又、同様の記載が、例えば、米国特許００５９６９３８３号明細書（特許文献１）或るいは米国特許ＵＳ６４７７０８４号明細書（特許文献２）にも見ることができる。
このメモリセル構造では、基本的にはＮＭＯＳをベースとした２つのトランジスタが、選択トランジスタの脇にメモリトランジスタを、いわゆる「縦積み」の配置で連結させるように置かれている。この等価回路は図１Ｃと同様である。選択トランジスタ１とメモリトランジスタ２が直列に接続されている。尚、図１Ａ及び図１Ｂにはそれぞれ図１Ｃに示す等価回路に対応する、メモリ素子の平面図および断面図を一例として示す。図１Ａにおいては、選択ゲートのパターン１５００、メモリゲートのパターン１５５０及び活性領域のパターン１１５０が、一つのメモリ素子の基板上での配置を示すものである。図１Ｂはこれに対応する断面図である。半導体基板１００に、選択トランジスタのゲート５００（以下、選択ゲートと略称する）及びメモリトランジスタのゲート５５０（以下、メモリゲートと略称する）が搭載されている。半導体基板１００には、当該メモリ素子部の電極部を構成する拡散層電極２００及び３００が形成される。更に、各ゲート５００、５５０の側壁にスペーサ絶縁物９４０を形成して、拡散層３１０、２１０が形成されている。尚、選択トランジスタのゲート絶縁膜は、符号９００で示され、一方、メモリトランジスタのゲート絶縁膜は符号９５０で示される。
本発明では、図１Ｂに例示したように、スペーサプロセスと呼ばれるプロセスにより形成したゲートを用いることが有効である。このプロセスは、選択トランジスタのゲート５００を形成した後、メモリゲートのゲート絶縁膜９５０を形成する。更に、この上にメモリゲート５５０のゲート材料を堆積した後、ウエハ面に垂直方向への異方性エッチングを行う。こうすることで、メモリゲート５５０を選択ゲート５００側面に形成するプロセスである。以降、こうしたプロセスを「スペーサプロセス」と略称する。
さて、ここでは、まず動作方法について説明し、形成方法等については、本発明の実施例を用いて詳しく述べる。このメモリセル（ＢＩＴ１、ＢＩＴ２）を用いてアレイを構成した場合の配置構成例を図２に示した。このメモリセルの等価回路は図１Ｃに示したものである。選択トランジスタ１とメモリトランジスタ２のゲート（選択ゲート、メモリゲート）が、それぞれＳＧＬ、ＭＧＬで示したワードライン（複数の各々がＳＧＬ０、ＳＧＬ１、ＳＧＬ３及びＭＧＬ０、ＭＧＬ１、ＭＧＬ３と例示される）を構成し、選択トランジスタの拡散層がビット線（ＢＬ：複数の各々がＢＬ０、ＢＬ１と例示される）に、又、メモリトランジスタの拡散層がソース線（ＳＬ：複数の各々がＳＬ０、ＳＬ１と例示される）になっている。また、ＢＩＴ１とＢＩＴ２のゲートは、同じワードラインにつながっているため、図２に記したように、同じワードラインにつながるものをＷＯＲＤ１、あるいはＷＯＲＤ２と呼ぶことができる。
図３、図４に、このメモリセルの代表的な書き込み及び消去動作の模式的な説明を図示した。両図はいずれもメモリセル部の断面図である。両図は動作の骨子を説明する為のものであるので模式図で、詳細な具体的構造は省略されている。図中符号は図１Ｂと同様である。メモリゲートのゲート絶縁膜９５０は、シリコン酸化膜でシリコン窒化膜を挟む構造で形成しており、いわゆるＭＯＮＯＳ構造（Metal-Oxide-Nitride-Oxide Semiconductor(Silicon)）になっている。選択ゲートのゲート絶縁膜９００はシリコン酸化膜である。拡散層電極２００、３００は、それぞれ、選択ゲート５００とメモリゲート５５０をマスクに形成している。
このメモリセルの基本的な動作として、（１）書きこみ、（２）消去、（３）保持、（４）読み出し、の４つの状態が考えられる。但し、この４つの状態の呼び名は、代表的なものとして用いており、書き込みと消去については、逆の呼び方をすることもできる。又、動作オペレーションも代表的なものを用いて説明するが、様々な異なるオペレーション法が考えられている。ここでは、説明のため、ＮＭＯＳタイプで形成したメモリセルについて述べるが、ＰＭＯＳタイプでも、原理的には同様に形成することができる。
（１）書きこみ時の動作を模式的に図３に示した。メモリゲート側拡散層２００に正電位を与え、選択ゲート側拡散層３００には、基板１００と同じ接地電位を与える。メモリゲート５５０に基板１００に対して高いゲートオーバードライブ電圧を加えることで、メモリゲート５５０下のチャネルをオン状態にする。ここで選択ゲート５００の電位を閾値より０．１Ｖないし０．２Ｖ高い値をとることで、オン状態にする。従って、図示するように、電子が導通状態となる。このとき、２つのゲートの境付近に最も強い電界を生じるため、多くのホットエレクトロンが発生し、メモリゲート側に注入される。尚、図において、選択ゲート５００下の白抜きの丸印に矢印をつけたものは、チャネル電子が加速されることでホットエレクトロンとなり、ＭＯＮＯＳ膜に注入される様子示している。また、インパクトイオン化によるキャリアの発生の様子を符号８００として図示した。電子を白抜きの丸印、正孔をハッチングを付した丸で示した。この現象は、ソースサイドインジェクション(Source side injection:ＳＳＩ)として知られているものである。このこと自体については、例えば、「１９８６年アイ・イー・イー・イー、インターナショナル エレクトロン デバイス ミィーティング、テクニカルダイジェスト(１986 IEEE、 International Electron Device Meeting、 Technical Digest)」、１９８６年、ｐ．５８６〜５８９（非特許文献４）にＡ．Ｔ．Ｗｕ等による報告がある。ここでは、浮遊ゲート型のメモリセルを用いているが、絶縁膜型においても注入機構は同様である。この方式でのホットエレクトロン注入の特長として、電界が選択ゲートとメモリゲート境界付近に集中するため、メモリゲートの選択ゲート側端部に集中的に注入が行なわれることである。又、浮遊ゲート型では、電荷保持層が電極により構成されているが、絶縁膜型では、絶縁膜中に蓄積されることになるため、極めて狭い領域にエレクトロンが保持されることになる。
（２）消去時の動作を模式的に示したのが図４である。メモリゲート５５０に負電位を与え、メモリゲート側拡散層２００に正電位を与えることにより、拡散層端部のメモリゲートと拡散層がオーバーラップした領域で、強反転が生じるようにすることが出来る。このことで、バンド間トンネル現象を起こし、ホールを生成することができる。この動作を符号８１０で図示した。このバンド間トンネル現象については、例えば、「１９８７年アイ・イー・イー・イー、インターナショナル エレクトロン デバイス ミィーティング、テクニカルダイジェスト(１987 IEEE、 International Electron Device Meeting、 Technical Digest)」、ｐ．７１８〜７２１（非特許文献５）にＴ．Ｙ．Ｃｈａｎ等による記述が見られる。このメモリセルにおいては、発生したホールがチャネル方向へ加速され、メモリゲートのバイアスにより引かれＭＯＮＯＳ膜中に注入されることにより消去動作が行なわれる。又、発生したホールが２次的な電子−正孔対を発生する様子を８２０で示した。これらのキャリアもＭＯＮＯＳ膜中に注入される。即ち、エレクトロンの電荷により上昇していたメモリゲートの閾値を、注入されたホールの電荷により引き下げることができる。
（３）保持時、電荷は絶縁膜ＭＯＮＯＳ中に注入されたキャリアの電荷として保持される。絶縁膜中でのキャリア移動は極めて少なく遅いため電極に電圧がかけられていなくても、良好に保持することができる。
（４）読み出し時、選択ゲート側拡散層２００に正電位を与え、選択ゲート５００に正電位を与えることで、選択ゲート下のチャネルをオン状態にする。ここで、書きこみ、消去状態により与えられるメモリゲートの閾値差を判別できる適当なメモリゲート電位、（すなわち、書きこみ状態の閾値と消去状態の閾値の中間電位）を与えることで、保持していた電荷情報を電流として読み出すことができる。
米国特許００５９６９３８３号明細書 米国特許ＵＳ６４７７０８４号明細書 Ｓ．Ｓｚｅ著、「フィジックス オブ セミコンダクタ デバイス(Physics of Semiconductor Devices、２nd edition)」 第２版、ウィリー出版(Wiley-Interscience pub.)、ｐ．４９６〜５０６ Ｓ．Ｓｚｅ著、「フィジックス オブ セミコンダクタ デバイス (Physics of Semiconductor Devices、２nd edition)」 第２版、ウィリー出版(Wiley-Interscience pub.)、ｐ．４４７ 「１９９７年シンポジウムオンＶＬＳＩテクノロジー(1997 Symposium on VLSI Technology)」、１９９７年、p.６３〜６４ 「１９８６年アイ・イー・イー・イー、インターナショナル エレクトロン デバイス ミィーティング、テクニカルダイジェスト(１986 IEEE、 International Electron Device Meeting、 Technical Digest)」、１９８６年、ｐ．５８６〜５８９ 「１９８７年アイ・イー・イー・イー、インターナショナル エレクトロン デバイス ミィーティング、テクニカルダイジェスト(１987 IEEE、 International Electron Device Meeting、 Technical Digest)」、ｐ．７１８〜７２１ 「２００１年アイ・イー・イー・イー、インターナショナル エレクトロン デバイス ミィーティング、テクニカルダイジェスト(２00１ IEEE、International Electron Device Meeting、 Technical Digest)」、ｐ．７１９〜７２２
このメモリセルを用いてメモリチップやメモリモジュールを高速で動作させるには、メモリセルの、いわゆる「セル電流」を大きくすることが有効である。図１Ｃで示したように、このメモリセルは、選択トランジスタ１とメモリトランジスタ２の２つのトランジスタで形成されている。選択トランジスタ１には、通常のＭＯＳトランジスタを用いることができるため、プロセスの加工レベルに合わせた高度に最適化された高性能なデバイス構造を当てることができる。そのためセル電流を大きくするには、メモリトランジスタ２の高性能化が重要となる。同じ電圧動作環境を仮定した場合、ＭＯＳトランジスタの電流駆動力を向上させるには、ゲート絶縁膜厚を薄くするか、又は、チャネル長を短くすることが求められる。しかし、ゲート絶縁膜は電荷保持部として動作させるため、薄膜化にはメモリ特性からの制約がある。その為、チャネル長を短くすることが最も有効とみることができる。後述するが、ゲート長はゲート端までの距離、チャネル長は拡散層端までの距離を示すものである。そのため、チャネル長は、ゲート端と拡散層端の差を、ゲート長から補正したものになる。
メモリゲートのチャネル長を短くする上で、図１Ｂに示した、いわゆるスペーサプロセスにより形成したメモリゲート構造が有効な方法と考えられる。この工程により形成されたメモリゲートのゲート長は、メモリゲート材料の堆積膜厚により決められる。その為、通常のリソグラフィ技術により決められる最小加工寸法より小さなゲート長を実現することができる。その為、チャネル長も短く、大きな電流駆動力を得ることができる。この様子を図５に示した。図５は、メモリゲート電圧と読み出し電流の関係をメモリゲート長（Ｌｍｇ）をパラメータとして示したものである。図５は、最小加工寸法１３０ｎｍを用いて、メモリゲート長５０ｎｍ、６０ｎｍ、７０ｎｍを形成し、電流駆動力を比べたものである。ゲート長を短くすることで、大きな電流駆動力を得られることが理解される。
一方、正孔注入を用いたセルにおいては、正孔の注入により、絶縁膜およびその界面にダメージを与えることが知られている。これが、電荷保持特性の劣化を引き起こす。即ち、ホットキャリアの注入により界面準位やトラップが生成され、これらへの電荷注入や放出、或いは、これらを介した電荷注入や放出が引き起こされる。このダメージ部からの電荷脱離等による閾値変化を考えると、メモリゲートのゲート長を短くした場合、チャネル全域で電荷脱離等が生じるため、閾値の変化は大きなものになる。図６に、同じダメージ層幅を仮定した場合の、閾値の変動量を、チャネル長をパラメータ（２０ｎｍ、４０ｎｍの例）として比較したものを示す。横軸は界面準位の密度、縦軸は読み出し電流の閾値変動を示す。チャネル長が短いもので、大きな閾値変動が引き起こされることがわかる。そのため、チャネル長の短いものでは、強いダメージを与えると、大きな閾値変動を引き起こすという問題が生じる。
そこで、本発明の目的は、上記諸問題点を解決し、高性能と安定した動作を両立させることができる、不揮発性メモリ素子を有する集積半導体不揮発性記憶装置を提供するとである。
集積半導体装置で用いられている不揮発性メモリには、２つに大別される、異なる性能が求められていることが知られている。システムの構成により個々の具体的要求の数値は変わるが、大きくは、高速読み出しと高書き換え耐性の２つに分けることができる。その代表的な例として、例えば、コードファイルと呼ばれる演算処理のプログラムなどを格納するものと、データファイルと呼ばれる大容量のデータを格納するものを挙げることができる。前者においては高速の読み出し速度が求められ、後者では、より多くの書き換え回数が求められることになる。以下、「コードファイル」及び「データファイル」という呼び名を、高速性が求められるメモリセル部と書き換え回数が求められるメモリセル部を、それぞれ表現するものとして用いる。
これまで、不揮発性メモリ装置にとっては、上述のように、書き換え回数、即ちダメージ耐性と、読み出し速度、即ち電流駆動力には、相反する関係にある。この為、不揮発性メモリ装置のチップ構成を図７に例示するように、演算処理用のチップを軸にコードファイル用の不揮発性メモリチップ、データファイル用の不揮発性メモリチップを別々にもつシステム構成がなされている。又、図８に別な例を示す。即ち、演算処理機能を持つチップにプログラムを持つコードファイル用不揮発性メモリを混載させ、データファイル用の不揮発性メモリチップを別に持たせることが行われている。
又、その他の構成例として、制御用のシステムにおいては、逆に小容量の多数の書き換えが求められるデータファイル領域が求められる場合がある。この場合、図９に示すように、演算処理機能を持つチップにデータファイルを混載させ、且つコードファイル用の不揮発性メモリチップを別に持たせる構成がとられている。
本発明に用いるスプリットゲート型メモリセルでは、上述したようにメモリゲートのゲート長を変えることで、異なる特性を得ることができる。そこで、本発明では、後述の実施例において詳細に説明する各種製造プロセスを用いて、異なるメモリゲートのチャネル長を持つメモリセルを同一チップ上に形成し、一つの集積半導体装置を構成する。高速読み出しを必要とするメモリセルでは、メモリゲートのチャネル長を短くし、書き換え回数の必要なメモリセルでは、チャネル長を長くし、そして、この両者を同一チップ上に集積する。
少なくとも、高速読み出しを必要とするセルと、書き換え回数の必要なセルの両者を同一チップ上に集積することで、高速読み出しと、高書き換え耐性を持ったメモリセルを有する集積半導体不揮発性記憶装置を提供することが出来る。
＜実施例１＞
以下、本発明の代表的なメモリセルの形成工程に従いつつ、その構造について説明する。図１０は本例の集積半導体装置主要部の構成図である。高速読み出しを必要とするコードファイル部１３と書き換え回数を必要とするデータファイル部１４が、演算回路部１５に繋がる構成を持った同一チップ５上に形成されている。ここでは、本発明の主眼である不揮発性メモリ部１３、１４のみを示している。勿論、これらの他、キャッシュメモリ等、通常集積されるメモリ部や、Ｉ／Ｏ部等、必要な領域もあるが、これらについては、本発明に直接関係を持たないので図示を省略した。
図１１から図２０は、本発明の第１の実施例である半導体装置のメモリセルアレイを説明する各種模式図である。図１１はメモリセルアレイのアレイ構成の等価回路図、図１２は平面配置図、図１３から図２０は当該メモリセルアレイの製造工程順に示した断面図である。これらの図の（ａ）はデータファイル部セルの断面図、（ｂ）はコードファイル部セルの断面図である。これらの各断面図は図１２のチャネル方向での断面（即ち、線Ａ−Ａに沿った断面）である。又、図（ａ）及び（ｂ）においては、いずれも、メモリ部の主要なトランジスタ部のみ示している。本発明では、コードファイル部とデータファイル部は同じアレイ平面配置をとることができるため、ここでは図１２に示した同じレイアウトにより説明する。又、形成工程においては、いわゆる０．１３ミクロン世代相当のプロセスを用いて説明する。
通例の浅溝素子分離(STI: Shallow Trench Isolation)プロセスを用いて、半導体基板表面に活性領域と、素子分離領域を形成する。尚、この素子分離領域は図中では省略されている。活性領域にシリコン表面を露出させ、基板表面１００を熱酸化により、２．５ｎｍのゲート絶縁膜９００を形成したのち、多結晶シリコン層をＣＶＤ法により２００ｎｍ堆積する。選択ゲートパターン（図１２の符号１５００にて示される）によりパターニングした後、多結晶シリコン層をエッチングし、選択ゲート電極５００を形成する（図１３の（ａ）、（ｂ））。この時、ここでは図示していないが、演算回路部のゲート電極を同時に加工することができる。
メモリゲート領域のゲート絶縁膜９００を除去した後、露出した基板表面を４ｎｍ酸化し、酸化膜９５１を形成する。次いでＣＶＤ法によりシリコン窒化膜９５２を厚さ８ｎｍ堆積し、更に、この上部にシリコン酸化膜９５３を厚さ７ｎｍに堆積することで、ＯＮＯ膜９５０を形成する(図１４の（ａ）、（ｂ）)。このＯＮＯ膜９５０は、前記の酸化膜９５１、シリコン窒化膜９５２、及びシリコン酸化膜９５３の積層膜で構成される。このＯＮＯ膜の形成においては、ISSG（In-Situ Steam Generation）酸化法を用いることができる。即ち、基板表面をISSG酸化することで、５ｎｍ成長させる。そして、シリコン窒化膜を１４ｎｍ堆積したのち、このシリコン窒化膜をISSG酸化することで、上部酸化膜６ｎｍを形成することができる。
ＯＮＯ膜９５０を形成したのち、高濃度にリンをin-situでドーピングした多結晶シリコン層を７０ｎｍ堆積する。この多結晶シリコン層を、異方性エッチングを行うことで、選択ゲート５００側面にスペーサ形状のメモリゲート５５０を形成する。この時、コンタクト形成部には、ホトレジストパターンによりマスクをおくことができる。又、ここでは図示していないが、不要部分の凸型側面から多結晶シリコン５５０を除くように、追加エッチングを行うことができる。
本例の構成では、メモリゲート５５０は選択ゲート５００の片側のみに形成すればよいため、不要部分となる多結晶シリコン５５０をエッチング除去する。このときＯＮＯ膜９５０を下地保護層として用いることができる。露出したＯＮＯ膜をエッチング除去し、洗浄した後、熱酸化することで基板表面に膜厚２ｎｍの酸化膜を形成する。尚、ここで形成される膜厚２ｎｍ程度の酸化膜は、後の工程、例えば図１８の段階では表面洗浄などによってほとんど除去されてしまうので、図面では図示が省略されている。
ホトレジスト層によるマスク層ＰＲを形成し、コードファイル部のメモリゲート５５０側の拡散層領域に砒素を１０ＫｅＶ、１０１５ｃｍ−２のドーズ量イオン打ち込みすることで、ソース２０１を形成する(図１５)。以下、図中において、ホトレジストによるマスク層を符号ＰＲにより示す。
次いで、改めてホトレジスト層によるマスク層ＰＲを形成し、データファイル部のメモリゲート５５０側の拡散層領域に砒素を３ＫｅＶ、１０１５ｃｍ−２のドーズ量イオン打ち込みすることで、ソース２０２を形成する(図１６)。
更に、改めてホトレジスト層によるマスク層ＰＲを形成し、データファイル部及びコードファイル部の選択ゲート５００側の拡散層領域に砒素を５ＫｅＶ、８×１０１４ｃｍ−２のドーズ量イオン打ち込みすることで、ドレイン３００を形成する(図１７)。本例の構成では、並置された２つのメモリセル部のドレインが共通の不純物領域３００で構成されている。このドレイン形成は、必要に応じて前の２つのソース拡散層形成プロセスと組み合わせることができる。又、演算回路部の拡散層形成を同時に行うことができる。
次いでスペーサを形成するに先立って、これまで準備した半導体基板１００を洗浄する。この時、前述したように、表面に形成された酸化膜はほとんど除去される。そして、改めて、シリコン酸化膜を１００ｎｍ堆積する。このシリコン酸化膜を、異方性エッチングを用いてエッチングすることで、選択ゲート５００及びメモリゲート５５０側面に、スペーサ９４０を形成する。このスペーサ９４０をマスクに、拡散層２１０及び拡散層３１０を砒素のイオン打ち込み法により形成する（図１８）。これらの不純物ドーピングにあわせて選択ゲート５００にも、不純物をドーピングすることができる。これらのプロセスは通常のＬＤＤ（Lightly doped drain）プロセスを適用したものである。
通例のサリサイドプロセスにより、選択ゲート上６５０、メモリゲート上６５５、ソース拡散層上、ドレイン拡散層上にシリサイド層（６２０及び６３０）を形成する(図１９)。サリサイドプロセスは、多結晶シリコンゲート側面を絶縁物スペーサで覆い、露出するゲート上面と、シリコン基板に形成されたソース・ドレイン拡散層領域のみを選択的にシリサイド化するものである。ここでは、選択ゲートとメモリゲート上面を同時にシリサイド化を行う。
以下、通常のＣＭＯＳプロセスの配線工程の方法を用いて、メモリセルが形成される（図２０）。図において、符号７００はコンタクトプラグ、符号７５０は第１金属配線層を示したものである。
前述の製造工程により、高いイオン打ち込みエネルギーを用いて形成されたコードファイル部のメモリゲートでは、データファイル部に比べ、拡散層がゲート下に多く入り込んでくる為、実効的なチャネル長を短くすることができる。図２１Ａはデータファイル部、図２１Ｂはコードファイル部のメモリセルに対応した主要部の断面図である。各図における各部位はこれまでのものと同じ符号を用いて示される。これら図２１Ａ、図２１Ｂに模式的に示したように、メモリセルのゲート長(Ｌｍｇ)は同じであっても、拡散層端までのチャネル長（Ｌｅｆｆ）を変えることができる。尚、符号Ｌｃｇは選択セルのチャネル長である。
データファイル部では、読み出し速度を遅くできるため、書き込み、消去条件をコードファイル部と変えることができる。代表的な書き込み消去条件及び読み出し条件を図２２Ａ、図２２Ｂ及び図２２Ｃにまとめる。図中、Ｖｍｇはメモリゲートの電位、Ｖｄはビット線の電位、Ｖｓはソース線の電位、Ｖｃｇは選択ゲートの電位、Ｖｂｂは基板の電位を表す。
早い読み出し速度の求められるコードファイルでは、大きな読み出し電流を得るため、閾値をより低い状態まで消去を行っている。ここでは、消去パルスを伸ばすことで消去をしているが、図２３Ａ、図２３Ｂ及び図２３Ｃに例示するように、メモリゲート（Ｖｍｇ）をより低い電圧まで下げることや、図２４Ａ、図２４Ｂ及び図２４Ｃに例示するように拡散層電圧（Ｖｓ）をより高くすることで、低い消去を行うことができる。これにより、周辺読み出し回路は同じものを用いて、より早い読み出しを行うことが可能になる。又、図２５Ａ、図２５Ｂ及び図２５Ｃに示すように、読み出し条件を変えることで、より高速な読み出し速度を得ることができる。
＜実施例２＞
第２の実施例を，図２６から図３３を用いて説明する。図２６から図３３は当該メモリセルアレイの製造工程順に示した断面図である。これらの図の（ａ）はデータファイル部セルの断面図、（ｂ）はコードファイル部セルの断面図である。これらの各断面図は図１２のチャネル方向での断面（即ち、線Ａ−Ａに沿った断面）である。図１２のチャネル方向での断面（線Ａ−Ａに沿った断面）を用いて示す。本発明では、コードファイル部とデータファイル部は同じアレイ平面配置をとることができるため、ここでは図１２に示した同じレイアウトにより説明する。
通例の浅溝素子分離(STI: Shallow Trench Isolation)プロセスを用いて、半導体基板表面に活性領域と、素子分離領域を形成する。素子分離領域自体は図中で省略されている。活性領域にシリコン表面を露出させ、基板表面を熱酸化により、２．５ｎｍのゲート絶縁膜（符号９００に相当する）を形成する。この後、多結晶シリコン層（符号５００に相当する）をＣＶＤ法により２００ｎｍ堆積する。この上部に選択ゲートパターン（図１２の符号１５００）によりパターニングしたのち、前記多結晶シリコンをエッチングし、選択ゲート電極５００を形成する(図２６)。このときここでは示していないが、演算回路部のゲート電極を同時に加工することができる。
次いで、メモリゲート領域のゲート絶縁膜９００を除去した後、露出した基板表面を４ｎｍ酸化する。この上部に、ＣＶＤ法によりシリコン窒化膜を８ｎｍ堆積し、更にシリコン酸化膜７ｎｍを堆積することで、ＯＮＯ膜を形成する(図２７)。このＯＮＯ膜の形成においては、ISSG（In-Situ Steam Generation）酸化を用いることができる。即ち、基板表面をISSG酸化することで、シリコン酸化膜を５ｎｍ成長させ、次いで、シリコン窒化膜を１４ｎｍ堆積したのち、このシリコン窒化膜をISSG酸化することで、上部酸化膜６ｎｍを形成することができる。
ＯＮＯ膜９５０を形成したのち、高濃度にリンをin-situでドーピングした多結晶シリコンを７０ｎｍ堆積する。この多結晶シリコンを異方性エッチングを行うことで、選択ゲート５００側面にスペーサ形状のメモリゲート５５０を形成する。この時、コンタクト形成部には、ホトレジストパターンによりマスクをおくことができる。又、ここでは図示していないが、不要部分の凸型側面から多結晶シリコン５５０を除くように、追加エッチングを行うことができる。
メモリゲート５５０は選択ゲートの片側のみに形成すればよいため、不要部分となる多結晶シリコン５５０をエッチング除去する。このときＯＮＯ膜９５０を下地保護層として用いることができる。露出したＯＮＯ膜をエッチング除去し、洗浄した後、熱酸化することで基板表面に２ｎｍの酸化膜を形成する。この酸化膜は図中で省略されている。実施例１において説明した状況と同じである。
更に、ホトレジスト層によるマスク層ＰＲを形成し、データファイル部およびコードファイル部の選択ゲート側拡散層領域に砒素を５ＫｅＶ、８×１０１４ｃｍ−２のドーズ量のイオン打ち込みすることで、ドレイン３００を形成する。このドレイン形成は、必要に応じて前の２つのソース拡散層形成プロセスと組み合わせることができる。又、演算回路部の拡散層形成を同時に行うことができる。
改めて、ホトレジスト層によるマスク層ＰＲを形成し、コードファイル部のメモリゲート側拡散層領域に砒素を５ＫｅＶ、８×１０１５ｃｍ−２のドーズ量イオン打ち込みすることで、ソース２０１を形成する(図２８)。
更に、シリコン酸化膜を２０ｎｍ堆積し、異方性エッチングすることで、選択ゲート５００及びメモリゲート５５０側面にスペーサ９４１を形成する(図２９)。
改めて、ホトレジスト層によるマスク層ＰＲを形成し、データファイル部のメモリゲート側拡散層領域に砒素を５ＫｅＶ、１０１５ｃｍ−２のドーズ量イオン打ち込みすることで、ソース２０２を形成する(図３０)。
更に、シリコン酸化膜を１００ｎｍ堆積する。このシリコン酸化膜を異方性エッチングすることで、選択ゲート５００及びメモリゲート５５０側面にスペーサ９４２を形成し、これをマスクに拡散層２１０および３１０を砒素のイオン打ち込み法により形成する（図３１）。これらの不純物ドーピングにあわせて選択ゲート５００にも不純物をドーピングすることができる。これらのプロセスは通常のＬＤＤ（Lightly doped drain）プロセスを適用したものである。
通例のサリサイドプロセスにより、選択ゲート上６５０、メモリゲート上６５５、ソース拡散層上６２０、ドレイン拡散層上６３０にシリサイド層を形成する(図３２)
以下、通常のＣＭＯＳプロセスの配線工程をとることで、メモリセルが形成される（図３３）。図中、符号７００はコンタクトプラグ、符号７５０は、第１金属配線層を示したものである。
こうした製造工程により、２重のスペーサを形成したデータファイル部のメモリゲートでは、コードファイル部に比べ、拡散層のゲート下への入り込みを抑えることができるため、実効的なチャネル長を長くすることができる。
＜実施例３＞
図３４から図４２を用いて、第３の実施例を説明する。図３４から図４２は当該メモリセルアレイの製造工程順に示した断面図である。これらの図の（ａ）はデータファイル部セルの断面図、（ｂ）はコードファイル部セルの断面図である。これらの各断面図は図１２のチャネル方向での断面（即ち、線Ａ−Ａに沿った断面）である。図１２のチャネル方向での断面（線Ａ−Ａに沿った断面）を用いて示す。本発明では、コードファイル部とデータファイル部は同じアレイ平面配置をとることができるため、ここでは図１２に示した同じレイアウトにより説明する。
通例の浅溝素子分離(STI: Shallow Trench Isolation)プロセスを用いて、半導体基板表面に活性領域と、素子分離領域を形成する。尚、ここで素子分離領域自体は、図中から省略されている。活性領域にシリコン表面を露出させ、基板表面を熱酸化により、２．５ｎｍのゲート絶縁膜（符号９００に相当する）を形成する。こののち、多結晶シリコン層（符号５００に相当する）をＣＶＤ法により２００ｎｍ堆積する。この上部に選択ゲートパターン（図１２の符号１５００）によりパターニングしたのち、前記多結晶シリコン層をエッチングし、選択ゲート電極５００を形成する(図３４)。このときここでは示していないが、演算回路部のゲート電極を同時に加工することができる。
メモリゲート領域の前記ゲート絶縁膜（露出した領域の符号９００に相当する絶縁膜）を除去した後、露出した基板表面を４ｎｍ酸化する。この酸化膜上に、ＣＶＤ法によりシリコン窒化膜を８ｎｍ堆積し、更にシリコン酸化膜７ｎｍを堆積することで、ＯＮＯ膜９５０を形成する。このＯＮＯ膜の形成においては、ISSG（In-Situ Steam Generation）酸化を用いることができる。即ち、基板表面をISSG酸化することで、酸化膜を５ｎｍ成長させる。この上部に、シリコン窒化膜を１４ｎｍ堆積したのち、このシリコン窒化膜をISSG酸化することで、上部酸化膜６ｎｍを形成することができる。
ＯＮＯ膜９５０を形成したのち、高濃度にリンをin-situでドーピングした多結晶シリコン層を７０ｎｍ堆積する。この多結晶シリコン層を異方性エッチングを行うことで、選択ゲート５００側面にスペーサ形状のメモリゲート５５０を形成する。この時、コンタクト形成部には、ホトレジストパターンによりマスクをおくことができる。又、ここでは図示していないが、不要部分の凸型側面から多結晶シリコン層５５０を除くように、追加エッチングを行うことができる。メモリゲート５５０は選択ゲートの片側のみに形成すればよいため、不要部分となる多結晶シリコン層５５０をエッチング除去する(図３５)。このときＯＮＯ膜９５０を下地保護層として用いることができる。
ホトレジスト層によるマスク層ＰＲを形成し、コードファイル部のメモリゲート側拡散層領域に砒素を５ＫｅＶ、１０１５ｃｍ−２のドーズ量イオン打ち込みすることで、ソース２０１を形成する(図３６)。
更に、ＯＮＯ膜３５０のシリコン窒化膜上の酸化膜を除去したのち、多結晶シリコン層を２０ｎｍ堆積する。この多結晶シリコン層を異方性エッチングすることで、選択ゲート５００及びメモリゲート５５０側面に第２スペーサメモリゲート５５５を形成する(図３７)。
露出したシリコン酸化膜とシリコン窒化膜の積層膜を除去し、基板表面を熱酸化することで２ｎｍのシリコン酸化膜を形成する。ホトレジストによるパターニングを行い、データファイル部のメモリゲート側拡散層領域に砒素を５ＫｅＶ、１０１５ｃｍ−２のドーズ量のイオン打ち込みすることで、ソース２０２を形成する。
改めて、ホトレジスト層によるマスク層ＰＲを形成し、選択ゲート側の拡散層領域に砒素を５ＫｅＶ、１０１５ｃｍ−２のドーズ量イオン打ち込みすることで、ソース３００を形成する(図３８)。
更に、この上部に、シリコン酸化膜を８０ｎｍ堆積する。そして、このシリコン酸化膜を異方性エッチングすることで、選択ゲート５００およびメモリゲート５５０、５５５側面にスペーサ９４０を形成し、これをマスクに拡散層２１０及び３１０を砒素のイオン打ち込み法により形成する（図３９）。これらの不純物ドーピングにあわせて選択ゲート５００にも不純物をドーピングすることができる。これらのプロセスは通常のLDD（Lightly doped drain）プロセスを適用したものである。
通例のサリサイドプロセスにより、選択ゲート上６５０、メモリゲート上６５５、ソース拡散層上６２０、ドレイン拡散層上６３０にシリサイド層を形成する(図４０)。
以下、通常のＣＭＯＳプロセスの配線工程をとることで、メモリセルが形成される（図４１）。符号７００はコンタクトプラグ、符号７５０は第１金属配線層を示したものである。
こうした製造工程により、図４２に模式的に示したように、データファイル部では、メモリゲート側拡散層２０２のゲートとのオーバーラップ領域はゲート５５５で覆われている。この図において、ＯＮＯ積層膜はシリコン酸化膜９５１、シリコン窒化膜９５２、シリコン酸化膜９５３で示している。ゲート５５５においては、シリコン酸化膜９５３が除かれ、９５１、９５２の２重積層膜で構成することができている。これにより、書き込み消去特性及びリテンション特性を劣化させる拡散層上の絶縁膜に注入された過剰電荷を、有効に減じることができる。
＜実施例４＞
本発明の方式では、高速読み出しを行うメモリアレイと、これに比べ遅い読み出しを行うメモリアレイが同時に形成されることになる。その為、これらをモジュールとして、それぞれのモジュールを異なるクロック周波数で動作させることができる。
図４３は本例のモジュールの主要部の構成図である。図では、制御回路１５、メモリファイル１（１６）及びメモリファイル２（１７）がバスでつながれた状態を示す。バス６８０での同一クロックに対して、読み出しの遅いメモリマット（データファイル）では、複数サイクルに対して、バス６８１にデータを出力することができる。
図４４は別な構成例である。図では、やはり制御回路１５、メモリファイル１（１６）及びメモリファイル２（１７）がバスでつながれた状態を示す。チップ上に、異なる周波数で動作するバス６８１及び６８２を設けることで、異なる速度で動作させることができる。図４５は、更に別な構成例である。制御回路１５に対して、複数のメモリマット１６、１７、１８、１９、及び２０が配置され、各メモリマットは各々の変換装置２１、２２、２３、２４、及び２５を介してバス６８０、６８１に接続されている。メモリマット毎に、クロック６８０の周期をダウンコンバートさせる変換装置を介して受けるようにすることで、低速で動作させるメモリマットのみ、例えば１/２周期で動作させることができる。これにより、プログラムによりそれぞれのマットの選択するクロックを与えることができるため、前述したような異なるチャネル長を持ったメモリセルの形成プロセスと組み合わせることで、同じマット構成でも、様々なコードファイルとデータファイルの組み合わせを持った集積半導体装置を実現することができる。
＜実施例５＞
ここまで、スプリットゲート型のＭＯＮＯＳを用いたメモリセルに依存した特性として説明してきたが、同様のトレードオフは、浮遊ゲート型の不揮発性のメモリセルにおいても生じる。即ち、メモリセルのゲート長を長くすることで、電流駆動力は減少するが、安定したゲート電極によるチャネル制御性を得られる。このことから、注入、放出させる電荷量は少なくすることができ、書き換え耐性を向上することができる。そのため、ゲート長の異なるメモリセルの集積は有効である。浮遊ゲートにおいては、ゲート長はレイアウトサイズで決められるため、レイアウトにより変える事ができる。このように、セル特性にトレードオフがありゲート長がレイアウトサイズにより決められるセルの場合は、レイアウトを変えることで集積することができる。例えば、ＭＯＮＯＳ型のセルにおいても、図４２のようにゲート長の異なるセルを集積することができる。
図４６のセルは、図１Ｃに示したセルの、そのほかの形成法である。図における符号はこれまでのものと同様である。この例は、メモリゲート５５０を選択ゲート５００に対するスペーサプロセスを用いないで、形成する例である。データファイル部及びコードファイル部の双方に、次の方法を用いる点が、これまでの方法と異なっている。即ち、半導体基板上にシリコン酸化膜９５１、シリコン窒化膜９５２、及びシリコン酸化膜９５３を形成し、この上部に選択ゲート５００を形成する。そして、この選択ゲート５００の上部に、所望形状の絶縁膜形成し、所望形状のメモリゲート５５０を搭載する。ここで、メモリゲート及び選択ゲートの寸法を調整することはいうまでもない。
これまで、諸実施例を用いて説明したが、本発明は、集積半導体不揮発性メモリ素子を、より安定に動作させることができるため、高い利用可能性を持つ。高速読み出しを必要とするセルでは、メモリゲートのチャネル長を短くし、書き換え回数の必要なセルでは、チャネル長を長くし、この両者を同一チップ上に集積することで、高速読み出しと、高書き換え耐性を持ったメモリセルを供することができる。
以上、本発明を詳しく説明したが、その主な形態を列挙すれば、次の通りである。
（１）半導体基板上に形成された電荷保持部を持った絶縁ゲート型電界効果トランジスタを用いて形成された複数の半導体不揮発性記憶素子を持ち、該記憶素子の絶縁ゲート型電界効果トランジスタのチャネル長が単一ではないことを特徴とする、集積半導体不揮発性記憶装置。
（２）前項（１）の集積半導体不揮発性記憶装置において、半導体不揮発性記憶素子が、シリコン基板上に形成された、第１の絶縁ゲート型電界効果トランジスタと、該トランジスタゲートと並行に、かつ接して形成された第2の絶縁ゲート型電界効果トランジスタを持ち、これらゲートと直行する方向に第１の拡散層電極と、第１のゲートと該ゲートにより制御された第１のチャネルと、第２のゲートと該ゲートに制御された第２のチャネルと、第２の拡散層電極が置かれ、第2の絶縁ゲート型電界効果トランジスタのゲート絶縁膜が電荷保持機能をもち、該電荷により第２の絶縁ゲート型電界効果トランジスタの第１の拡散層と第２の拡散層間を流れる電流の第２のゲートによる電圧特性を変化させる半導体不揮発性記憶素子であることを特徴とする集積半導体不揮発性記憶装置。
（３）前項（２）の集積半導体不揮発性記憶装置において、第２の絶縁ゲート型電界効果トランジスタのゲート絶縁膜が電荷保持機能をもち、該ゲート絶縁膜に、電子およびホールを注入することで、キャリアの持つ電荷により第２の絶縁ゲート型電界効果トランジスタの第１の拡散層と第２の拡散層間を流れる電流の第２のゲートによる電圧特性を変化させる半導体不揮発性記憶素子であることを特徴とする集積半導体不揮発性記憶装置。
（４）前項（２）の集積半導体不揮発性記憶装置において第２の絶縁ゲート型電界効果トランジスタのゲート絶縁膜が、シリコン酸化膜とシリコン窒化膜の積層構造であることを特徴とする集積半導体不揮発性記憶装置。
（５）前項（２）の集積半導体不揮発性記憶装置において第2の絶縁ゲート型電界効果トランジスタのゲートが、第１の絶縁ゲート型電界効果トランジスタのゲートを用いたスペーサ構造により形成されていることを特徴とする集積半導体不揮発性記憶装置。
（６）前項（１）の集積半導体不揮発性記憶装置において、異なるチャネル長を有する半導体不揮発性記憶素子が、等しいゲート長を有することを特徴とする集積半導体不揮発性記憶装置。
（７）前項（１）の集積半導体不揮発性記憶装置において、チャネル長の異なる半導体不揮発性記憶素子は、別のメモリマットを構成していることを特徴とする集積半導体不揮発性記憶装置。
（８）前項（７）の集積半導体不揮発性記憶装置において、チャネル長の短い半導体不揮発性記憶素子により構成されたメモリマットにおいては、チャネル長の長い半導体不揮発性記憶素子に比べ短い時間で読み出しが行われることを特徴とする集積半導体不揮発性記憶装置。
（９）前項（７）の集積不揮発性半導体記憶装置において、チャネル長の長い半導体不揮発性記憶素子により構成されたメモリマットにおいては、チャネル長の短い不揮発性半導体記憶素子に比べ多くの書き換えが行われることを特徴とする集積半導体不揮発性記憶装置。
図１Ａは、スプリットメモリセルを説明するための代表的な平面レイアウト図である。 図１Ｂは、スプリットメモリセルを説明するための代表的な断面構造図である。 図１Ｃは、スプリットメモリセルを説明するための等価回路図である。 図２は、スプリットメモリセルを用いたメモリアレイの等価回路図。 図３は、メモリセル構造および書き込み動作を説明するための模式的素子断面構造図である。 図４は、メモリセル構造および消去動作を説明するための模式的素子断面構造図である。 図５は、読み出し電流のメモリゲート長依存性を説明する電流電圧特性図である。 図６は、閾値変化のメモリゲート長依存性説明図である。 図７は、チップ構成図である。 図８は、チップ構成図である。 図９は、チップ構成図である。 図１０は、複数のメモリファイルをもったチップ内構成図である。 図１１は、メモリアレイ等価回路図である。 図１２は、メモリアレイ平面配置図である。 図１３は、第１実施例の素子形成工程を説明する断面構造図である。 図１４は、第１実施例の素子形成工程を説明する断面構造図である。 図１５は、第１実施例の素子形成工程を説明する断面構造図である。 図１６は、第１実施例の素子形成工程を説明する断面構造図である。 図１７は、第１実施例の素子形成工程を説明する断面構造図である。 図１８は、第１実施例の素子形成工程を説明する断面構造図である。 図１９は、第１実施例の素子形成工程を説明する断面構造図である。 図２０は、第１実施例の素子形成工程を説明する断面構造図である。 図２１Ａは、第１実施例の効果を説明する断面構造図である。 図２１Ｂは、第１実施例の効果を説明する断面構造図である。 図２２Ａは、書き込み動作条件を示す説明図である。 図２２Ｂは、消去動作条件を示す説明図である。 図２２Ｃは、読み出し動作条件を示す説明図である。 図２３Ａは、書き込み動作条件を示す説明図である。 図２３Ｂは、消去動作条件を示す説明図である。 図２３Ｃは、読み出し動作条件を示す説明図である。 図２４Ａは、書き込み動作条件を示す説明図である。 図２４Ｂは、消去動作条件を示す説明図である。 図２４Ｃは、読み出し動作条件を示す説明図である。 図２５Ａは、書き込み動作条件を示す説明図である。 図２５Ｂは、消去動作条件を示す説明図である。 図２５Ｃは、読み出し動作条件を示す説明図である。 図２６は、第２実施例の素子形成工程を説明する断面構造図である。 図２７は、第２実施例の素子形成工程を説明する断面構造図である。 図２８は、第２実施例の素子形成工程を説明する断面構造図である。 図２９は、第２実施例の素子形成工程を説明する断面構造図である。 図３０は、第２実施例の素子形成工程を説明する断面構造図である。 図３１は、第２実施例の素子形成工程を説明する断面構造図である。 図３２は、第２実施例の素子形成工程を説明する断面構造図である。 図３３は、第２実施例の素子形成工程を説明する断面構造図である。 図３４は、第３実施例の素子形成工程を説明する断面構造図である。 図３５は、第３実施例の素子形成工程を説明する断面構造図である。 図３６は、第３実施例の素子形成工程を説明する断面構造図である。 図３７は、第３実施例の素子形成工程を説明する断面構造図である。 図３８は、第３実施例の素子形成工程を説明する断面構造図である。 図３９は、第３実施例の素子形成工程を説明する断面構造図である。 図４０は、第３実施例の素子形成工程を説明する断面構造図である。 図４１は、第３実施例の素子形成工程を説明する断面構造図である。 図４２は、第３実施例の効果を説明する断面構造図である。 図４３は、メモリファイル構成図である。 図４４は、メモリファイル構成図である。 図４５は、メモリファイル構成図である。 図４６は、第５の実施例を説明する断面図である。
符号の説明
１００：基板、２００、３００、２０１、２０２、２１０、３１０：拡散層電極、５００：選択トランジスタ、５５０、５５５：メモリトランジスタ、６２０、６３０、６５５、６５０：シリサイド層、６８０：クロック配線、６８１、６８２：バス配線、７００、７５０：金属配線層、８００、８１０、８２０：キャリア発生領域、９００：選択ゲート絶縁膜、９５０、９５１、９５２、９５３：メモリゲート絶縁膜、９４０、９４１、９４２：絶縁膜。

Claims (15)

  1. 半導体基板上のデータファイル部に形成されたデータファイル用の第１の不揮発性記憶素子と前記半導体基板上のコードファイル部に形成されたコードファイル用の第２の不揮発性記憶素子有する半導体装置であって、
    前記第１の不揮発性記憶素子は、
    前記半導体基板上に形成された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上に形成された第１の選択ゲート電極と、
    前記半導体基板上から前記第１の選択ゲート電極の側面に亘って形成された第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜を介して前記第１の選択ゲート電極の側面及び前記半導体基板上に形成された第１のメモリゲート電極と、
    前記半導体基板中の前記第１の選択ゲート電極側に形成された第１の拡散層領域と、
    前記半導体基板中の前記第１のメモリゲート電極側に形成された第２の拡散領域と、を有し、
    前記第２の不揮発性記憶素子は、
    前記半導体基板上に形成された第３のゲート絶縁膜と、
    前記第３のゲート絶縁膜上に形成された第２の選択ゲート電極と、
    前記半導体基板上から前記第２選択ゲート電極の側面に亘って形成された第４のゲート絶縁膜と、
    前記第４のゲート絶縁膜を介して前記第２の選択ゲート電極の側面および前記半導体基板上に形成された第２のメモリゲート電極と、
    前記半導体基板中の前記第２の選択ゲート電極側に形成された第３の拡散層領域と、
    前記半導体基板中の前記第２のメモリゲート電極側に形成された第４の拡散層領域と、を有し、
    前記第２のゲート絶縁膜及び前記第４のゲート絶縁膜は、電荷保持機能を有する絶縁膜であり、
    前記第１のメモリゲート電極のゲート長は、前記第２のメモリゲート電極のゲート長と等しく、
    前記第２の選択ゲート電極側の前記第２のメモリゲート電極の端から前記第２のメモリゲート電極下に形成される前記第４の拡散層領域の端までの長さは、前記第１の選択ゲート電極側の前記第１のメモリゲート電極の端から前記第１のメモリゲート電極下に形成される前記第２の拡散層領域の端までの長さよりも短いことを特徴とする半導体装置。
  2. 前記第２ゲート絶縁膜及び前記第４のゲート絶縁膜が、シリコン酸化膜とシリコン窒化膜との積層膜であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の選択ゲート電極のゲート長は、前記第２の選択ゲート電極のゲート長と等しいことを特徴とする請求項２に記載の半導体装置。
  4. 前記第１の選択ゲート電極下に形成される前記第１の拡散層領域の端の位置は、前記第２の選択ゲート電極下に形成される前記第３の拡散層領域の端の位置と同じであることを特徴とする請求項３に記載の半導体装置。
  5. 前記第２の不揮発性記憶装置は、前記第１の不揮発性記憶装置よりも高速に読み出しが行われ、
    前記第１の不揮発性記憶装置は、前記第２の不揮発性記憶装置よりも多くの書換えが行なわれることを特徴とする請求項１に記載の半導体装置。
  6. 半導体基板上のデータファイル部に形成され、第１の選択ゲート電極及び第１のメモリゲート電極を有するデータファイル用の第１の不揮発性記憶素子と、前記半導体基板上のコードファイル部に形成され、第２の選択ゲート電極及び第２のメモリゲート電極を有するコードファイル用の第２の不揮発性記憶素子を有する半導体装置の製造方法であって、
    （ａ）前記データファイル部及びコードファイル部上に前記第１の選択ゲート電極及び前記第２の選択ゲート電極のゲート絶縁膜となる第１絶縁膜を形成する工程と、
    （ｂ）前記第１絶縁膜上に第１の多結晶シリコン層を形成する工程と、
    （ｃ）前記第１の多結晶シリコン層をパターニングすることにより、前記第１の選択ゲート電極及び前記第２の選択ゲート電極を形成する工程と、
    （ｄ）前記（ｃ）工程の後、前記データファイル部及びコードファイル部上に前記第１のメモリゲート電極及び前記第２のメモリゲート電極のゲート絶縁膜となる第２の絶縁膜を形成する工程と、
    （ｅ）前記第２の絶縁膜上に第２の多結晶シリコン膜を形成する工程と、
    （ｆ）前記第２の多結晶シリコン膜を異方性エッチングすることにより、前記第１の選択ゲート電極の側面に前記第２の絶縁膜を介して前記第１のメモリゲート電極及び第１のスペーサを形成し、かつ、前記第２の選択ゲート電極の側面に前記第２の絶縁膜を介して前記第２のメモリゲート電極及び第２のスペーサを形成する工程と、
    （ｇ）前記第１のスペーサ及び前記第２のスペーサを除去する工程と、
    （ｈ）前記データファイル部の全面を覆い、かつ、前記コードファイル部の前記第２の選択ゲート電極側の前記半導体基板を覆うように第１のホトレジスト層を形成した状態で、前記コードファイル部の前記第２のメモリゲート電極側の前記半導体基板中に不純物を打ち込むことにより、前記半導体基板中に第１の拡散層領域を形成し、その後、前記第１のホトレジスト層を除去する工程と、
    （ｉ）前記データファイル部の前記第１の選択ゲート電極側の前記半導体基板を覆い、かつ、前記コードファイル部の全面を覆うように第２のホトレジスト層を形成した状態で、前記データファイル部の前記第１のメモリゲート電極側の前記半導体基板中に不純物を打ち込むことにより、前記半導体基板中に第２の拡散層領域を形成し、その後、前記第２のホトレジスト層を除去する工程と、
    （ｊ）前記データファイル部の前記第１のメモリゲート電極側の前記半導体基板を覆い、かつ、前記コードファイル部の前記第２のメモリゲート電極側の前記半導体基板を覆うように第３のホトレジスト層を形成した状態で、前記データファイル部の前記第１の選択ゲート電極側の前記半導体基板中に不純物を打ち込むことにより、前記半導体基板中に第３の拡散層領域を形成し、かつ、前記コードファイル部の前記第２の選択ゲート電極側の前記半導体基板中に不純物を打ち込むことにより、前記半導体基板中に第４の拡散層領域を形成し、その後、前記第３のホトレジスト層を除去する工程と、を有し、
    前記第２の絶縁膜は、電荷保持機能を有する絶縁膜であり、
    前記（ｈ）工程における不純物を打ち込むエネルギーは、前記（ｉ）工程における不純物を打ち込むエネルギーよりも大きく、
    前記第２の選択ゲート電極側の前記第２のメモリゲート電極の端から前記第２のメモリゲート電極下に形成される前記第１の拡散層領域の端までの長さは、前記第１の選択ゲート電極側の前記第１のメモリゲート電極の端から前記第１のメモリゲート電極下に形成される前記第２の拡散層領域の端までの長さよりも短いことを特徴とする半導体装置の製造方法。
  7. 半導体基板上のデータファイル部に形成され、第１の選択ゲート電極及び第１のメモリゲート電極を有するデータファイル用の第１の不揮発性記憶素子と、前記半導体基板上のコードファイル部に形成され、第２の選択ゲート電極及び第２のメモリゲート電極を有するコードファイル用の第２の不揮発性記憶素子を有する半導体装置の製造方法であって、
    （ａ）前記データファイル部及びコードファイル部上に前記第１の選択ゲート電極及び前記第２の選択ゲート電極のゲート絶縁膜となる第１絶縁膜を形成する工程と、
    （ｂ）前記第１絶縁膜上に第１の多結晶シリコン層を形成する工程と、
    （ｃ）前記第１の多結晶シリコン層をパターニングすることにより、前記第１の選択ゲート電極及び前記第２の選択ゲート電極を形成する工程と、
    （ｄ）前記（ｃ）工程の後、前記データファイル部及びコードファイル部上に前記第１のメモリゲート電極及び前記第２のメモリゲート電極のゲート絶縁膜となる第２の絶縁膜を形成する工程と、
    （ｅ）前記第２の絶縁膜上に第２の多結晶シリコン膜を形成する工程と、
    （ｆ）前記第２の多結晶シリコン膜を異方性エッチングすることにより、前記第１の選択ゲート電極の側面に前記第２の絶縁膜を介して前記第１のメモリゲート電極及び第１のスペーサを形成し、かつ、前記第２の選択ゲート電極の側面に前記第２の絶縁膜を介して前記第２のメモリゲート電極及び第２のスペーサを形成する工程と、
    （ｇ）前記第１のスペーサ及び前記第２のスペーサを除去する工程と、
    （ｈ）前記データファイル部の前記第１のメモリゲート電極側の前記半導体基板を覆い、かつ、前記コードファイル部の前記第２のメモリゲート電極側の前記半導体基板を覆うように第１のホトレジスト層を形成した状態で、前記データファイル部の前記第１の選択ゲート電極側の前記半導体基板中に不純物を打ち込むことにより、前記半導体基板中に第１の拡散層領域を形成し、かつ、前記コードファイル部の前記第２の選択ゲート電極側の前記半導体基板中に不純物を打ち込むことにより、前記半導体基板中に第２の拡散層領域を形成し、その後、前記第１のホトレジスト層を除去する工程と、
    （ｉ）前記データファイル部の全面を覆い、かつ、前記コードファイル部の前記第２の選択ゲート電極側の前記半導体基板を覆うように第２のホトレジスト層を形成した状態で、前記コードファイル部の前記第２のメモリゲート電極側の前記半導体基板中に不純物を打ち込むことにより、前記半導体基板中に第３の拡散層領域を形成し、その後、前記第２のホトレジスト層を除去する工程と、
    （ｊ）前記（ｇ）工程及び前記（ｈ）工程の後、前記データファイル部及びコードファイル部上に第３絶縁膜を形成する工程と、
    （ｋ）前記第３絶縁膜を異方性エッチングすることにより、前記第１の選択ゲート電極の側面、前記第１のメモリゲート電極の側面、前記第２選択ゲート電極の側面、及び、前記第２メモリゲート電極の側面に絶縁膜スペーサを形成する工程と、
    （ｌ）前記データファイル部の前記第１の選択ゲート電極側の前記半導体基板を覆い、かつ、前記コードファイル部の全面を覆うように第３のホトレジスト層を形成した状態で、前記データファイル部の前記第１のメモリゲート電極側の前記半導体基板中に不純物を打ち込むことにより、前記半導体基板中に第４の拡散層領域を形成し、その後、前記第３のホトレジスト層を除去する工程と、を有し、
    前記第２の絶縁膜は、電荷保持機能を有する絶縁膜であり、
    前記第２の選択ゲート電極側の前記第２のメモリゲート電極の端から前記第２のメモリゲート電極下に形成される前記第３の拡散層領域の端までの長さは、前記第１の選択ゲート電極側の前記第１のメモリゲート電極の端から前記第１のメモリゲート電極下に形成される前記第４の拡散層領域の端までの長さよりも短いことを特徴とする半導体装置の製造方法。
  8. 前記第２の絶縁膜は、シリコン酸化膜とシリコン窒化膜との積層膜であることを特徴とする請求項６または７に記載の半導体装置の製造方法。
  9. 前記第１のメモリゲート電極のゲート長は、前記第２のメモリゲート電極のゲート長と等しいことを特徴とする請求項６に記載の半導体装置の製造方法。
  10. 前記第１の選択ゲート電極のゲート長は、前記第２の選択ゲート電極のゲート長と等しいことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記第１の選択ゲート電極下に形成される前記第３の拡散層領域の端の位置は、前記第２の選択ゲート電極下に形成される前記第４の拡散層領域の端の位置と同じであることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第１のメモリゲート電極のゲート長は、前記第２のメモリゲート電極のゲート長と等しいことを特徴とする請求項７に記載の半導体装置の製造方法。
  13. 前記第１の選択ゲート電極のゲート長は、前記第２の選択ゲート電極のゲート長と等しいことを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記第１の選択ゲート電極下に形成される前記第１の拡散層領域の端の位置は、前記第２の選択ゲート電極下に形成される前記第２の拡散層領域の端の位置と同じであることを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記第２の不揮発性記憶装置は、前記第１の不揮発性記憶装置よりも高速に読み出しが行われ、
    前記第１の不揮発性記憶装置は、前記第２の不揮発性記憶装置よりも多くの書換えが行なわれることを特徴とする請求項６または７に記載の半導体装置の製造方法。
JP2006129887A 2005-05-23 2006-05-09 集積半導体不揮発性記憶装置 Expired - Fee Related JP5116987B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006129887A JP5116987B2 (ja) 2005-05-23 2006-05-09 集積半導体不揮発性記憶装置
US11/437,610 US7723779B2 (en) 2005-05-23 2006-05-22 Integrated semiconductor nonvolatile storage device
US12/763,402 US8193053B2 (en) 2005-05-23 2010-04-20 Integrated semiconductor nonvolatile storage device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005149296 2005-05-23
JP2005149296 2005-05-23
JP2006129887A JP5116987B2 (ja) 2005-05-23 2006-05-09 集積半導体不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JP2007005771A JP2007005771A (ja) 2007-01-11
JP5116987B2 true JP5116987B2 (ja) 2013-01-09

Family

ID=37524593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006129887A Expired - Fee Related JP5116987B2 (ja) 2005-05-23 2006-05-09 集積半導体不揮発性記憶装置

Country Status (2)

Country Link
US (2) US7723779B2 (ja)
JP (1) JP5116987B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146497A (ja) * 2007-12-13 2009-07-02 Renesas Technology Corp 半導体装置
JP2010282987A (ja) * 2009-06-02 2010-12-16 Renesas Technology Corp 半導体装置およびその製造方法
US8421159B2 (en) * 2010-08-02 2013-04-16 International Business Machines Corporation Raised source/drain field effect transistor
CN103366790A (zh) * 2012-03-30 2013-10-23 硅存储技术公司 用于读出放大器的可调整参考发生器
US20140167220A1 (en) 2012-12-14 2014-06-19 Spansion Llc Three dimensional capacitor
US10014380B2 (en) 2012-12-14 2018-07-03 Cypress Semiconductor Corporation Memory first process flow and device
US9966477B2 (en) 2012-12-14 2018-05-08 Cypress Semiconductor Corporation Charge trapping split gate device and method of fabricating same
US20140167142A1 (en) 2012-12-14 2014-06-19 Spansion Llc Use Disposable Gate Cap to Form Transistors, and Split Gate Charge Trapping Memory Cells
US8836006B2 (en) 2012-12-14 2014-09-16 Spansion Llc Integrated circuits with non-volatile memory and methods for manufacture
US8816438B2 (en) 2012-12-14 2014-08-26 Spansion Llc Process charging protection for split gate charge trapping flash
US9368606B2 (en) 2012-12-14 2016-06-14 Cypress Semiconductor Corporation Memory first process flow and device
US20140167141A1 (en) 2012-12-14 2014-06-19 Spansion Llc Charge Trapping Split Gate Embedded Flash Memory and Associated Methods
US8822289B2 (en) 2012-12-14 2014-09-02 Spansion Llc High voltage gate formation
US9209197B2 (en) 2012-12-14 2015-12-08 Cypress Semiconductor Corporation Memory gate landing pad made from dummy features
US20140210012A1 (en) 2013-01-31 2014-07-31 Spansion Llc Manufacturing of FET Devices Having Lightly Doped Drain and Source Regions
US9368644B2 (en) * 2013-12-20 2016-06-14 Cypress Semiconductor Corporation Gate formation memory by planarization
JP5684414B2 (ja) * 2014-01-24 2015-03-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9466669B2 (en) 2014-05-05 2016-10-11 Samsung Electronics Co., Ltd. Multiple channel length finFETs with same physical gate length
EP3182415B1 (en) * 2014-08-14 2022-10-05 Renesas Electronics Corporation Semiconductor device
JP6385873B2 (ja) 2015-03-30 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7038607B2 (ja) * 2018-06-08 2022-03-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN115997233A (zh) * 2020-10-26 2023-04-21 株式会社日立制作所 行为分析系统以及行为分析方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888362A (ja) * 1994-09-19 1996-04-02 Sony Corp 半導体装置とその製造方法
US5969383A (en) * 1997-06-16 1999-10-19 Motorola, Inc. Split-gate memory device and method for accessing the same
US6215148B1 (en) * 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
JP2000269470A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 不揮発性半導体記憶装置
JP4647175B2 (ja) * 2002-04-18 2011-03-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US20040241926A1 (en) * 2002-08-26 2004-12-02 Jhyy-Cheng Liou Contactless mask progammable rom
JP4601287B2 (ja) * 2002-12-26 2010-12-22 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US20060281262A1 (en) 2006-12-14
US8193053B2 (en) 2012-06-05
US20100203697A1 (en) 2010-08-12
US7723779B2 (en) 2010-05-25
JP2007005771A (ja) 2007-01-11

Similar Documents

Publication Publication Date Title
JP5116987B2 (ja) 集積半導体不揮発性記憶装置
JP4659527B2 (ja) 半導体装置の製造方法
CN1728401B (zh) 半导体器件及其制造方法
JP5241485B2 (ja) Ｓｏｃ用途のための高密度トレンチ・ベース不揮発性ランダム・アクセスｓｏｎｏｓメモリ・セルの構造及びこれを製造する方法
JP5007017B2 (ja) 半導体装置の製造方法
US8120095B2 (en) High-density, trench-based non-volatile random access SONOS memory SOC applications
TWI413261B (zh) 半導體裝置
JP4646837B2 (ja) 半導体装置の製造方法
US20090050956A1 (en) Semiconductor memory device and method of manufacturing the same
JP2015070266A (ja) 不揮発性メモリセルの形成方法及びその構造
JP4572500B2 (ja) 不揮発性半導体メモリ装置およびその動作方法
KR101136140B1 (ko) 듀얼 폴리를 사용하는 비트라인 주입
JP6630582B2 (ja) 半導体装置
KR101188551B1 (ko) 플래시 메모리 소자 및 플래시 메모리 소자의 제조 방법
US8422304B2 (en) Flash memory device and method for manufacturing flash memory device
JP6474349B2 (ja) 高電圧ゲート形成
JP5214700B2 (ja) 半導体装置
JP2006041227A (ja) 半導体装置およびその製造方法
US9997527B1 (en) Method for manufacturing embedded non-volatile memory
US10504913B2 (en) Method for manufacturing embedded non-volatile memory
JP5236910B2 (ja) 不揮発性半導体記憶装置
JP2013077841A (ja) 半導体装置
KR20100033028A (ko) 비휘발성 메모리 소자 및 이의 제조 방법
US20180151754A1 (en) Memory device and operation method thereof
JP2019129301A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090220

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121017

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees