CN105870320A - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN105870320A
CN105870320A CN201510556173.6A CN201510556173A CN105870320A CN 105870320 A CN105870320 A CN 105870320A CN 201510556173 A CN201510556173 A CN 201510556173A CN 105870320 A CN105870320 A CN 105870320A
Authority
CN
China
Prior art keywords
layer
boundary layer
chalkogenide
conductive layer
transition metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510556173.6A
Other languages
English (en)
Other versions
CN105870320B (zh
Inventor
铃木都文
富永淳二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105870320A publication Critical patent/CN105870320A/zh
Application granted granted Critical
Publication of CN105870320B publication Critical patent/CN105870320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种根据实施例的存储装置包含:绝缘层,其含有硅;界面层,其设置于所述绝缘层上且含有过渡金属的硫族化物;及导电层,其设置于所述界面层上、含有锑或铋,且具有超晶格结构。

Description

存储装置
相关申请案的交叉参考
本申请案是基于如下临时专利申请案且主张如下临时专利申请案的优先权益:2015年2月6日申请的第62/112,898号美国临时专利申请案,所述临时专利申请案的整个内容是以引用的方式并入本文中。
技术领域
稍后所描述的实施例大体上涉及一种存储装置。
背景技术
近年来,开发出使用薄膜电阻改变的电阻改变存储器(resistance change memory,ReRAM)。作为一个种类的ReRAM,开发出使用由薄膜储存区域中的结晶状态与非晶状态之间的热相转变造成的电阻值改变的相变存储器(phase change memory,PRAM)。特别地,两种不同合金被重复地堆叠的超晶格PRAM作为易于达成电力节省的存储装置而引起关注,此是因为薄膜的相可因小电流而改变。
发明内容
本发明的实施例实现一种易于制造且具有高可靠性的存储装置。
一种根据实施例的存储装置包含:绝缘层,其含有硅;界面层,其设置于所述绝缘层上且含有过渡金属的硫族化物;及导电层,其设置于所述界面层上、含有锑或铋,且具有超晶格结构。
附图说明
图1为展示根据第一实施例的存储装置的透视图;
图2为展示根据第一实施例的存储单元、存储装置的剖视图;
图3A为展示根据第一实施例的界面层的晶体结构的视图,图3B为展示包含锑(Sb)或铋(Bi)的电阻改变层的部分的晶体结构的视图;
图4A及图4B为展示根据第一实施例的电阻改变层的操作模型的概念图;
图5A为展示晶格、晶轴及晶角的关系的视图,图5B为水平轴线指示界面层的材料且垂直轴线指示图5A所展示的角度α、β及γ以及展示当界面层连接至具有(GeTe/Sb2Te3)超晶格结构的电阻改变层时造成的晶角失真的曲线图;
图6A及图6B为水平轴线指示界面层的材料且垂直轴线指示界面层与氧化硅薄膜之间的应力的曲线图,且图6A的垂直轴线指示主应力(principal stress/main stress),且图6B的垂直轴线指示剪应力;
图7为展示根据第二实施例的存储装置的剖视图;
图8A及图8B为水平轴线指示界面层的材料且垂直轴线指示界面层与氮化硅薄膜之间的应力的曲线图,且图8A的垂直轴线指示主应力,且图8B的垂直轴线指示剪应力;
图9为展示根据第三实施例的存储装置的存储单元的剖视图;
图10为展示根据第四实施例的存储装置的剖视图;及
图11为展示根据第四实施例的存储装置的电路图。
具体实施方式
在下文中,将参看图式来描述本发明的实施例。
(第一实施例)
首先,将参看图1、2、3A及3B来描述第一实施例。
此实施例的存储装置为超晶格相变存储器(PRAM)。
如图1所展示,硅衬底11设置于此实施例的存储装置1中。由例如氧化硅制成的层间绝缘薄膜12设置于硅衬底11上,且存储胞单元13设置于层间绝缘薄膜12上。
在存储胞单元13中,包含在平行于硅衬底11的上部表面的一个方向(在下文中被称作“字线方向”)上延伸的多个字线WL的字线互连层14及包含在与字线方向交叉(例如,垂直于字线方向)的方向(在下文中被称作“位线方向”)上延伸的多个位线BL的位线互连层15经由层间绝缘薄膜17(参见图2)而交替地堆叠。字线WL、位线BL或字线WL及位线BL并不彼此相互接触。字线WL及位线BL是由(例如)诸如铜(Cu)、铝(Al)或钨(W)的金属制成。
在垂直于硅衬底11的上部表面的方向(在下文中被称作“垂直方向”)上延伸的支柱16设置于每一字线WL与每一位线BL之间的最接近点处。支柱16形成于字线WL与位线BL之间。一个支柱16构成一个存储胞。即,存储装置1为存储胞安置于字线WL与位线BL之间的每一最接近点处的交叉点类型装置。配线间绝缘薄膜(未图示)设置于相应字线WL之间,且互连件间绝缘薄膜18(参见图2)也设置于相应位线BL之间。
如图2所展示,在层间绝缘薄膜17中,由氧化硅制成的氧化硅薄膜20及21是以此次序而堆叠。此外,在每一支柱16中,电极24、界面层25及电阻改变层26是以此次序而堆叠。
电极24在垂直方向上刺穿氧化硅薄膜20。电极24连接至字线WL。电极24是由例如导电材料(例如,氮化钛(TiN)、钨、铜或铝等)制成。
界面层25及电阻改变层26彼此接触。因此,界面层25安置于氧化硅薄膜20上作为绝缘层。包含界面层25及电阻改变层26的堆叠式本体在垂直方向上刺穿氧化硅薄膜21。界面层25的下部表面接触电极24的上部表面,且电阻改变层26的上部表面接触位线BL的下部表面。附带言之,障壁金属层或其类似者可介入于电阻改变层26与位线BL之间。当自垂直方向观察时,界面层25及电阻改变层26大于电极24。因此,界面层25的下部表面的部分在区域A中接触氧化硅薄膜20的上部表面。如自垂直方向所见,电极24安置于界面层25内部,且被区域A环绕。
界面层25是由过渡金属的硫族化物制成。硫族化物为选自由钛(Ti)、钒(V)、铜(Cu)、锌(Zn)、铬(Cr)、锆(Zr)、铂(Pt)、钯(Pd)、钼(Mo)、镍(Ni)、锰(Mn)及铪(Hf)组成的群的一或多个种类的过渡金属与选自由硫(S)、硒(Se)及碲(Te)组成的群的一或多个种类的硫族元素的化合物。优选地,当M表示过渡金属且X表示硫族元素时,硫族化物为组合物是由(例如)化学式MX或MX2表达的化合物。当组合物为MX时,硫族化物中的过渡金属M的浓度为大约50原子%。当组合物为MX2时,过渡金属M的浓度为大约33原子%。由于化合物的组合物可具有某一范围,故硫族化物的过渡金属M的优选浓度为20原子%或更大及60原子%或更小。在实施例中,硫族化物为例如TiTe2。
电阻改变层26是由多个硫族化物层被堆叠的超晶格结构形成。超晶格结构指示多个种类的晶格被堆叠且其周期性结构长于基本单位晶格的晶格。用于电阻改变层26的硫族化物包含两个或两个以上硫族化物,例如,诸如Sb2Te3的锑碲及诸如GeTe的锗碲。为了使相变稳定,硫族化物中的一者优选地包含锑(Sb)或铋(Bi)。
图3A及图3B中的每一者的右上图式为左侧图式中展示的结构是自上方被观察的图式,且右下图式为左侧图式的部分放大视图。图3A的左侧图式展示五个层的晶体结构。
如图3A所展示,包含于界面层25中的硫族化物MX2的晶体结构属于(P-3ml)空间群。硫族化物MX2的晶体结构为分层的,且一个层的厚度为约0.7nm。因此,为了使界面层25具有由化学式MX2表达的结构,界面层25的厚度优选地为一个层或更多,因此为0.7nm或更大。另一方面,若界面层25变得过厚,则存储装置1的高集成受到阻碍。因此,界面层25的厚度优选地为10nm或更小,且优选地为5nm或更小。
另一方面,如下文所描述的图4A及图4B所展示,电阻改变层26的晶体结构为GeTe层及Sb2Te3层被交替地堆叠的超晶格结构。在下文中,此结构是由“(GeTe/Sb2Te3)超晶格结构”表达。附带言之,电阻改变层26的晶体结构可为GeTe层及Bi2Te3层被交替地堆叠的超晶格结构((GeTe/Bi2Te3)超晶格结构)。合金中的一者的晶体结构属于如图3B所展示的(R-3m)空间群,所述晶体结构包含所述合金当中的构成这些超晶格结构的锑或铋且接触界面层25。
附带言之,界面层25及电阻改变层26的晶体结构所属的空间群可通过例如以下方法予以确认。即,通过横截面透射电子显微镜(TEM)方法而以使得可识别原子的高放大率来观测界面层25或电阻改变层26。针对一个侧具有例如5mm的长度的正方形区域获取亮场影像,且相对于空间而对此影像进行傅立叶变换。以此方式,可识别空间群。
紧接着,将描述实施例的操作及效应。
图4A及图4B为展示实施例中的电阻改变层的操作模型的概念图。
如图4A及图4B所展示,在实施例的存储装置1中,电阻改变层26的超晶格结构(例如,(GeTe/Sb2Te3)超晶格结构)在电场被施加时改变。电阻改变层26的电阻值借此而改变,且可储存数据。
在图4A所展示的状态下,两个种类的层彼此接近。而在图4B所展示的状态下,两个种类的层为相分离的。如图4A及图4B所展示,GeTe层的晶体结构在相变时改变得非常多。另一方面,Sb2Te3层稳定地存在,且Sb2Te3层的晶体结构改变在相变之前及之后为小的。因此,超晶格结构并未通过相变而破坏,且可保持稳定特性。类似于Sb2Te3层,Bi2Te3层也独自地维持稳定结构。
如上文所叙述,电阻改变层26的晶体结构为超晶格结构,且两个不同晶体可受到电场或焦耳热(Joule heat)控制。此情形不同于习知PCM,且并不经历非晶状态。因此,切换可由小电流在无晶体熔融的情况下执行。此外,当电阻改变层26被微粉化时,电场施加时的相转变量变小,使得达成电力节省。
此外,如图3A及图3B所展示,界面层25的晶体结构所属的(p-3m1)空间群类似于构成电阻改变层26的两个种类的合金中的一者的晶体结构所属的(R-3m)空间群,其包含锑或铋且接触界面层25。因此,界面层25的晶格及电阻改变层26的晶格彼此具有良好匹配,且失配为低的。在下文中,将描述此点。
图5A为展示晶轴及晶角的一般关系的视图。图5B为水平轴线指示界面层的材料且垂直轴线指示图5A所展示的角度α、β及γ以及展示当界面层连接至具有(GeTe/Sb2Te3)超晶格结构的电阻改变层时造成的晶角失真的曲线图。
如图5B所展示,当界面层25的材料为TiTe2、VTe2、CuTe2或ZnTe2时,类似于Sb2Te3的状况,即使当界面层连接至具有(GeTe/Sb2Te3)超晶格结构的电阻改变层26时,晶角失真仍为低的,且晶体定向仍未被破坏。因此,当在形成电阻改变层26时将界面层25用作基础层时,可形成具有在定向上极佳的超晶格结构的电阻改变层26。此外,由于晶格的失配为低的,故在界面层25与电阻改变层26之间的界面处产生的应力为低的,且界面层25及电阻改变层26难以自彼此剥掉。
另外,在此实施例中,氧化硅薄膜20及界面层25也难以自彼此剥掉。在下文中,将详细地描述此效应。
图6A及图6B为水平轴线指示界面层的材料且垂直轴线指示自氧化硅薄膜作用于界面层上的应力以及展示界面层的材料对应力施加的影响的曲线图。图6A的垂直轴线指示主应力,且图6B的垂直轴线指示剪应力。
附带言之,图6A所展示的σxx及σyy表示在平行于氧化硅薄膜与界面层之间的界面的方向上起作用的主应力,且σzz表示在垂直于界面的方向上起作用的主应力。此外,图6B所展示的σxy表示在平行于界面的方向上起作用的剪应力,且σxz及σyz表示在垂直于界面的方向上起作用的剪应力。图6A及图6B所展示的相应应力是自第一原理计算而计算出。关于图6及图6B所展示的相应应力,通过使用基于平面波底的计算码CASTEP的第一原理计算而使目标界面的状态为最佳化结构。在所述计算中,将广义梯度近似(CGA)用作对交换-相关项的近似,且将超软类型用于假电位。
如图6A所展示,氧化硅薄膜与界面层之间产生的主应力稳定地为低的,而不管界面层的材料,且界面层的材料对主应力施加的影响为低的。另一方面,如图6B所展示,在界面层的材料为Sb2Te3时产生的剪应力σxy与在界面层的材料为过渡金属的硫族化物(尤其是TiTe2、VTe2、CuTe2、ZnTe2、HfTe2或PdTe2)时产生的剪应力σxy相比较为极大的。换言之,当界面层的材料为过渡金属的硫族化物时,界面层与基础氧化硅薄膜之间产生的应力为低的,且所述层难以被剥离。
如上文所描述,在实施例的存储装置1中,界面层25是由过渡金属的硫族化物制成,使得定向并未受损,且可增加电阻改变层26与基础氧化硅薄膜20之间的黏着力。因此,支柱16的机械强度为高的。因此,存储装置1的制造为容易的,且在制造之后的可靠性为高的。
(第二实施例)
紧接着,将描述第二实施例。
图7为展示此实施例的存储装置的剖视图。
如图7所展示,此实施例的存储装置2不同于第一实施例的存储装置1(参见图2)之处在于:提供氮化硅薄膜30以代替氧化硅薄膜20。作为绝缘层的氮化硅薄膜30是由氮化硅制成。除了以上内容之外的此实施例的配置相同于第一实施例的配置。
图8A及图8B为水平轴线指示界面层的材料且垂直轴线指示自氮化硅薄膜作用于界面层上的应力以及展示界面层的材料对应力施加的影响的曲线图。图8A的垂直轴线指示主应力,且图8B的垂直轴线指示剪应力。
如图8A所展示,当界面层的材料为Sb2Te3时在压缩方向上产生的主应力σyy与当界面层的材料为过渡金属的硫族化物(例如,TiT2、VTe2、ZnTe2、PdTe2或HfTe2)时产生的主应力σyy相比较为较大的。此外,如图8B所展示,剪应力σxz及σyz为极低的,而不管界面层的材料。此外,剪应力σxy为极低的,惟界面层的材料为ZnTe2的状况除外。
因此,当界面层的材料为过渡金属的硫族化物时,界面层与基础氮化硅薄膜之间产生的应力为低的,且氮化硅薄膜30及界面层25难以自彼此剥掉。特别地,当界面层的材料为过渡金属的硫族化物(惟ZnTe2除外,即,TiTe2、VTe2、CuTe2、PdTe2或HfTe2)时,主应力及剪应力为极低的,且其更难以被剥离。除了以上内容之外的此实施例的操作及效应相同于第一实施例的操作及效应。
(第三实施例)
紧接着,将描述第三实施例。
图9为展示此实施例的存储装置的存储单元的剖视图。
如图9所展示,与第一实施例的存储装置1(参见图2)相比较,在此实施例的存储装置3中,电极24仅设置于氧化硅薄膜20的上层部分中,且二极管31设置于氧化硅薄膜20的下层部分中。二极管31连接于字线WL与电极24之间。二极管31为(例如)由硅制成的pin型二极管(pin diode)。
根据此实施例,提供二极管31,使得可使支柱16具有整流。借此,存储装置3的驱动变得容易。除了以上内容之外的此实施例的配置、操作及效应相同于第一实施例的配置、操作及效应。
附带言之,障壁金属层可设置于字线WL与二极管31之间。此外,二极管31仅必须在位线BL与字线WL之间的部分中串联地连接至电阻改变层26,且例如,可连接于电阻改变层26与位线BL之间。
(第四实施例)
紧接着,将描述第四实施例。
图10为展示此实施例的存储装置的剖视图。
图11为展示此实施例的存储装置的电路图。
尽管第一实施例至第三实施例的存储装置为交叉点类型存储装置,但此实施例的存储装置为1T1R类型存储装置。
如图10所展示,在此实施例的存储装置4中,提供硅衬底40。浅沟槽隔离(ShallowTrench Isolation,STI)41嵌入于硅衬底40的上层部分中,且硅衬底40的上层部分被划分成多个活性区域。源极层42及漏极层43形成于所述活性区域中的每一者中,且源极层42与漏极层43之间的部分为通道区44。栅极绝缘薄膜45设置于硅衬底40上且恰好设置于通道区44上,且栅极电极46设置于栅极绝缘薄膜45上。由绝缘材料制成的侧壁47设置于堆叠式本体的侧表面上,所述堆叠式本体包含栅极绝缘薄膜45及栅极电极46。场效晶体管49是由源极层42、漏极层43、通道区44、栅极绝缘薄膜45、栅极电极46及侧壁47形成。
由氧化硅制成的层间绝缘薄膜50设置于硅衬底40上以便覆盖栅极电极46及其类似者。在字线方向上延伸的字线WL设置于层间绝缘薄膜50中,且经由接点51而连接至源极层42。此外,界面层25及电阻改变层26堆叠于层间绝缘薄膜50上。界面层25经由接点52而连接至漏极层43。当自垂直方向观察时,界面层25大于接点52。因此,界面层25的下部表面的部分接触层间绝缘薄膜50作为绝缘层。
层间绝缘薄膜53设置于堆叠式本体周围,所述堆叠式本体包含界面层25及电阻改变层26。在位线方向上延伸的位线BL设置于层间绝缘薄膜53及电阻改变层26上,且连接至电阻改变层26。
因此,位线BL经由电阻改变层26、界面层25、接点52、漏极层43、通道区44、源极层42及接点51而连接至字线WL。
因此,如图11所展示,在此实施例的存储装置4中,一个存储胞(电阻改变层26)及一个晶体管49串联地连接于位线BL与字线WL之间。
又在此实施例中,可获得相同于第一实施例的效应的效应。
附带言之,可相互组合及进行前述相应实施例。举例而言,在第三实施例中,类似于第二实施例,可提供氮化硅薄膜30以代替氧化硅薄膜20。此外,在第四实施例中,层间绝缘薄膜50可由氮化硅制成。
此外,可使用氮氧化硅薄膜以代替第一实施例中的氧化硅薄膜20及第二实施例中的氮化硅薄膜30。另外,可使用基底材料为氧化硅薄膜、氮氧化硅薄膜或氮化硅薄膜且包含添加剂元素的薄膜。
此外,在前述相应实施例中,尽管具有(GeTe/Sb2Te3)超晶格结构或(GeTe/Bi2Te3)超晶格结构的层为电阻改变层26,但并不限于此情形。具有(GeTe/Sb2Te3)超晶格结构或(GeTe/Bi2Te3)超晶格结构的层可为(例如)互连件。可通过将磁场施加至互连件而向互连件赋予用以使具有特定自旋的电子优先地传导的自旋选择性。
根据上文所描述的实施例,可实现易于制造且具有高可靠性的存储装置。
虽然已描述某些实施例,但这些实施例是仅作为实例被呈现,且并不意欲限制本发明的范畴。取而代之,本文中描述的新颖实施例可被体现为各种其它形式;此外,在不脱离本发明的精神的情况下,可作出本文中描述的实施例的形式的各种省略、取代及改变。随附权利要求书及其等效者意欲涵盖将在本发明的范畴及精神内的这些形式或修改。

Claims (18)

1.一种存储装置,其特征在于包括:
绝缘层,其含有硅;
界面层,其设置于所述绝缘层上,且所述界面层含有过渡金属的硫族化物;及
导电层,其设置于所述界面层上,所述导电层含有锑或铋,且所述导电层具有超晶格结构。
2.根据权利要求1所述的装置,其特征在于所述导电层含有硫族化物。
3.根据权利要求1所述的装置,其特征在于所述过渡金属的所述硫族化物及所述导电层含有碲。
4.根据权利要求1所述的装置,其特征在于所述过渡金属的所述硫族化物为选自由钛、钒、铜、锌、铬、锆、铂、钯、钼、镍、锰及铪组成的群的一或多个种类的过渡金属与选自由硫、硒及碲组成的群的一或多个种类的硫族元素的化合物。
5.根据权利要求4所述的装置,其特征在于所述导电层含有硫族化物。
6.根据权利要求4所述的装置,其特征在于所述过渡金属的所述硫族化物及所述导电层含有碲。
7.根据权利要求1所述的装置,其特征在于所述界面层中的所述过渡金属的浓度为20原子%或更大及60原子%或更小。
8.根据权利要求1所述的装置,其特征在于当M表示过渡金属且X表示硫族元素时,所述界面层的组合物是由化学式MX或MX2表达。
9.根据权利要求1所述的装置,其特征在于所述硫族化物为TiTe2
10.根据权利要求1所述的装置,其特征在于所述硫族化物的晶体结构属于(P-3m1)空间群。
11.根据权利要求1所述的装置,其特征在于所述界面层的厚度为0.7nm或更大及10nm或更小。
12.根据权利要求1所述的装置,其特征在于所述绝缘层含有氧化硅。
13.根据权利要求1所述的装置,其特征在于所述绝缘层含有氮化硅。
14.根据权利要求1所述的装置,其特征在于所述导电层具有(GeTe/Sb2Te3)超晶格结构。
15.根据权利要求1所述的装置,其特征在于所述导电层具有(GeTe/Bi2Te3)超晶格结构。
16.根据权利要求1所述的装置,其特征在于所述导电层为电阻改变层,所述电阻改变层的电阻值改变。
17.根据权利要求16的装置,其特征在于进一步包括:
第一互连件,其在第一方向上延伸;
第二互连件,其在与所述第一方向交叉的第二方向上延伸;及
电极,
所述电极、所述界面层及所述导电层串联地连接于所述第一互连件与所述第二互连件之间,且
所述绝缘层布置于所述电极周围,且所述绝缘层与所述界面层的下部表面接触。
18.根据权利要求17所述的装置,其特征在于进一步包括二极管,所述二极管在所述第一互连件与所述第二互连件之间串联地连接至所述导电层。
CN201510556173.6A 2015-02-06 2015-09-02 存储装置 Active CN105870320B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562112898P 2015-02-06 2015-02-06
US62/112,898 2015-02-06

Publications (2)

Publication Number Publication Date
CN105870320A true CN105870320A (zh) 2016-08-17
CN105870320B CN105870320B (zh) 2018-09-14

Family

ID=56566200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510556173.6A Active CN105870320B (zh) 2015-02-06 2015-09-02 存储装置

Country Status (3)

Country Link
US (1) US9893280B2 (zh)
CN (1) CN105870320B (zh)
TW (1) TWI607437B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006557A (ja) * 2016-06-30 2018-01-11 東芝メモリ株式会社 記憶装置
JP6697366B2 (ja) * 2016-10-20 2020-05-20 キオクシア株式会社 超格子メモリ及びクロスポイント型メモリ装置
CN108091691B (zh) * 2017-11-17 2020-11-17 华中科技大学 磁性原子掺杂的超晶格[GeTe/Sb2Te3]n材料及其相应调控方法
US10319907B1 (en) 2018-03-16 2019-06-11 4D-S, Ltd. Resistive memory device having a template layer
TWI771597B (zh) * 2019-02-22 2022-07-21 日商東芝記憶體股份有限公司 半導體儲存裝置
WO2020179006A1 (ja) 2019-03-06 2020-09-10 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1866567A (zh) * 2005-05-20 2006-11-22 株式会社半导体能源研究所 半导体装置及其制作方法和用于写入存储元件的方法
US20110220862A1 (en) * 2009-07-13 2011-09-15 Koji Arita Resistance variable element and resistance variable memory device
US20130221310A1 (en) * 2012-02-24 2013-08-29 National Institute Of Advanced Industrial Science And Technology Semiconductor memory device and manufacturing method of the same
CN103367636A (zh) * 2012-04-09 2013-10-23 飞思卡尔半导体公司 ReRAM器件结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921912B2 (en) 2003-06-03 2005-07-26 Micron Technology, Inc. Diode/superionic conductor/polymer memory structure
KR100699848B1 (ko) * 2005-06-21 2007-03-27 삼성전자주식회사 코어 구조가 개선된 상 변화 메모리 장치
US7745231B2 (en) * 2007-04-17 2010-06-29 Micron Technology, Inc. Resistive memory cell fabrication methods and devices
US7593254B2 (en) * 2007-05-25 2009-09-22 Micron Technology, Inc. Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same
US20100182827A1 (en) * 2009-01-22 2010-07-22 Sergey Kostylev High Margin Multilevel Phase-Change Memory via Pulse Width Programming
JP2010183017A (ja) 2009-02-09 2010-08-19 National Institute Of Advanced Industrial Science & Technology 固体メモリ
JP4599598B2 (ja) 2009-03-04 2010-12-15 独立行政法人産業技術総合研究所 固体メモリ
JP2010263131A (ja) 2009-05-08 2010-11-18 Elpida Memory Inc 超格子デバイス及びその製造方法、並びに、超格子デバイスを含む固体メモリ、データ処理システム及びデータ処理装置
JP5471134B2 (ja) * 2009-08-05 2014-04-16 ソニー株式会社 半導体記憶装置及の製造方法
JP2011082316A (ja) 2009-10-07 2011-04-21 Hitachi Ltd 半導体記憶装置
JP2012019042A (ja) * 2010-07-07 2012-01-26 Sony Corp 記憶素子および記憶装置
US8487293B2 (en) * 2010-12-30 2013-07-16 Micron Technology, Inc. Bipolar switching memory cell with built-in “on ”state rectifying current-voltage characteristics
US9093141B2 (en) * 2011-12-16 2015-07-28 Intermec Ip Corp. Phase change memory devices, method for encoding, and methods for storing data
GB2515567A (en) * 2013-06-28 2014-12-31 Ibm Phase-Change memory cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1866567A (zh) * 2005-05-20 2006-11-22 株式会社半导体能源研究所 半导体装置及其制作方法和用于写入存储元件的方法
US20110220862A1 (en) * 2009-07-13 2011-09-15 Koji Arita Resistance variable element and resistance variable memory device
US20130221310A1 (en) * 2012-02-24 2013-08-29 National Institute Of Advanced Industrial Science And Technology Semiconductor memory device and manufacturing method of the same
CN103367636A (zh) * 2012-04-09 2013-10-23 飞思卡尔半导体公司 ReRAM器件结构

Also Published As

Publication number Publication date
US20160233421A1 (en) 2016-08-11
CN105870320B (zh) 2018-09-14
TWI607437B (zh) 2017-12-01
TW201629968A (zh) 2016-08-16
US9893280B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
CN105870320A (zh) 存储装置
KR102297252B1 (ko) 스위치 소자 및 기억 장치
JP4577695B2 (ja) 半導体記憶装置及び半導体記憶装置の製造方法
JP6791845B2 (ja) スイッチ素子および記憶装置
TWI544607B (zh) 不揮發性半導體記憶裝置及其製造方法
US7851323B2 (en) Phase change material with filament electrode
KR20130007571A (ko) 금속 산화물 저항률 전환층과 함께 사용하기 위한 하부 전극
JP2013175570A (ja) 半導体記憶装置およびその製造方法
TW201108400A (en) Phase change memory cells having vertical channel access transistor and memory plane
US9331274B2 (en) Memristive element and electronic memory based on such elements
CN103165607B (zh) 半导体存储器件及其制造方法
TW201042731A (en) Buried silicide structure and method for making
US20170104031A1 (en) Selector Elements
US20090057644A1 (en) Phase-change memory units, methods of forming the phase-change memory units, phase-change memory devices having the phase-change memory units and methods of manufacturung the phase-change memory devices
US9490428B2 (en) Phase-change memory and semiconductor recording/reproducing device
TW200913171A (en) Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US20140252304A1 (en) Phase-change memory and semiconductor recording/reproducing device
Kim et al. Influence of the interconnection line resistance and performance of a resistive cross bar array memory
CN104064672A (zh) 电阻型随机存取存储装置
KR20190067668A (ko) 저항 변화 소자
TW201007940A (en) Information recording and replaying apparatus
KR20170089726A (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
DE102021101648A1 (de) Halbleitervorrichtung und Verfahren zum Ausbilden derselben
WO2019181273A1 (ja) クロスポイント素子および記憶装置
TW202230787A (zh) 開關元件及記憶裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170811

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220208

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.