CN104064672A - 电阻型随机存取存储装置 - Google Patents

电阻型随机存取存储装置 Download PDF

Info

Publication number
CN104064672A
CN104064672A CN201310406691.0A CN201310406691A CN104064672A CN 104064672 A CN104064672 A CN 104064672A CN 201310406691 A CN201310406691 A CN 201310406691A CN 104064672 A CN104064672 A CN 104064672A
Authority
CN
China
Prior art keywords
electrode
insulating barrier
layer
silicon
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310406691.0A
Other languages
English (en)
Other versions
CN104064672B (zh
Inventor
石川贵之
藤井章辅
宫川英典
田中洋毅
斋藤真澄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104064672A publication Critical patent/CN104064672A/zh
Application granted granted Critical
Publication of CN104064672B publication Critical patent/CN104064672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Semiconductor Memories (AREA)

Abstract

根据实施例的电阻型随机存取存储装置包括第一电极、第二电极以及被置于所述第一电极与第二电极之间的可变电阻部分。该可变电阻部分包括第一绝缘层、第二绝缘层,以及晶层,所述晶层被置于所述第一绝缘层和第二绝缘层之间,具有高于第一电极的电阻率、并且是结晶体。

Description

电阻型随机存取存储装置
相关申请的交叉引用
本申请基于在2013年3月19日提交的在先美国临时专利申请61/803,211,并要求其优先权,其整体内容在此引入作为参考。
技术领域
本文所述实施例总体涉及电阻型随机存取存储装置。
背景技术
电阻型随机存取存储装置(ReRAM)是一种非易失性存储装置,其中存储元件具有两端子结构,该两端子结构包括夹在两个电极之间的可变电阻层。电阻型随机存取存储装置相比于其它存储装置具有更简单的单元结构,从而认为容易小型化。因此,电阻型随机存取存储装置作为用于替换现有产品(诸如作为高容量存储装置大范围出售的NAND闪存)的下一代高容量存储装置的有力备选正日益受到关注。
对于构成电阻型随机存取存储装置的可变电阻层的可变电阻材料,研究了各种材料,诸如过渡金属氧化物材料、硫化物材料、钙钛矿氧化物材料、半导体材料等。其中,可变电阻层的材料为半导体材料(诸如非晶硅)的电阻型随机存取存储装置与CMOS处理具有高兼容性,从而对于商业化很有前景。然而,由半导体材料形成其可变电阻层的电阻型随机存取存储装置具有在写入状态中,即,低电阻状态,保持性能不足的问题。
发明内容
本发明实施例实现了具有高保持性能的电阻型随机存取存储装置。
根据实施例的电阻型随机存取存储装置包括第一电极、第二电极以及可变电阻部分,其被置于所述第一电极与第二电极之间。该可变电阻部分包括第一绝缘层、第二绝缘层,以及晶层,所述晶层被置于所述第一绝缘层和第二绝缘层之间,具有高于第一电极的电阻率、并且是结晶体。
附图说明
图1为示出根据第一实施例的电阻型随机存取存储装置的存储元件的截面图;
图2A和2B为示出根据第一实施例的存储装置的操作的一个假设机制的示意截面图;
图3A和3B为示出根据第一实施例的存储装置的操作的替代假设机制的示意截面图;
图4为示出第一测试实例的存储元件的截面透射电子显微图;
图5和6为示出存储元件的保持性能的视图;
图7为示出根据第二实施例的电阻型随机存取存储装置的存储元件的截面图;
图8A和8B为示出根据第二实施例的电阻型随机存取存储装置的操作的示意截面图;图8A示出在施加写电压下的装置,图8B示出在关闭写电压之后的装置;
图9为示出根据第三实施例的电阻型随机存取存储装置的存储元件的截面图;
图10为示出根据第四实施例的电阻型随机存取存储装置的立体图;
图11为示出根据第四实施例的电阻型随机存取存储装置的截面图;
图12为示出根据第五实施例的电阻型随机存取存储装置的截面图;以及
图13为示出根据第六实施例的电阻型随机存取存储装置的截面图。
具体实施方式
此处将参考附图描述本发明的实施例。
(第一实施例)
首先描述第一实施例。
图1为示出根据实施例的电阻型随机存取存储装置的存储元件的截面图。
如图1所示,在根据该实施例的电阻型随机存取存储装置的存储元件10中,以如下次序层叠电极11、绝缘层12、晶层13、绝缘层14以及电极15。从绝缘层12、晶层13及绝缘层14形成可变电阻部分20。
电极11为传导金属,用于对可变电阻部分20供应离子。为此,电极11的材料基于容易离子化的金属。例如,电极11的材料可基于选自由如下材料构成的组中的一种或多种金属:银(Ag)、铜(Cu)、钴(Co)、镍(Ni)、铝(Al)、钛(Ti)及金(Au)。
绝缘层12的材料和绝缘层14的材料基于这样的绝缘材料,该绝缘材料基本不与构成电极11的金属原子的阳离子反应。这些材料可基于例如选自于由以下材料构成的组的一种或多种绝缘材料:二氧化硅、氮化硅、氧氮化硅和金属氧化物。金属氧化物可基于例如选自于由以下材料构成的组的一种或多种材料:氧化铪、氧化铝、氧化钛、氧化钽、氧化镍、氧化钨以及氧化钒。绝缘层12的材料和绝缘层14的材料可以是相同或不同的。绝缘层12和绝缘层14的每个膜厚例如为1-5nm。绝缘层12的膜厚和绝缘层14的膜厚可以是相同或不同的。
晶层13的材料基于结晶材料并具有大于电极11的电阻率。晶层13是结晶的比较重要,并且晶层13可以是多晶体或单晶体。晶层13的材料可以基于例如结晶半导体材料,诸如晶体硅(Si)、晶体锗(Ge)或晶体硅锗(SiGe)。然而,即使在晶层13的材料基于半导体材料的情况中,不需要有意增加杂质。晶层13的膜厚优选厚于绝缘层12和绝缘层14的每个膜厚。优选,晶层13的膜厚例如约为2-100nm。
电极15的材料基于这样的导体,该导体相比于电极11的材料更不易离子化。电极15的材料可基于例如这样的半导体材料,其包含高浓度杂质或不易离子化的惰性金属。电极15的材料可基于例如掺杂有高浓度杂质或不易离子化的惰性金属(诸如铂(Pt)、钨(W)、钼(Mo)、氮化钛(TiN)、或钽(Ta))的半导体材料(诸如硅(Si)、锗(Ge)或硅锗(SiGe))。
下面描述根据该实施例的电阻型随机存取存储装置的操作。
该实施例中的存储元件10是电阻变化存储元件,其中通过施加电压改变可变电阻部分20的电阻值。存储元件10是双极元件,其中在写时间施加的电压的方向与在擦除时间施加的电压的方向彼此相反。
具体是,对于高阻状态中的可变电阻部分20,施加以电极11为相对正极并以电极15为相对负极的电压(下文称为“正向电压”)。然后,构成电极11的部分金属原子被离子化为阳离子并朝向电极15迁移。在可变电阻部分20中,阳离子与从电极15供应的电子组合并结合为金属原子。从而,在可变电阻部分20中形成细丝21(参考图2A)。这使得减小可变电阻部分20的电阻,并且存储元件10转变到低阻状态。
另一方面,对于低阻状态中的可变电阻部分20,施加以电极11为相对负极并以电极15为相对正极的电压(下文称为“反向电压”)。然后,构成细丝21的金属原子的至少一部分被离子化为阳离子并朝向电极11迁移。从而,细丝21的至少一部分消失。这使得增大可变电阻部分20的电阻,并且存储元件10转变到高阻状态。
从而,可使用低阻状态定义其中写入值“1”的状态,而可以使用高阻状态定义其中擦除值“1”并变为值“0”的状态。于是,通过施加正向电压的写电压,将值“1”写入存储元件10。通过施加反向电压的擦除电压,从存储元件10擦除值“1”。
另外,通过施加电压绝对值低于写电压和擦除电压的读取电压,可以在可变电阻部分20中通过电流以检测可变电阻部分20的电阻值。从而,可以读取存储在存储元件10中的值。读取电压可以是正向电压或反向电压。
如下文在第一测试实例中所示,根据该实施例的存储装置在保持性能上显著优异。根据该实施例的存储装置具有的保持时间是其中由非晶硅形成可变电阻部分的存储装置的大约105倍。
下文描述实施例中实现的具有高保持性能的机制。
使得根据该实施例的存储装置实现高保持性能的机制还未被完全阐明。然而,低阻状态(写状态)的保持性能通过在可变电阻部分20中生成的细丝21的稳定性而确定。从而,形成更稳定和坚固的细丝21使得改善保持性能。相应地,在该实施例的存储元件10中,推断在可变电阻部分20中形成坚固的细丝21。从而,例如,假设下面的两种机制。
图2A和2B为示出根据实施例的存储装置的操作的一个假设机制的示意截面图。
如图2A所示,当对高阻状态中的存储元件10施加正向电压的写电压时,在电极11与电极15之间形成电场。然后,形成电极11的金属原子被离子化为阳离子并朝向电极15迁移。然而,由于绝缘层12的厚度的不均匀性,使得电场也不均匀。从而,在绝缘层12中,电场集中于比其它部分具有更薄厚度的部分上。
从而,从绝缘层12较薄并且电场较强的部分开始形成细丝21。在细丝21中,将在绝缘层12中形成的部分称为部分21a,将在晶层13中形成的部分称为部分21b,并将在绝缘层14中形成的部分称为部分21c。其中,部分21b的外表面沿晶层13的晶面13a形成。例如,在由单晶硅形成晶层13并由银形成电极11的情况中,沿硅面(111)形成细丝21的部分21b的外表面。从而,部分21b形成得较厚。由于部分21b形成得较厚,部分21a和21c也形成得较厚。从而,细丝21整体形成得较坚固而不容易随着时间变化而消失。这使得获得低阻状态的高保持性能。
另外,如图2B所示,当对低阻状态的存储元件10施加反向电压的擦除电压时,构成细丝21的金属原子的至少一部分被离子化为阳离子并朝向电极11迁移。从而,细丝21的至少一部分消失。于是,可变电阻部分20转变到高阻状态。
从而,根据该机制,细丝21的部分21b的外表面沿晶层13的晶面13a形成。相应地,部分21b形成得较厚。于是推断,细丝21整体形成得较厚且坚固,从而获得高保持性能。认为,在晶层13由单晶或大晶粒形成并包括在与绝缘层12的界面和与绝缘层14的界面之间连续存在的至少一个晶面的情况下,该机制尤其占主导。
图3A和3B为示出根据实施例的存储装置的操作的替代假设机制的示意截面图。
如图3A所示,根据该机制,晶层13是多晶体。晶层13包括在与绝缘层12的界面和与绝缘层14的界面之间连续存在的至少一个晶粒边界13b。即,在晶层13中,形成在沿厚度方向穿过晶层13的晶粒边界13b。通常,杂质原子的迁移率在晶粒边界处高于在晶粒中。从而,如果在电场集中的绝缘层12的较薄的区域中形成细丝21的部分21a,则从该部分21a开始,沿晶层13的晶粒边界13b形成部分21b。另外,从部分21b开始,在绝缘层14中形成部分21c。从而,沿晶层13的晶粒边界13b稳定形成部分21b。相应地,形成整体坚固的细丝21。
另外,如图3B所示,当对存储元件10施加擦除电压时,构成细丝21的金属原子的至少一部分被离子化为阳离子并朝向电极11迁移。从而,细丝21的至少一部分消失。相应地,存储元件10转变到高阻状态。
因此,根据该机制,沿晶层13的晶粒边界13b稳定形成细丝21的部分21b。推断出,这稳定了整个细丝21并获得高保持性能。认为,在晶层13是多晶体并且存在沿层厚方向穿过晶层13的晶粒边界13b的情况中,该机制尤其占主导。
(第一测试实例)
第一测试实例是示出第一实施例的效果的测试实例。
图4为示出该测试实例的存储元件的截面透射电子显微图。
通过如下过程制造图4所示的样本。在具有p型传导性的p型硅层上,依次沉积二氧化硅、非晶硅和二氧化硅。然后,通过加热处理使非晶硅结晶。然后,沉积银。
如图4所示,在该测试实例的存储元件中,使非晶硅结晶并变为多晶体。从而,将存储元件形成为如下依次布置:由银形成的电极11、由二氧化硅形成的绝缘层12、由多晶硅形成的晶层13、由二氧化硅形成的绝缘层14、以及由p型高掺杂硅形成的电极15。
然后,评估该存储元件的保持性能。具体地,对存储元件施加写电压,以使得可变电阻部分转变为低阻状态。然后,在关闭电压下,将存储元件保持在固定温度以在一定时间中测量读取电流值。可以认为,在读取电流值下降前停留较长时间的存储元件具有高保持性能。
图5和6为示出存储元件的保持性能的视图。水平轴表示时间,竖直轴表示在低阻状态的存储元件中流动的读取电流的值。
表1中示出图5和图6所示的每个样本的每层的组成。
[表1]
如表1所示,在任一个样本中,用作离子源电极的电极11由银形成,而用作相对电极的电极15由p型硅形成。所述样本彼此不同在于可变电阻部分20的层结构。
实际实例1为具有与图4所示样本相同层结构的样本。即,可变电阻部分20为二氧化硅层/晶体硅层/二氧化硅层的三层膜。
对比实例1为其中可变电阻部分20整体由单层二氧化硅层形成的样本。
在对比实例2中,晶层13由非晶硅形成。即,可变电阻部分20为二氧化硅层/非晶硅层/二氧化硅层的三层膜。
在对比实例3中,省略在电极15(p型硅层)侧形成绝缘层14。即,可变电阻部分20具有二氧化硅层/晶体硅层的二层结构。
对比实例4为如下形成的样本。在晶层13(晶体硅层)上形成二氧化硅层。然后,通过利用稀释氢氟酸的湿蚀刻,将二氧化硅层薄化为可忽略的厚度。从而,在电极11(银层)侧上的绝缘层12基本被移除。即,可变电阻部分20具有晶体硅层/二氧化硅层的二层结构。
如图5和6所示,在实际实例1的存储元件中,在测试时间期间未观察到读取电流的显著下降。从而,实际实例1的存储元件相比于对比实例1-4的存储元件具有显著更好的保持性能。实际实例1的保持时间是对比实例1-4的103–106倍。这里,将保持时间定义为读取电流值变为(在写时间)初始值的1/3的时间。
(第二测试实例)
第二测试实例是支持如图2A和2B所示的细丝形成机制的测试实例。
通过在n型硅层上外延生长晶体硅层、并在晶体硅层上形成银层而制成实际实例2的样本。在晶体硅层的上表面上,形成天然氧化物膜(二氧化硅层)。对该样本以银层侧作为正极并以n型硅层侧作为负极施加电压。从截面透射电子显微图确定,通过该处理在晶体硅层中形成一个银细丝。
还确定,在晶体硅层与银细丝之间的界面为硅的(111)面。从而推断,硅和银的稳定接触表面,即具有低界面能的接触表面,为硅的(111)面。推断出,通过由稳定接触表面形成的外表面形成银细丝,抑制了晶体硅层中银的聚集,从而形成厚且坚固的细丝。
从而,同样在参考图2A和2B所述的第一实施例的上述存储装置中,从绝缘层12的相对较薄部分开始,在晶层13中形成沿晶面的坚固细丝。该细丝还可以延伸到绝缘层14中并获得高保持性能。
另一方面,同样在通过在n型硅层上形成二氧化硅层并在二氧化硅层上形成银层制成的样本中,进行类似的测试。即,以银层侧作为正极并以n型硅层侧作为负极施加电压。然后,在二氧化硅层中形成多个银细丝。然而,银细丝的外观是损耗的,并且每个银细丝极细。从而,认为,在上述对比实例1中,在可变电阻部分由单层二氧化硅层形成的存储元件中,细丝容易被分解,从而导致低保持性能。
(第二实施例)
下面将描述第二实施例。
图7为示出根据实施例的电阻型随机存取存储装置的存储元件的截面图。
如图7所示,根据该实施例的电阻型随机存取存储装置的存储元件30除了包括上述第一实施例的存储元件10(参考图1)的配置之外还包括非金属层32。非金属层32被置于电极11和可变电阻部分20之间,即,电极11和绝缘层12之间。
非金属层32是置于电极11和电极15之间的层并具有如下特性。当施加正向电压的写电压或读取电压时,在层内形成细丝,并且层的电阻值减小。另外,细丝在所述层中比在可变电阻部分20中更容易被分解。从而,所述层在低阻状态具有较差的保持性能。非金属层32的材料可基于例如选自于由以下材料构成的组的一种或多种非金属材料:硅、二氧化硅、锗、氧化锗、和金属氧化物。金属氧化物的具体实例包括氧化铪、氧化铝、氧化钛、氧化钽、氧化镍、氧化钨和氧化钒。
下面描述根据该实施例的电阻型随机存取存储装置的操作。
图8A和8B为示出根据实施例的电阻型随机存取存储装置的操作的示意截面图。图8A示出在施加写电压下的装置。图8B示出在关闭写电压后的装置。
在图8A和8B中,通过阴影圆示意示出形成细丝的金属原子。
如图8A所示,在该实施例的存储元件30中,当施加写电压时,在可变电阻部分20中形成细丝21。另外,还在非金属层32中形成细丝31。从而,装置变为低阻状态。
然后,如图8B所示,关闭写电压。可变电阻部分20中的细丝21较坚固,从而保持为未损坏。然而,非金属层32中的细丝31被自然地分解。从而,非金属层32自发转变到高阻状态。
然后,在读取时间施加正向电压的读取电压。从而,在非金属层32中再次形成细丝31,并且非金属层32变为低电阻。换句话说,存储元件30的读取电压被设置为能够在非金属层32中形成细丝31的电压。例如,在由银形成电极11的情况中,可通过由非晶硅形成非金属层32而满足该要求。
另一方面,在对存储元件30施加反向电压的情况中,在非金属层32中未形成细丝31。即使对于正向电压,在施加的电压低于指定电压值的情况中,在非金属层32中也不形成细丝31。从而,除非施加指定读取电压,否则非金属层32被保持在高阻状态。因此,可以抑制阵列中的潜行电流。
当对存储元件30施加擦除电压时,可变电阻部分20中的细丝21的至少一部分消失,并且非金属层32中的细丝31也消失。从而,可变电阻部分20和非金属层32都变为高阻状态。
下文描述该实施例的效果。
如上所述,根据该实施例,在其中可变电阻部分20处于低阻状态的情况中,通过施加作为正向电压的并且足以将非金属层32变为低阻的读取电压,非金属层32也变为低阻,并且整个存储元件30变为低阻状态。另一方面,在施加反向电压、或施加不足以将非金属层32变为低阻的正向电压的情况中,非金属层32不变为低阻,并且存储元件30不完全变为低阻状态。从而,可以对存储元件30增添整流功能。
该实施例除了上述之外的配置、操作和效果与上述第一实施例类似。
(第三实施例)
下面将描述第三实施例。
图9为示出根据实施例的电阻型随机存取存储装置的存储元件的截面图。
如图9所示,根据该实施例的电阻型随机存取存储装置的存储元件40不同于第二实施例的上述存储元件30(参考图7)在于,非金属层32被置于电极15和可变电阻部分20之间,即,电极15和绝缘层14之间。
同样根据该实施例,与上述第二实施例相同,可以对存储元件40增添整流功能。即,非金属层32可以被置于电极11与电极15之间的任何位置,从而使得当施加指定读取电压时,从构成电极11的金属原子的阳离子形成细丝。
该实施例除了上述之外的配置、操作和效果与上述第二实施例类似。
(第四实施例)
下面将描述第四实施例。
图10为示出根据该实施例的电阻型随机存取存储装置的立体图。
图11为示出根据该实施例的电阻型随机存取存储装置的截面图。
如图10所示,根据该实施例的存储装置50包括硅衬底51。在硅衬底51的上部中和上表面上形成存储装置50的驱动电路(未示出)。在硅衬底51上设置由例如二氧化硅形成的层间绝缘膜52,以嵌入驱动电路。在层间绝缘膜52上设置存储单元部分53。
在存储单元部分53中,交替层叠字线接线层54和位线接线层55。字线接线层54包括在平行于硅衬底51的上表面的一个方向(下文称为“字线方向”)中延伸的多个字线WL。位线接线层55包括在平行于硅衬底51的上表面并与字线方向交叉(诸如正交)的方向(下文称为“位线方向”)中延伸的多个位线BL。相邻字线W、相邻位线BL、以及字线WL和位线BL不相互接触。
在每个字线WL和每个位线BL的最近点,设置柱56,所述柱56在垂直于硅衬底51的上表面的方向(下文中称为“竖直方向”)中延伸。柱56被成形为例如圆柱状、四棱柱状、或通常的具有圆角的四棱柱状。柱56形成在字线WL与位线BL之间。一个柱56构成一个存储元件30。即,存储装置50是交叉点装置,其中存储元件30被置于字线WL和位线BL的每个最近点处。在字线WL、位线BL和柱56之间嵌入层间绝缘膜57(参考图11)。
如图11所示,存储元件30具有与上述第二实施例中的存储元件30(参考图7)相同的配置。每个存储元件30的电极11被连接到位线BL,并且电极15被连接到字线WL。从而,电阻型随机存取存储装置50包括其下方布置字线WL且其上方布置位线BL的柱56、以及其下方布置位线BL且其上方布置字线WL的柱56。这些柱56具有从硅衬底51观察的相反的层叠方向。换句话说,在任一个柱56中,从位线BL到字线WL,以如下依次层叠电极11、非金属层32、绝缘层12、晶层13、绝缘层14、以及电极15。
在图10中,示出包括柱56的交叉点装置。然而,该元件不需要成形为柱状。可变电阻部分20可以设置在字线接线层54和位线接线层55之间。
下文描述该实施例的操作。
在诸如根据该实施例的电阻型随机存取存储装置50的交叉点装置中,通过选择一个位线BL和一个字线WL来选择一个存储元件30。即,选择一个位线并对其施加电位V。选择一个字线WL并对其施加电位0。对其它位线BL和其它字线WL施加电位V/2。于是,对连接在选定位线BL和选定字线WL之间的一个存储元件30施加电压V。从而,进行读取操作。
此时,对连接在未选定位线BL和未选定字线WL之间的存储元件30未施加电压。然而,对连接在选定位线BL与未选定字线WL之间的存储元件30、以及连接在未选定位线BL与选定字线WL之间的存储元件30施加电压V/2。该电压V/2的施加导致潜行电流流动。
因此,在该实施例中,在每个存储元件30中设置非金属层32,以对存储元件30增添整流功能。相应地,在存储元件30处于低阻状态的情况中,通过施加指定读取电压而使得指定电流流动。然而,即使施加反向电压或低于指定值的正向电压,指定电流不流动。从而,在选择一个存储元件30时,可以防止在其它存储元件30中出现故障。
下文描述该实施例的效果。
根据该实施例,在每个存储元件30中设置非金属层32,以增添整流功能。从而,可以仅从存储元件构成交叉点装置,而不需独立于存储元件30地提供整流元件。这可以实现具有简单配置的电阻型随机存取存储装置,其容易制造并具有高存储密度。
(第五实施例)
下面将描述第五实施例。
图12为示出根据该实施例的电阻型随机存取存储装置的截面图。
如图12所示,在根据该实施例的电阻型随机存取存储装置60中,层叠多个对,每个对由一个字线接线层54和一个位线接线层55形成。在其下方布置字线WL且在其上方布置位线BL的位置处设置柱56。然而,在其下方布置位线BL且在其上方布置字线WL的位置处不设置柱56。从而,在全部柱56中,从硅衬底51观察的层叠方向是相同的。
在该实施例中,可以使全部柱56的层叠次序相同。这简化了制造过程。该实施例除了上述之外的配置、操作和效果与上述第四实施例类似。
在上述第四和第五实施例中所示的实例中,在柱56中形成存储元件30。然而,代替存储元件30,可以形成在第三实施例中描述的存储元件40(参考图19)。
在上述第四和第五实施例中,可以将电极11和位线BL形成为共用的,并且可以将电极15和字线WL形成为共用的。
另外,在根据上述第四和第五实施例的电阻型随机存取存储装置中,可以设置用于限制在每个存储元件中流动的电流的适应电路。这可以防止由于存储元件中的过量电流流动损坏存储元件。在该情况中,将在每个存储元件中流动的写电流的上限值设置为例如10-100nA(纳安培)。
(第六实施例)
下面将描述第六实施例。
图13为示出根据该实施例的电阻型随机存取存储装置的截面图。
如图13所示,根据该实施例的电阻型随机存取存储装置70为1T1R型装置。在电阻型随机存取存储装置70中,在硅衬底71的上表面上形成场效应晶体管72。在晶体管72中,形成源层73和漏层74,它们在硅衬底71的上部中由STI(浅沟槽隔离)77分开的区域中相互隔开。在硅衬底71的源层73和漏层74之间的区域的紧邻上方设置栅极绝缘膜75。在栅极绝缘膜75上设置栅极电极76。
另外,在硅衬底71上设置层间绝缘膜80。在层间绝缘膜80中,设置存储元件10、源线SL、字线WL和位线BL。源层73通过接触81与源线SL连接。栅极电极76通过接触82与字线WL连接。漏层74通过接触83与存储元件10的电极15连接。存储元件10的电极11通过通孔84与位线BL连接。
该实施例可实现1T1R型存储装置。
该实施例除了上述之外的配置、操作和效果与上述第一实施例类似。
在该实施例中,可以将电极11和通孔84形成为共用的,并且可以将电极15和接触83形成为共用的。
上述实施例可以实现具有高保持性能的电阻型随机存取存储装置。
尽管描述了特定实施例,这些实施例仅以实例的方式示出,而不限制本发明的范围。实际上,这里所述的新颖的实施例可以以多种其它方式实施;另外,在不偏离本发明精神的情况下,可以进行在这里所述的实施例的形式中的各种省略、替换和变化。所附权利要求及其等同物旨在包括将落入本发明范围和精神内的这样的形式或修改。另外,上述实施例可以相互组合。

Claims (18)

1.一种电阻型随机存取存储装置,包括:
第一电极;
第二电极;以及
可变电阻部分,其被布置在所述第一电极与第二电极之间,
所述可变电阻部分包括:
第一绝缘层;
第二绝缘层;以及
晶层,其被布置在所述第一绝缘层与第二绝缘层之间,具有高于第一电极的电阻率,并且是结晶体。
2.根据权利要求1所述的装置,其中所述晶层包括选自于由以下材料构成的组的一种或多种材料:晶体硅、晶体锗、以及晶体硅锗。
3.根据权利要求1所述的装置,其中所述第一电极包括选自于由以下材料构成的组的一种或多种材料:银、铜、镍、钴、钛、铝及金。
4.根据权利要求1所述的装置,其中所述第一绝缘层和第二绝缘层的至少一个包括选自于由以下材料构成的组的一种或多种绝缘材料:二氧化硅、氮化硅、氧氮化硅、以及金属氧化物。
5.根据权利要求1所述的装置,其中所述第一绝缘层和第二绝缘层每个比所述晶层薄。
6.根据权利要求1所述的装置,其中所述第一绝缘层的厚度和第二绝缘层的厚度每个为5nm或以下。
7.根据权利要求1所述的装置,其中在晶层中,至少一个晶面连续存在于与第一绝缘层的界面和与第二绝缘层的界面之间。
8.根据权利要求7所述的装置,其中所述晶层由硅形成,所述晶面为硅的(111)面。
9.根据权利要求1所述的装置,其中在晶层中,至少一个晶粒边界连续存在于与第一绝缘层的界面和与第二绝缘层的界面之间。
10.根据权利要求1所述的装置,还包括:
位线,其与所述第一电极与第二电极中的一个连接;
晶体管,其源极和漏极之一与所述第一电极和第二电极的另一个连接;
源线,其与所述晶体管的源极和漏极的另一个连接;以及
字线,其与所述晶体管的栅极连接。
11.一种电阻型随机存取存储装置,包括:
第一电极;
第二电极;
可变电阻部分,其被布置在所述第一电极与第二电极之间;以及
非金属层,其被设置在所述第一电极与可变电阻部分之间或所述第二电极与可变电阻部分之间,
所述可变电阻部分包括:
第一绝缘层;
第二绝缘层;以及
晶层,其被布置在所述第一绝缘层与第二绝缘层之间,具有高于第一电极的电阻率,并且是结晶体。
12.根据权利要求11所述的装置,其中
当在所述第一电极与第二电极之间施加电压时,所述非金属层变到低阻状态,从而使得所述可变电阻部分变到低阻状态,以及
所述非金属层的低阻状态的保持性能低于所述可变电阻部分的低阻状态的保持性能。
13.根据权利要求11所述的装置,其中所述非金属层包括选自于由以下材料构成的组的一种或多种材料:硅、二氧化硅、锗、氧化锗以及金属氧化物。
14.根据权利要求11所述的装置,还包括:
字线接线层,其包括在第一方向延伸的多个字线;以及
位线接线层,其包括在与第一方向交叉的第二方向延伸的多个位线,
其中所述字线接线层和位线接线层被交替层叠,以及
在每个所述字线与每个所述位线之间布置柱,该柱包括所述第一电极、所述第二电极以及所述可变电阻部分。
15.一种电阻型随机存取存储装置,包括:
第一电极,其包括银;
第二电极;以及
可变电阻部分,其被布置在所述第一电极与第二电极之间,
所述可变电阻部分包括:
第一二氧化硅层;
第二二氧化硅层;以及
晶体硅层,其被布置在所述第一二氧化硅层与第二二氧化硅层之间。
16.根据权利要求15所述的装置,还包括:
非晶硅层或二氧化硅层的至少一个,其被设置在所述第一电极和可变电阻部分之间。
17.根据权利要求15所述的装置,还包括:
非晶硅层或二氧化硅层的至少一个,其被设置在所述第二电极和可变电阻部分之间。
18.根据权利要求15所述的装置,还包括:
字线接线层,其包括在第一方向延伸的多个字线;以及
位线接线层,其包括在与第一方向交叉的第二方向延伸的多个位线,
其中在每个所述字线与每个所述位线之间布置所述第一电极、第二电极以及可变电阻部分。
CN201310406691.0A 2013-03-19 2013-09-09 电阻型随机存取存储装置 Active CN104064672B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361803211P 2013-03-19 2013-03-19
US61/803,211 2013-03-19

Publications (2)

Publication Number Publication Date
CN104064672A true CN104064672A (zh) 2014-09-24
CN104064672B CN104064672B (zh) 2017-01-18

Family

ID=51552294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310406691.0A Active CN104064672B (zh) 2013-03-19 2013-09-09 电阻型随机存取存储装置

Country Status (3)

Country Link
US (1) US9082973B2 (zh)
CN (1) CN104064672B (zh)
TW (1) TWI543337B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113258000A (zh) * 2020-02-11 2021-08-13 台湾积体电路制造股份有限公司 半导体结构和形成半导体器件的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060891A (ja) * 2013-09-17 2015-03-30 株式会社東芝 記憶装置
US9112148B2 (en) * 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
JP6273184B2 (ja) * 2014-09-03 2018-01-31 東芝メモリ株式会社 抵抗変化型記憶装置及びその製造方法
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9698202B2 (en) * 2015-03-02 2017-07-04 Sandisk Technologies Llc Parallel bit line three-dimensional resistive random access memory
JP6430306B2 (ja) * 2015-03-19 2018-11-28 東芝メモリ株式会社 不揮発性記憶装置
US20190363135A1 (en) * 2016-09-29 2019-11-28 Intel Corporation Resistive random access memory cell
US10381558B1 (en) * 2018-03-16 2019-08-13 4D-S, Ltd. Resistive memory device having a retention layer
KR20210001090A (ko) * 2019-06-26 2021-01-06 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법
JP2021044512A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体記憶装置
JP2021139714A (ja) 2020-03-04 2021-09-16 キオクシア株式会社 走査型プローブ顕微鏡用プローブの製造方法およびプローブ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011092821A1 (ja) * 2010-01-28 2011-08-04 株式会社 東芝 不揮発性半導体記憶装置
US20120205608A1 (en) * 2011-02-15 2012-08-16 Kabushiki Kaisha Toshiba Nonvolatile variable resistance device and method of manufacturing the nonvolatile variable resistance element
CN102782847A (zh) * 2010-03-26 2012-11-14 株式会社东芝 电阻变化器件以及存储器基元阵列

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI312574B (en) 2006-11-30 2009-07-21 Macronix Int Co Ltd Resistance random access memory structure for enhanced retention
JP4945609B2 (ja) 2009-09-02 2012-06-06 株式会社東芝 半導体集積回路装置
JP5072997B2 (ja) 2010-03-31 2012-11-14 株式会社東芝 情報記録装置及びその製造方法
JP5364739B2 (ja) 2011-02-18 2013-12-11 株式会社東芝 不揮発性抵抗変化素子
JP5606390B2 (ja) 2011-05-16 2014-10-15 株式会社東芝 不揮発性抵抗変化素子
JP5502803B2 (ja) 2011-06-02 2014-05-28 株式会社東芝 不揮発性抵抗変化素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011092821A1 (ja) * 2010-01-28 2011-08-04 株式会社 東芝 不揮発性半導体記憶装置
CN102782847A (zh) * 2010-03-26 2012-11-14 株式会社东芝 电阻变化器件以及存储器基元阵列
US20120205608A1 (en) * 2011-02-15 2012-08-16 Kabushiki Kaisha Toshiba Nonvolatile variable resistance device and method of manufacturing the nonvolatile variable resistance element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113258000A (zh) * 2020-02-11 2021-08-13 台湾积体电路制造股份有限公司 半导体结构和形成半导体器件的方法

Also Published As

Publication number Publication date
TW201438197A (zh) 2014-10-01
TWI543337B (zh) 2016-07-21
CN104064672B (zh) 2017-01-18
US9082973B2 (en) 2015-07-14
US20140284543A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
CN104064672A (zh) 电阻型随机存取存储装置
US9812505B2 (en) Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof
US9437658B2 (en) Fully isolated selector for memory device
US8450709B2 (en) Nonvolatile resistance change device
CN104064565B (zh) 存储器装置
US7897453B2 (en) Dual insulating layer diode with asymmetric interface state and method of fabrication
JP5783961B2 (ja) 不揮発性記憶装置
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
TW201301283A (zh) 記憶體單元
TWI460896B (zh) 非揮發性阻值變化元件
US9425238B2 (en) Semiconductor device and method for fabricating the same
JP2011249542A (ja) 半導体記憶装置
US9368721B1 (en) Diamond like carbon (DLC) as a thermal sink in a selector stack for non-volatile memory application
TW202006924A (zh) 用於提高選擇器裝置之結晶溫度的多層結構及其形成方法
US8927957B2 (en) Sidewall diode driving device and memory using same
US9559300B2 (en) Resistive random access memory device and manufacturing method thereof
TWI497490B (zh) 使用釕/矽二極體之交叉點記憶體
JP5755782B2 (ja) 不揮発性抵抗変化素子
JP2013120845A (ja) メタルブリッジ型記憶装置
US9842990B2 (en) Semiconductor memory device and method for manufacturing the same
CN116600571A (zh) 电阻式存储单元及其相关的阵列结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170802

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211021

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.