JP5502803B2 - 不揮発性抵抗変化素子 - Google Patents

不揮発性抵抗変化素子 Download PDF

Info

Publication number
JP5502803B2
JP5502803B2 JP2011124541A JP2011124541A JP5502803B2 JP 5502803 B2 JP5502803 B2 JP 5502803B2 JP 2011124541 A JP2011124541 A JP 2011124541A JP 2011124541 A JP2011124541 A JP 2011124541A JP 5502803 B2 JP5502803 B2 JP 5502803B2
Authority
JP
Japan
Prior art keywords
electrode
layer
resistance change
rectifying function
function layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011124541A
Other languages
English (en)
Other versions
JP2012253192A (ja
Inventor
章輔 藤井
尚 山内
英典 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011124541A priority Critical patent/JP5502803B2/ja
Priority to PCT/JP2012/058275 priority patent/WO2012165018A1/en
Priority to TW101109861A priority patent/TWI467822B/zh
Publication of JP2012253192A publication Critical patent/JP2012253192A/ja
Priority to US13/955,546 priority patent/US9882127B2/en
Application granted granted Critical
Publication of JP5502803B2 publication Critical patent/JP5502803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明の実施形態は、抵抗値が電気的に可変な二端子の不揮発性抵抗変化素子に関する。
近年、ReRAM(Resistive Random Access Memory)に代表される二端子の不揮発性抵抗変化素子の開発が盛んに行われている。二端子の不揮発性抵抗変化素子を用いて大容量記憶装置を実現するには、個々の抵抗変化素子と直列に整流素子を挿入する必要がある。
しかし、抵抗変化素子と直列に整流素子を挿入すると、1つのメモリセルを構成する素子が抵抗変化素子と整流素子の二つとなるため、その高さが増大する。その結果、素子の微細化が困難となり、記憶装置の更なる大容量化を阻む要因となってしまう。
整流素子を挿入することによる加工難易度の上昇を抑え、かつ信頼性よく動作する大容量記憶装置を提供するためには、整流機能を内在した抵抗変化素子を実現すればよい。例えば、特許文献1には、このような抵抗変化素子の一例が記載されている。
しかしながら、従来の整流機能を内在した抵抗変化素子では、整流性が発現する確率が低く、信頼性の高い大容量記憶装置の実現は困難である。
米国特許出願公開第2009−0014707号明細書
信頼性の高い整流機能を有する不揮発性抵抗変化素子を提供する。
一実施態様の不揮発性抵抗変化素子は、Ag,Ni,Co,Al,Zn,Ti,Cuのうち少なくともいずれかを含む第1電極と、第2電極と、前記第1電極と前記第2電極とに挟まれた抵抗変化層と、前記第2電極と前記抵抗変化層との間に配置され、前記抵抗変化層を構成する元素と、Ag,Ni,Coのうち少なくともいずれかの元素とを含む第1の層とを具備し、前記第1の層に含まれるAg,Ni,Coのうち少なくともいずれかの前記元素の濃度は、1×10 17 〜1×10 20 atoms/cm であり、前記第1電極と前記第2電極間に印加する電圧に応じて前記第1電極と前記第2電極間の電気抵抗が可逆的に変化することを特徴とする。
実施形態の抵抗変化素子の断面図である。 実施形態の抵抗変化素子における整流機能層の状態密度を示す図である。 実施形態の抵抗変化素子における整流機能層の状態密度を示す図である。 実施形態の抵抗変化素子の断面図と正電圧印加時のバンド図である。 実施形態の抵抗変化素子の断面図と負電圧印加時のバンド図である。 実施形態と従来の抵抗変化素子における電流−電圧特性を示す図である。 整流機能層に金属(Ag)同士の結合がある場合の状態密度を示す図である。 実施形態のSi及びNiを含む整流機能層の状態密度を示す図である。 第1実施形態の抵抗変化素子の断面図である。 第1実施形態の抵抗変化素子におけるAgの濃度プロファイルを示す図である。 実施形態の構造(整流機能層あり)とp+Si/a−Si/Ag構造(整流機能層なし)の整流性発現確率を示す図である。 第2実施形態の抵抗変化素子の断面図である。 第3実施形態の抵抗変化素子の断面図である。 クロスポイント型のメモリアレイへの適用例を示す図である。
以下、図面を参照して実施形態の不揮発性抵抗変化素子について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
[基本概念]
以下に、図1を用いて本実施形態の抵抗変化素子の構造により、信頼性よく整流性を発現するメカニズムについて記述する。
図1は、本実施形態の抵抗変化素子の基本概念を説明するための断面図である。
図示するように、抵抗変化素子10は、上部電極(第1電極)1及び下部電極(第2電極)2と、上部電極1と下部電極2との間に配置された抵抗変化層3及び整流機能層(第1の層)4とを備える。整流機能層4は、抵抗変化層3と下部電極2との間に配置されている。すなわち、上部電極1と下部電極2との間には、上部電極1側から順に抵抗変化層3及び整流機能層4が配置されている。
下部電極2は、例えば不純物を導入したSi(シリコン)から形成される。下部電極2は、例えば抵抗率が0.005Ωcm以下となるように、下部電極2には高濃度のB(ホウ素)が注入されている。上部電極1はAg,Ni,Co,Al,Zn,Ti,Cuのうち少なくともいずれかを含む電極であり、例えばAgが用いられる。
抵抗変化層3は、半導体層、例えばアモルファスシリコン(a−Si)、多結晶シリコン、単結晶シリコンのいずれかにより形成される。整流機能層4は、Ag,Ni,Coのうち少なくともいずれかの元素(ここでは、Ag)と、抵抗変化層3を構成する元素であるSiとを含む。整流機能層4の厚さは、1モノレイヤー以上10nm以下である。この整流機能層4が整流性を発現することについて、第一原理計算結果により明らかにする。
図2及び図3に整流機能層4の状態密度を示す。図2は、Ag原子がSi層中に存在する状態、より詳細には、Ag原子がSi原子間位置に存在する構造でAg原子が中性状態である場合の状態密度を計算した結果である。フェルミレベルは伝導帯の下端にあり、かつ、バンドギャップ中にAgが挿入されたことに起因する準位は存在しない。
また図3は、図2と同様の構造でAg原子が正に帯電した状態、すなわち酸化状態(Ag)となった場合の状態密度を示す。図2とは異なり、フェルミレベルが価電子帯の上端にあるが、この場合もバンドギャップ中にエネルギー準位は存在しない。したがって、本計算結果によると、バンドギャップ中に新たな準位を形成することなく、Agが酸化状態か還元状態(中性状態)かによりフェルミレベルを上下させることができる。このようなAgとSiの混合物からなる整流機能層4を下部電極2と抵抗変化層3との間に挿入することにより、以下のようなメカニズムで信頼性の高い整流特性が得られると考えられる。
図4(a)は、本実施形態の抵抗変化素子のオン状態の断面構造を示し、図4(b)は上部電極が正となる電圧を印加した場合のA−A’断面のバンド図を模式的に示す。なお、図4(a)に示す抵抗変化素子は、上部電極1を構成する金属を含むフィラメント1aが抵抗変化層3中に形成された、いわゆるオン状態(低抵抗状態)となっている。
オン状態にある抵抗変化素子の上部電極1に正電圧を印加した場合、下部電極2側には電子が蓄積される状態となり、整流機能層4には電子が供給される。その結果、整流機能層4に含まれるAgは還元状態(Ag)となり、図4(b)のバンド図に示した通り、フェルミレベルが伝導帯のエッジに存在する。したがって、下部電極2から注入された電子は、整流機能層4を、障壁を感じることなく伝導することができる。言い換えれば、電子が整流機能層4をトンネルするときのバリアはゼロとなる。
これに対して、図5(b)は上部電極に負電圧を印加した場合のA−A’断面のバンド図を模式的に示す。なお、図5(a)は、図4(a)と同様に抵抗変化素子のオン状態の断面構造を示す。
上部電極1に負電圧を印加した場合、下部電極2には、上部電極1に対して相対的に正電圧が印加されており、正電荷、もしくは正孔が蓄積される状態となる。この状態では、整流機能層4に含まれるAgは酸化状態(Ag)となり、図5(b)に示す通り、フェルミレベルは価電子帯のエッジに存在する。したがって、上部電極1から注入された電子が整流機能層4を伝導する際には、整流機能層4のバンドギャップに相当する電子障壁を越えなければならない。
これらのことから、上部電極1に印加する電圧の極性によって、整流機能層4のバンドアライメントが変化し、抵抗変化素子に整流性が発現する。すなわち、整流機能層4は、上部電極1に正電圧を印加した場合には電流が流れやすく、負電圧を印加した場合には電流を流れにくくする機能を有する。その結果を図6(a)及び図6(b)に示す。いずれの図も縦軸は対数表記である。整流機能層4がない場合(図6(a))には、負電圧印加時に金属フィラメント1aからの電子流入が顕著だったが、整流機能層4を付加した場合(図6(b))には金属フィラメント1aからの電子流入が抑制される。すなわち、整流機能層4を付加した場合、金属フィラメントが形成された状態であっても、オフ状態と同程度まで電流値を抑制できる。この結果、整流機能層4を付加することにより、信頼性の高い整流機能を有する抵抗変化素子が実現できる。
また、図7に示すように、Agのクラスタが整流機能層4に存在する場合、Bに示すように、金属同士の結合に由来する状態密度がバンドギャップ中に現れる。この場合、バンドギャップ中の状態密度を介した電流が支配的となるため、上述した整流機能層4の作用効果は期待できない。したがって、整流機能層4はAgを含むが、整流機能層4中にAgのクラスタがある状態より、整流機能層4中にAgが散在している状態が好ましい。
また、前述したように、整流機能層4はAgに代えてNiあるいはCoのいずれかを含んでいてもよい。図8に、Si及びNiを含む整流機能層4においてNi原子が中性状態である場合の状態密度を示す。図8に示すように、Niはバンドギャップ中にエネルギー準位を存在させない元素である。その他、Niと類似した特性を有するCoも同様な状態密度を有すると考えられる。したがって、整流機能層4に含まれる金属は、Agに限られるわけではなく、NiまたはCoであってもよく、またAg、Ni、Coのうち少なくともいずれかであってもよい。
[第1実施形態]
[1]不揮発性抵抗変化素子の構造
図9に、第1実施形態に係る不揮発性抵抗変化素子の構造を示す。
図示するように、抵抗変化素子11は、上部電極1及び下部電極2と、上部電極1と下部電極2との間に配置された抵抗変化層3及び整流機能層4とを備える。整流機能層4は、抵抗変化層3と下部電極2との間に配置されている。すなわち、上部電極1と下部電極2との間には、上部電極1側から順に抵抗変化層3及び整流機能層4が配置されている。
下部電極2は、例えば不純物を導入したSiから形成される。下部電極2は、例えば高濃度にBをドープしたSiから形成され、抵抗率が0.005Ωcm以下となるように設定される。上部電極1は、Ag,Ni,Co,Al,Zn,Ti,Cuのうち少なくともいずれかを含み、例えばAgから形成される。
抵抗変化層3は、半導体層、例えばアモルファスシリコン、多結晶シリコン、単結晶シリコンのいずれかにより形成される。抵抗変化層3の厚さは、例えば20nm程度である。整流機能層4は、Ag,Ni,Coのうち少なくともいずれかの元素(ここでは、Ag)と、抵抗変化層3を構成する元素であるSiとを含む。整流機能層4の厚さは、1モノレイヤー以上10nm以下である。
なお、下部電極2、上部電極1ともに、本実施形態で示した材料に制限されるものではない。下部電極2については、例えばAsやPをドープしたn型のSiを用いてもよいしBをドープしたp型のSiを用いてもよい。その他、Ti、W、Taなどの金属やその炭化物、窒化物などの導電性電極であっても良い。また、Pt、Au、Ir、Ru、Rh、Pd、Moなどの金属材料を含む導電性材料を下部電極2に用いることも可能である。
上部電極1についても、前述したように、Agに限定されるものではなく、Ag,Ni,Co,Al,Zn,Ti,Cuのうち少なくともいずれかを含む導電性材料であってもよい。下部電極2とは、整流機能層4あるいは抵抗変化層3を形成するときの下地となる電極のことであり、上部電極1とは、抵抗変化層3を形成した後に形成される電極のことである。
図10に、第1実施形態にかかる抵抗変化素子11におけるAgの濃度プロファイルを示す。なお、図10には、Agの整流機能層を形成しない構造、すなわちp+Si/a−Si/Agの積層構造におけるAgの濃度プロファイルも比較のために示す。
抵抗変化素子11におけるAgの濃度分布は、抵抗変化層3と下部電極2との間にピークを有し、そのピーク濃度は1×1018atoms/cmである。換言すると、抵抗変化素子11では、下部電極(p+Si層)2と抵抗変化層(a−Si層)3との界面に、濃度1×1018atoms/cmのAgを含む整流機能層4が形成されていることがわかる。すなわち、図9に示した第1実施形態の抵抗変化素子11が形成される。
整流機能層4に含まれるAgの濃度は、必ずしも1×1018atoms/cmである必要はなく、典型的には1×1017〜1×1020atoms/cmである。これ未満の濃度の場合、素子ごとの特性ばらつきが顕著になり好ましくない。また、これより大きい濃度の場合には、整流機能層4中で金属同士の結合に起因する準位がバンドギャップ中に生成されるため、十分な整流機能が得られない。
[2]不揮発性抵抗変化素子の製造方法
次に、第1実施形態の不揮発性抵抗変化素子の製造方法について説明する。
本実施形態の構造は、例えばイオン注入法を用いて形成することができる。イオン注入法を用いて整流機能層4を形成する製造方法を述べる。まず、シリコン基板上に、下部電極2として、高濃度のBをドープしたSi電極をCVD法により20nm程度堆積する。続いて、下部電極2上に、抵抗変化層3として、アモルファスシリコンをCVD法により20nm程度堆積する。下部電極2及び抵抗変化層3の膜厚は必ずしも20nmである必要はなく、典型的には下部電極2の膜厚が10〜200nm、抵抗変化層3の膜厚が3〜100nmである。
次に、例えばイオン注入法により、Agを抵抗変化層3と下部電極2との界面に打ち込み、整流機能層4を形成する。その後、抵抗変化層3上に、上部電極1であるAgを堆積する。以上により、図9に示した構造を有する抵抗変化素子11が製造される。
上述した製造方法では、下部電極2と抵抗変化層3との界面にイオン注入法によりAgを注入することによって整流機能層4を形成したが、以下のように、Agを蒸着し、熱処理を行って整流機能層4を形成してもよい。
まず、シリコン基板上に、下部電極2として、高濃度のBをドープしたSi電極をCVD法により20nm程度堆積する。続いて、下部電極2上にアモルファスシリコンをCVD法により堆積する。その後、蒸着法によりアモルファスシリコン上にAgを堆積する。続いて、熱処理を行い、Agをアモルファスシリコン中に拡散して整流機能層4を形成する。
次に、整流機能層4上のAgを除去した後、整流機能層4上にアモルファスシリコンを堆積して抵抗変化層3を形成する。その後、抵抗変化層3上に、上部電極1であるAgを堆積する。以上により、図9に示した構造を有する抵抗変化素子が形成される。
[3]効果
図6(b)は、第1実施形態に係る抵抗変化素子のスイッチング特性および整流特性を示す。
図から明らかなように、上部電極1に正電圧を印加した場合と負電圧を印加した場合において電流値が大きな差があり、整流特性があることがわかる。これは、負電圧掃引時に抵抗変化層3に形成された金属フィラメントからの電子流入が抑制されており、整流性が発現することを示す。
また、図11は、本実施形態の構造(整流機能層あり)とp+Si/a−Si/Ag構造(整流機能層なし)との整流性発現確率を比較した結果を示す。
我々が鋭意研究を重ねた結果、前記特許文献1に記載された構造(整流機能層なし)で発現する整流機能は確率的に発生する現象であり、必ずしも100%の確率で整流性が発現するわけではないことが明らかとなった。さらに、我々の研究結果によるとその発現確率は、図11に示すように高々70%であり、特許文献1に記載された構造では信頼性の高い大容量メモリの実現は困難である。
これに対して、本実施形態の構造では、図11に示すように、特許文献1の構造と比べて整流性の発現確率が大きく向上する。これにより、信頼性の高い整流機能を有する不揮発性抵抗変化素子が実現できる。さらに、本実施形態の不揮発性抵抗変化素子を用いることにより大容量なメモリ装置が提供できる。
[第2実施形態]
第2実施形態の不揮発性抵抗変化素子は、整流機能層4と抵抗変化層3との間に拡散層防止層を備える。
[1]不揮発性抵抗変化素子の構造
図12に第2実施形態に係る不揮発性抵抗変化素子の構造を示す。
図示するように、抵抗変化素子12は、上部電極1及び下部電極2と、上部電極1と下部電極2との間に配置された抵抗変化層3、拡散防止層(第2の層)5及び整流機能層4とを備える。拡散防止層5は、抵抗変化層3と整流機能層4との間に配置されている。すなわち、上部電極1と下部電極2との間には、上部電極1側から順に抵抗変化層3、拡散防止層5及び整流機能層4が配置されている。
下部電極2は、例えばTiNから形成される。上部電極1は、Ag,Ni,Co,Al,Zn,Ti,Cuのうち少なくともいずれかを含み、例えばAgから形成される。抵抗変化層3は、半導体層、例えばアモルファスシリコン、多結晶シリコン、単結晶シリコンのいずれかにより形成される。整流機能層4は、Ag,Ni,Coのうち少なくともいずれかの元素(ここでは、Ag)と、抵抗変化層3を構成する元素であるSiとを含む。
拡散防止層5は、例えばSiNから形成される。なお、拡散防止層5には、必ずしもSiNである必要はなくSiOやSiON、その他の金属からなる酸化物、もしくは窒化物、炭化物などを用いることも可能である。第2実施形態のその他の構成は、第1実施形態と同様である。
[2]効果
このような構造を有する第2実施形態では、整流機能層4と抵抗変化層3との間に拡散防止層5が配置されているため、メモリ装置の形成中に受ける熱によって整流機能層4からAgが抵抗変化層3へ拡散することを防ぐことができる。これにより、整流機能層4としての機能の低下を防止することができる。この結果、抵抗変化素子ごとの整流機能層4の特性ばらつきを抑えることができ、動作信頼性の高いメモリ装置が実現できる。
さらに、拡散防止層5が配置されているため、上部電極1に正電圧を印加したときに、上部電極1から伸びたAgフィラメント1aが整流機能層4に入るのを防止することができる。これにより、整流機能層4における整流機能の低下を防ぐことができる。第2実施形態のその他の効果は、第1実施形態と同様である。
[第3実施形態]
第3実施形態の不揮発性抵抗変化素子は、下部電極2と整流機能層4との間に拡散層防止層を備える。
[1]不揮発性抵抗変化素子の構造
図13に第3実施形態に係る不揮発性抵抗変化素子の構造を示す。
図示するように、抵抗変化素子13は、上部電極1及び下部電極2と、上部電極1と下部電極2との間に配置された抵抗変化層3、整流機能層4及び拡散防止層5とを備える。拡散防止層5は、下部電極2と整流機能層4との間に配置されている。すなわち、上部電極1と下部電極2との間には、上部電極1側から順に抵抗変化層3、整流機能層4及び拡散防止層5が配置されている。
下部電極2は、例えば高濃度にBをドープしたSiから形成される。上部電極1は、Ag,Ni,Co,Al,Zn,Ti,Cuのうち少なくともいずれかを含み、例えばAgから形成される。
抵抗変化層3は、半導体層、例えばアモルファスシリコン、多結晶シリコン、単結晶シリコンのいずれかにより形成される。整流機能層4は、Ag,Ni,Coのうち少なくともいずれかの元素(ここでは、Ag)と、抵抗変化層3を構成する元素であるSiとを含む。
拡散防止層5は、例えばSiNから形成される。なお、拡散防止層5には、必ずしもSiNである必要はなくSiOやSiON、その他の金属からなる酸化物、もしくは窒化物、炭化物などを用いることも可能である。第3実施形態のその他の構成は、第1実施形態と同様である。
このような構造とすることにより、メモリ装置の形成中に受ける熱によって整流機能層4からAgが下部電極2へ拡散することを防ぐ。その結果、整流機能層4の素子ごとの特性ばらつきを抑えることができ、動作信頼性の高いメモリ装置が実現できる。
[2]効果
このような構造を有する第3実施形態では、整流機能層4と下部電極2との間に拡散防止層5が配置されているため、メモリ装置の形成中に受ける熱によって整流機能層4からAgが下部電極2へ拡散することを防ぐことができる。これにより、整流機能層4としての機能の低下を防止することができる。この結果、抵抗変化素子ごとの整流機能層4の特性ばらつきを抑えることができ、動作信頼性の高いメモリ装置が実現できる。第3実施形態のその他の効果は、第1実施形態と同様である。
[適用例]
以上、実施形態を具体例に基づいて詳細に説明したが、本実施形態は前記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。例えば、第2実施形態に記載の拡散防止層5と第3実施形態に記載の拡散防止層5を同時に用いることも可能である。すなわち、上部電極1と下部電極2との間には、上部電極1側から順に抵抗変化層3、拡散防止層5、整流機能層4及び拡散防止層5が配置されていてもよい。
また、本実施形態はメモリセル単体の技術にかかわり、そのメモリセルの接続方法には依存せず、どのようなメモリ装置であっても本実施形態は適用可能である。例えば、本実施形態の抵抗変化素子は、NAND型フラッシュメモリに代わる記憶装置として、上部配線と下部配線の交差部分に本実施形態の抵抗変化素子を挿入する、いわゆるクロスポイント型のメモリアレイにも適用できる。さらに、クロスポイント型の三次元積層構造にも適用可能である。
図14に、クロスポイント型のメモリアレイを示す。第1方向に延伸した下部配線21が第2方向に複数配列され、下部配線21にはこれらを駆動する制御回路22が接続される。下部配線21の上方には第2方向に延伸した上部配線23が第1方向に複数配列され、上部配線23にはこれらを駆動する制御回路24が接続される。下部配線21と上部配線23の交差部分には、抵抗変化素子11または12,13が配置されている。
以上説明したように実施形態によれば、信頼性の高い整流機能を有する不揮発性抵抗変化素子を提供することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…上部電極(第1電極)、1a…フィラメント、2…下部電極(第2電極)、3…抵抗変化層、4…整流機能層(第1の層)、5…拡散防止層(第2の層)、10,11,12…不揮発性抵抗変化素子、21…下部配線、22…制御回路、23…上部配線、24…制御回路。

Claims (6)

  1. Ag,Ni,Co,Al,Zn,Ti,Cuのうち少なくともいずれかを含む第1電極と、
    第2電極と、
    前記第1電極と前記第2電極とに挟まれた抵抗変化層と、
    前記第2電極と前記抵抗変化層との間に配置され、前記抵抗変化層を構成する元素と、Ag,Ni,Coのうち少なくともいずれかの元素とを含む第1の層とを具備し、
    前記第1の層に含まれるAg,Ni,Coのうち少なくともいずれかの前記元素の濃度は、1×10 17 〜1×10 20 atoms/cm であり、
    前記第1電極と前記第2電極間に印加する電圧に応じて前記第1電極と前記第2電極間の電気抵抗が可逆的に変化することを特徴とする不揮発性抵抗変化素子。
  2. Ag,Ni,Co,Al,Zn,Ti,Cuのうち少なくともいずれかを含む第1電極と、
    第2電極と、
    前記第1電極と前記第2電極とに挟まれた抵抗変化層と、
    前記第2電極と前記抵抗変化層との間に配置され、前記抵抗変化層を構成する元素と、Ag,Ni,Coのうち少なくともいずれかの元素とを含む第1の層とを具備し、
    前記第1の層に含まれるAg,Ni,Coのうち少なくともいずれかの前記元素の濃度分布は、前記抵抗変化層と前記第2電極との間にピークを有し、
    前記第1電極と前記第2電極間に印加する電圧に応じて前記第1電極と前記第2電極間の電気抵抗が可逆的に変化することを特徴とする不揮発性抵抗変化素子。
  3. Ag,Ni,Co,Al,Zn,Ti,Cuのうち少なくともいずれかを含む第1電極と、
    第2電極と、
    前記第1電極と前記第2電極とに挟まれた抵抗変化層と、
    前記第2電極と前記抵抗変化層との間に配置され、前記抵抗変化層を構成する元素と、Ag,Ni,Coのうち少なくともいずれかの元素とを含む第1の層とを具備し、
    前記抵抗変化層は、アモルファスシリコンもしくは多結晶シリコンのいずれかを含み、
    前記第1電極と前記第2電極間に印加する電圧に応じて前記第1電極と前記第2電極間の電気抵抗が可逆的に変化することを特徴とする不揮発性抵抗変化素子。
  4. 前記第1電極と前記第2電極との間に配置され、シリコン酸化膜,シリコン酸窒化膜,シリコン窒化膜のいずれかを含む第2の層をさらに具備することを特徴とする請求項1乃至3のいずれかに記載の不揮発性抵抗変化素子。
  5. 前記第2の層は、前記抵抗変化層と前記第1の層との間に配置されていることを特徴とする請求項4に記載の不揮発性抵抗変化素子。
  6. 前記第2電極は、不純物をドープしたシリコンを含むことを特徴とする請求項1乃至5のいずれかに記載の不揮発性抵抗変化素子。
JP2011124541A 2011-06-02 2011-06-02 不揮発性抵抗変化素子 Active JP5502803B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011124541A JP5502803B2 (ja) 2011-06-02 2011-06-02 不揮発性抵抗変化素子
PCT/JP2012/058275 WO2012165018A1 (en) 2011-06-02 2012-03-19 Nonvolatile resistance change element
TW101109861A TWI467822B (zh) 2011-06-02 2012-03-22 非揮發性電阻變化元件
US13/955,546 US9882127B2 (en) 2011-06-02 2013-07-31 Nonvolatile resistance change element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011124541A JP5502803B2 (ja) 2011-06-02 2011-06-02 不揮発性抵抗変化素子

Publications (2)

Publication Number Publication Date
JP2012253192A JP2012253192A (ja) 2012-12-20
JP5502803B2 true JP5502803B2 (ja) 2014-05-28

Family

ID=47258884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011124541A Active JP5502803B2 (ja) 2011-06-02 2011-06-02 不揮発性抵抗変化素子

Country Status (4)

Country Link
US (1) US9882127B2 (ja)
JP (1) JP5502803B2 (ja)
TW (1) TWI467822B (ja)
WO (1) WO2012165018A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI543337B (zh) 2013-03-19 2016-07-21 東芝股份有限公司 電阻式隨機存取記憶裝置
JP6319553B2 (ja) * 2013-11-22 2018-05-09 マイクロンメモリジャパン株式会社 抵抗変化素子
JP2019057540A (ja) 2017-09-19 2019-04-11 東芝メモリ株式会社 記憶素子
KR20190062819A (ko) * 2017-11-29 2019-06-07 서울대학교산학협력단 저항변화 메모리 소자 및 그 동작방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275800B1 (ko) * 2006-04-28 2013-06-18 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR101159075B1 (ko) * 2006-06-27 2012-06-25 삼성전자주식회사 n+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
KR100738116B1 (ko) * 2006-07-06 2007-07-12 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP2010165950A (ja) * 2009-01-16 2010-07-29 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
JP4951044B2 (ja) * 2009-08-28 2012-06-13 株式会社東芝 不揮発性メモリ装置及びその製造方法
US8441835B2 (en) * 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8467227B1 (en) * 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8187945B2 (en) * 2010-10-27 2012-05-29 Crossbar, Inc. Method for obtaining smooth, continuous silver film
US8716098B1 (en) * 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device

Also Published As

Publication number Publication date
US20130306932A1 (en) 2013-11-21
TWI467822B (zh) 2015-01-01
TW201310735A (zh) 2013-03-01
JP2012253192A (ja) 2012-12-20
US9882127B2 (en) 2018-01-30
WO2012165018A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
CN102576709B (zh) 非易失性存储装置及其制造方法
JP5364739B2 (ja) 不揮発性抵抗変化素子
US8481989B2 (en) Semiconductor resistive random access memory device suitable for bipolar action
TWI424562B (zh) 記憶體單元,記憶體單元構造及記憶體單元程式化方法
US9099645B2 (en) Resistance random access memory device
JP2011071167A (ja) 半導体記憶装置
US8822966B2 (en) Nonvolatile memory device
US9406882B2 (en) Nonvolatile resistance change element
TW201029189A (en) Dual insulating layer diode with asymmetric interface state and method of fabrication
US9865809B2 (en) Nonvolatile resistance change element
JP5502803B2 (ja) 不揮発性抵抗変化素子
US8581226B2 (en) Nonvolatile memory device
US20140070161A1 (en) Memory device
JP5422534B2 (ja) 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP6433860B2 (ja) 記憶装置
JP5755782B2 (ja) 不揮発性抵抗変化素子
US20120241716A1 (en) Nonvolatile semiconductor memory device
JP2013120845A (ja) メタルブリッジ型記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140313

R151 Written notification of patent or utility model registration

Ref document number: 5502803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350