JP2019057540A - 記憶素子 - Google Patents

記憶素子 Download PDF

Info

Publication number
JP2019057540A
JP2019057540A JP2017179542A JP2017179542A JP2019057540A JP 2019057540 A JP2019057540 A JP 2019057540A JP 2017179542 A JP2017179542 A JP 2017179542A JP 2017179542 A JP2017179542 A JP 2017179542A JP 2019057540 A JP2019057540 A JP 2019057540A
Authority
JP
Japan
Prior art keywords
region
conductive layer
layer
concentration
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017179542A
Other languages
English (en)
Inventor
丹丹 趙
dan-dan Zhao
丹丹 趙
玲華 市原
Reika Ichihara
玲華 市原
悠 佐久間
Yu Sakuma
悠 佐久間
祐一郎 三谷
Yuichiro Mitani
祐一郎 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017179542A priority Critical patent/JP2019057540A/ja
Priority to US15/912,664 priority patent/US10446552B2/en
Publication of JP2019057540A publication Critical patent/JP2019057540A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0011RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/51Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】データの保持特性を向上させることができる記憶素子を提供する。【解決手段】実施形態によれば、イオン源を含む第1導電層と、第2導電層と、第1層と、を含む記憶素子が提供される。前記第1層は、前記第1導電層と前記第2導電層との間に設けられ、電気陰性度が2より大きい第1元素を含む。前記第1層は、前記第1元素を含む第1領域と、前記第1領域と前記第2導電層との間に設けられた第2領域と、を含む。前記第2領域は、前記第1元素を含まない、または、前記第2領域は、前記第1元素を含み、前記第1領域における前記第1元素の濃度は、前記第2領域における前記第1元素の濃度よりも高い。【選択図】図1

Description

本発明の実施形態は、記憶素子に関する。
例えば、クロスポイント型の記憶装置などに用いられる抵抗変化型の記憶素子がある。このような記憶素子において、データの保持特性を向上させることが望まれる。
米国特許出願公開第2014/0070160号明細書
本発明の実施形態は、データの保持特性を向上させることができる記憶素子を提供する。
本発明の実施形態によれば、イオン源を含む第1導電層と、第2導電層と、第1層と、を含む記憶素子が提供される。前記第1層は、前記第1導電層と前記第2導電層との間に設けられ、電気陰性度が2より大きい第1元素を含む。前記第1層は、前記第1元素を含む第1領域と、前記第1領域と前記第2導電層との間に設けられた第2領域と、を含む。前記第2領域は、前記第1元素を含まない、または、前記第2領域は、前記第1元素を含み、前記第1領域における前記第1元素の濃度は、前記第2領域における前記第1元素の濃度よりも高い。
実施形態に係る記憶素子を例示する模式的断面図である。 実施形態に係る記憶素子の第1層における第1元素の濃度を例示する模式図である。 図3(a)及び図3(b)は、実施形態に係る記憶素子の動作を例示する模式的断面図である。 実施形態に係る別の記憶素子を例示する模式的断面図である。 実施形態に係る記憶素子の第1層における第2元素の濃度を例示する模式図である。 実施形態に係る記憶素子の動作を例示する模式的断面図である。 実施形態に係る別の記憶素子を例示する模式的断面図である。 図8(a)〜図8(c)は、実施形態に係る記憶素子の製造方法を例示する工程順模式的断面図である。 図9(a)〜図9(c)は、実施形態に係る記憶素子の製造方法を例示する工程順模式的断面図である。 図10(a)〜図10(d)は、実施形態に係る記憶素子の製造方法を例示する工程順模式的断面図である。 図11(a)〜図11(d)は、実施形態に係る記憶装置を例示する模式的斜視図である。 実施形態に係る記憶装置を例示する模式的平面図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、実施形態に係る記憶素子を例示する模式的断面図である。
図1に示すように、実施形態に係る記憶素子100は、第1導電層21と、第2導電層22と、第1層10と、を含む。
第1導電層21は、第1金属元素を含む。第1金属元素は、例えば、銀(Ag)、銅(Cu)、コバルト(Co)、ニッケル(Ni)、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)及び金(Au)からなる群より選択された少なくとも1つを含む。第1金属元素には、例えばイオン化しやすい金属が用いられる。第1金属元素は、例えばイオン源である。
第2導電層22は、例えば、シリコン(Si)、ゲルマニウム(Ge)、シリコンゲルマニウム(SiGe)、白金(Pt)、窒化チタン(TiN)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)からなる群より選択された少なくとも1つを含む。第2導電層22は、例えば、不純物がドープされた多結晶の半導体(Si、Ge、SiGe等)でもよい。
第2導電層22から第1導電層21へ向かう方向をZ軸方向(第1方向)とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。X軸方向に対して垂直であり、Z軸方向に対して垂直な方向をY軸方向とする。
第1層10は、第1導電層21と第2導電層22との間に設けられる。第1層10は、例えば、第1導電層21及び第2導電層22のそれぞれと接する。第1層10は、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、シリコン酸化物、ゲルマニウム酸化物及びシリコンゲルマニウム酸化物からなる群より選択された少なくとも1つを含む。第1層10の厚さt10(Z軸方向に沿った長さ)は、例えば、1ナノメートル(nm)以上100nm以下程度である。
第1層10の電気抵抗は、第1導電層21と第2導電層22との間に印加された電圧によって変化する。第1層10は、例えば可変抵抗層である。第1導電層21と第2導電層22との間の電気抵抗は、第1導電層21と第2導電層22との間に印加された電圧によって変化する。
第1層10は、第1元素31を含む。第1元素31は、電気陰性度が2より大きい元素である。例えば、第1層10は、シリコン酸化物等に不純物(第1元素31)がドープされた層である。第1元素31は、例えば、負の電荷を有する負帯電元素(例えば、負の電荷を帯びたイオンとなる元素)である。第1元素は、例えば、フッ素(F)、塩素(Cl)、臭素(Br)、ヨウ素(I)、酸素(O)、硫黄(S)、セレン(Se)及びテルル(Te)からなる群より選択された少なくとも1つを含む。
第1層10は、第1領域11と、第2領域12と、を含む。第1領域11は、第1元素を含む。第2領域12は、第1領域11と第2導電層22との間に設けられる。第1領域11は、例えば、第1導電層21と接する。第2領域12は、例えば、第2導電層21と接する。図1に示す例では、第2領域12は、第1領域11と連続している。第1領域11と第2領域12との間に、別の領域が設けられてもよい。
第1領域11の厚さt11(Z軸方向に沿った長さ)は、第1層10の厚さt10の厚さの0.5倍以下、好ましくは0.2倍以上0.4倍以下である。第1領域11の厚さt11は、例えば0nmより大きく50nm以下である。
図2は、実施形態に係る記憶素子の第1層における第1元素の濃度を例示する模式図である。
図2の縦軸は、第1層10における第1元素31の濃度C1(atоms/cm(原子/立方センチメートル))を表す。図2の横軸は、Z軸方向における位置Rzを表す。実施形態において、濃度は、例えば二次イオン質量分析(Secondary Ion Mass Spectrometry:SIMS)によって測定することができる。
図2に示す例では、第2領域12は、第1元素31を含む。図2に示すように、第1領域11における第1元素31の濃度C11は、第2領域12における第1元素31の濃度C12よりも高い。これにより、データの保持特性を向上させることができる。第2領域12は、第1元素31を含まなくてもよい。
例えば、第1領域11における第1元素31の濃度C11は、1×1016atоms/cm以上1×1021atоms/cm以下である。濃度C11は、好ましくは、1×1018atоms/cm以上である。
例えば、第2領域12における第1元素31の濃度C12は、1×1016atоms/cm未満である。濃度C12は、好ましくは、1×1015atоms/cm未満である。
例えば、第1元素31の濃度C1は、第1領域11においてピーク(最大値)を有する。第1領域11における第1元素31のピーク濃度Cp1(最大値)は、第2領域12における第1元素31の濃度C12(例えば濃度C12の最大値)の10倍以上、好ましくは50倍以上である。
例えば、第1領域11と第1導電層21との界面51における第1元素31の濃度Ci1は、第1領域11における第1元素31のピーク濃度Cp1よりも低い。濃度Ci1は、例えば、濃度Cp1の1/10倍以下である。
例えば、第2領域12と第2導電層22との界面52における第2元素32の濃度Ci2は、1×1016atоms/cm未満、好ましくは1×1015atоms/cm未満である。
なお、図2に示す濃度は一例であり、実施形態における第1元素31の濃度C1は、上記に限られない。例えば、第1元素31の濃度は、第1導電層21から第2導電層22へ向かう方向に沿って、単調に減少してもよい。第1領域11における第1元素31の濃度C11の少なくとも一部は、Z軸方向に沿って一定でもよい。第2領域における第1元素31の濃度C12の少なくとも一部は、Z軸方向に沿って一定でもよい。
図3(a)及び図3(b)は、実施形態に係る記憶素子の動作を例示する模式的断面図である。
図3(a)は、記憶素子100の低抵抗状態を表す。図3(a)に示すように、第2導電層22に対して正の電圧(セット電圧Vs)を第1導電層21に印加する。すると、第1導電層21に含まれる第1金属元素M1(例えばAg)の酸化反応により、陽イオンが生じる。イオン化した第1金属元素M1は、第1層10へ移動する。例えば、第1層10中にフィラメントが形成される。このように、セット電圧Vsにより、第1層10は、高抵抗状態から低抵抗状態へ遷移する。第1層10の低抵抗状態は、セット電圧Vsの除去後においても保持される。記憶素子100は、例えば不揮発性記憶素子である。
図3(b)は、記憶素子100の高抵抗状態を表す。図3(b)に示すように、第2導電層22に対して負の電圧(リセット電圧Vr)を第1導電層21に印加する。すると、イオン化して第1層10中に移動していた第1金属元素M1は、第1導電層21の側へ戻る。例えば、第1層10中のフィラメントが分解される。このように、リセット電圧Vrにより、第1層10は、低抵抗状態から高抵抗状態へ遷移する。第1層10の高抵抗状態は、リセット電圧Vrの除去後においても保持される。
記憶素子においては、上述のような低抵抗状態を長期間保持することが難しい場合がある。例えば、低抵抗状態における、可変抵抗層中の金属イオンの分布は偶発的である。この場合、低抵抗状態が不安定となり、データの保持特性が低下する場合がある。これに対して、実施形態においては、第1領域11は、第1元素31を含む。第1元素31は、電気陰性度が2より大きく、負の電荷を有する負帯電元素である。イオン化した第1金属元素M1は、負帯電元素を含む第1領域11に集まり易いと考えられる。これにより、例えば、太く短いフィラメントが形成され、安定した低抵抗状態が得られると考えられる。実施形態によれば、データの保持特性を向上させることができる。
低抵抗状態において、第1領域11における第1金属元素M1の濃度(atоms/cm)は、第2領域12における第1金属元素M1の濃度(atоms/cm)よりも高い。または、低抵抗状態において、第2領域12は、第1金属元素M1を含まなくてもよい。
図4は、実施形態に係る別の記憶素子を例示する模式的断面図である。
図4に示すように、実施形態に係る記憶素子101において、第1層10は、第2元素32を含む。第2元素32は、電気陰性度が2以下の元素であり、例えば、正の電荷を有する正帯電元素(例えば、正の電荷を帯びたイオンとなる元素)である。第2元素32は、例えば、アルミニウム(Al)、ランタン(La)、ハフニウム(Hf)、及びイットリウム(Y)からなる群より選択された少なくとも1つを含む。
この例では、第1層10は、第1領域11と第2領域12との間に設けられた第3領域13を含む。第3領域13は、第2元素32を含む。または、第3領域13は、第2元素32の酸化物膜である。例えば、第3領域13は、第1領域11と連続し、第2領域12と連続している。または、第3領域13は、第1領域11及び第2領域12のそれぞれと接している。第3領域13の厚さt13(Z軸方向に沿った長さ)は、例えば、0nmより大きく25nm以下である。
図5は、実施形態に係る記憶素子の第1層における第2元素の濃度を例示する模式図である。
図5の縦軸は、第1層10における第2元素32の濃度C2(atоms/cm)を表す。図5の横軸は、Z軸方向における位置Rzを表す。
図5に示す例では、第1領域11は、第2元素32を含む。第1層10における第2元素32の濃度C2は、第1領域11以外においてピーク(最大値)を有する。第1層10における第2元素32のピーク濃度Cp2(最大値)は、第1領域11における第2元素32の濃度C21よりも高い。これにより、データの保持特性をさらに向上させることができる。第1領域11は、第2元素32を含まなくてもよい。
第3領域13における第2元素32の濃度C23は、第1領域11における第2元素32の濃度C21よりも高い。
例えば、第3領域13における第2元素32の濃度C23は、1×1016atоms/cm以上5×1022atоms/cm以下である。第3領域13が第2元素32の酸化物膜ではない場合、濃度C23は、好ましくは、1×1018atоms/cm以上1×1021atоms/cm以下である。
例えば、第1領域11における第2元素32の濃度C21は、1×1016atоms/cm未満である。
図5に示す例では、第2領域12は、第2元素32を含む。第3領域13における第2元素32の濃度C23は、第2領域12における第2元素32の濃度C22よりも高い。第2領域12は、第2元素32を含まなくてもよい。
例えば、第2領域12における第2元素32の濃度C22は、1×1016atоms/cm未満である。
例えば、第3領域13における第2元素32のピーク濃度Cp3(最大値)は、第1領域11における第2元素32の濃度C21(例えば濃度C21の最大値)の10倍以上、好ましくは50倍以上である。
なお、図5に示す濃度は、一例であり、実施形態における第2元素32の濃度C2は、上記に限られない。
図6は、実施形態に係る記憶素子の動作を例示する模式的断面図である。
図6は、記憶素子101の低抵抗状態を表す。実施形態においては、第1層10(第3領域13)は、第2元素32(正帯電元素)を含む。これにより、イオン化した第1金属元素M1は、第1領域11に、より集まり易くなると考えられる。これにより、さらに安定した低抵抗状態が得られると考えられる。実施形態によれば、データの保持特性を向上させることができる。
低抵抗状態において、第1領域11における第1金属元素M1の濃度(atоms/cm)は、第3領域13における第1金属元素M1の濃度(atоms/cm)よりも高い。または、低抵抗状態において、第3領域13は、第1金属元素M1を含まなくてもよい。
図7は、実施形態に係る別の記憶素子を例示する模式的断面図である。
図7に示すように、実施形態に係る記憶素子102においては、第1層10は、第1領域11a、第2領域12、及び第3領域13を含む。
第1領域11aは、第1元素31を含まない。これ以外については、第1領域11aには、上述の第1領域11と同様の説明を適用できる。
記憶素子102においても、第1領域11aは、第2元素32を含まない。または、第1領域11aは、第2元素32を含み、第1層10における第2元素32のピーク濃度は、第1領域11aにおける第2元素32の濃度よりも高い。これにより、データの保持特性を向上させることができる。
図8(a)〜図8(c)は、実施形態に係る記憶素子の製造方法を例示する工程順模式的断面図である。
図8(a)〜図8(c)は、図1に示す記憶素子100の製造方法を例示している。
図8(a)に示すように、第2導電層22を形成する。第2導電層22の上に、第1層10となる第1膜10fを形成する。例えば、第1膜10fとして、シリコン酸化物(SiO)の膜(層)を形成する。このとき、第1膜10fには、第1元素31(及び第2元素32)が実質的に含まれていない。
その後、イオン注入によって、第1膜10fの表面側の領域に第1元素31を導入する。または、第1元素31を含むガス、または第1元素31のプラズマに、第1膜10fの表面を曝す。これにより、第1膜10fの表面側の領域に第1元素31を導入する。
その後、適宜、熱処理を行う。このようにして、図8(b)に示すように第1領域11と第2領域とを含む第1層10が形成される。
その後、図8(c)に示すように、第1層10の上に第1導電層21を形成する。このようにして記憶素子100を形成することができる。
図9(a)〜図9(c)は、実施形態に係る記憶素子の製造方法を例示する工程順模式的断面図である。
図9(a)〜図9(c)は、図1に示す記憶素子100の別の製造方法を例示している。
図9(a)に示すように、第2導電層22を形成する。第2導電層22の上に、第2領域12の少なくとも一部となる膜12fを形成する。例えば、膜12fとして、シリコン酸化物の膜を形成する。このとき、膜12fには、第1元素31(及び第2元素32)が実質的に含まれていない。
その後、膜12fの上に、第1領域11の少なくとも一部となる膜11fを形成する。このとき、膜11fは、第1元素31を含む。例えば、膜11fの形成時には、第1元素31を含むガスを用いる。成膜には、例えばCVD(Chemical Vapor Deposition)法等を用いることができる。
このようにして、図9(c)に示すように、第1領域11と第2領域12とを含む第1層10が形成される。その後、第1層10の上に第1導電層21を形成する。これにより、記憶素子100を形成することができる。
図10(a)〜図10(d)は、実施形態に係る記憶素子の製造方法を例示する工程順模式的断面図である。
図10(a)〜図10(d)は、図7に示す記憶素子102の製造方法を例示している。
図10(a)に示すように、第2導電層22を形成する。第2導電層22の上に、第2領域12の少なくとも一部となる膜12Fを形成する。例えば、膜12Fとして、シリコン酸化物の膜を形成する。このとき、膜12Fには、第2元素32(及び第1元素31)が実質的に含まれていない。
その後、図10(b)に示すように、膜12Fの上に、第3領域13の少なくとも一部となる膜13Fを形成する。膜13Fは、第2元素32を含む膜である。例えば、膜13Fとして、酸化アルミニウムの膜を形成する。
その後、図10(c)に示すように、膜13Fの上に、第1領域11aの少なくとも一部となる膜11Fを形成する。例えば、膜11Fとして、シリコン酸化物の膜を形成する。このとき、例えば、膜11Fには、第2元素32(及び第1元素31)が実質的に含まれていない。このようにして、第1領域11a、第2領域12、及び第3領域13を含む第1層10を形成することができる。
その後、第1層10の上に第1導電層21を形成する。これにより、記憶素子102を形成することができる。
膜11Fの形成においては、記憶素子100の製造方法と同様にして、膜11Fに第1元素31を導入してもよい。これにより、図4に示す記憶素子101を形成することができる。
図11(a)〜図11(d)は、実施形態に係る記憶装置を例示する模式的斜視図である。
実施形態に係る記憶装置は、例えば、クロスポイント型の不揮発性記憶装置である。実施形態に係る不揮発性記憶装置には、第1導電層21、第1層10、及び第2導電層22を含む積層体が用いられる。
図11(a)に示すように、実施形態に係る記憶装置121においては、第1導電層21は、第2方向に延びている。第2方向は、X軸方向である。X軸方向は、例えば、Z軸方向(積層方向)と直交している。さらに、第2導電層22は、第3方向に延びている。第3方向は、Y軸方向である。Y軸方向は、例えば、X軸方向及びZ軸方向と直交している。
第1層10は、Z軸方向に対して垂直な平面(X−Y平面)に投影したときに、第1導電層21の一部と重なる。第1層10は、X−Y平面に投影したときに、第2導電層22の一部と重なる。第1層10は、X−Y平面に投影したときに、第1導電層21と第2導電層22とが重なる領域と重なる。
この例では、第1導電層21は、1つの配線となり、第2導電層22は、別の1つの配線となる。そして、これらの配線が交差する位置に、第1層10が設けられる。
図11(b)に示すように、記憶装置122においては、第1配線41が設けられる。第1配線41は、X軸方向に延びる。第2導電層22は、Y軸方向に延びる。第1層10は、X−Y平面に投影したときに、第2導電層22の一部と重なる。第1配線41と第2導電層22との間に、第1層10及び第1導電層21が設けられる。第1導電層21、第1層10、及び第2導電層22は、X−Y平面に投影したときに、第1配線41の一部と重なる。
図11(c)に示すように、記憶装置123においては、第2配線42が設けられる。第2配線42は、Y軸方向に延びる。第1導電層21は、X軸方向に延びる。第1層10は、X−Y平面に投影したときに、第1導電層21の一部と重なる。第2配線42と第1導電層21との間に、第1層10及び第2導電層22が設けられる。第1導電層21、第1層10、及び第2導電層22は、X−Y平面に投影したときに、第2配線42の一部と重なる。
図11(d)に示すように、記憶装置124においては、第1配線41及び第2配線42が設けられる。第1配線41は、X軸方向に延びる。第2配線42は、Y軸方向に延びる。第1導電層21、第1層10、及び第2導電層22は、第1配線41と第2配線42との間に配置される。
実施形態において、第1導電層21及び第2導電層22の少なくともいずれかを配線として用いても良い。第1導電層21及び第2導電層22とは別に、配線(第1配線41及び第2配線42の少なくともいずれか)を設けても良い。
第1層10を含む積層膜は、角柱状でも良く、円柱状(扁平円状を含む)でも良い。
図12は、実施形態に係る記憶装置を例示する模式的平面図である。
図12に示すように、記憶装置125においては、複数の配線61と、複数の配線62と、が設けられる。複数の配線61は、互いに平行である。複数の配線62は、互いに平行である。配線61の延びる方向は、配線62の延びる向と交差する。配線61には、例えば、第1導電層21または第1配線41が用いられる。配線62には、例えば、第2導電層22または第2配線42が用いられる。配線61は、例えば、ワード線として用いられる。配線62は、例えば、ビット線として用いられる。
複数の配線61のそれぞれと、複数の配線62のそれぞれと、の間の交差部に、複数の積層体(少なくとも第1層10)のそれぞれが設けられる。配線61及び配線62は、制御部63に接続される。配線61及び配線62により、複数の第1層10のいずれかが選択状態とされ、所望の動作が行われる。記憶装置125は、クロスポイント型抵抗変化メモリである。
記憶装置125において、基板64が設けられる。基板64の上に、配線61及び配線62が設けられる。第1導電層21、第1層10、及び第2導電層22を含む積層体における積層順は、任意である。例えば、基板64と第1導電層21との間に、第2導電層22が配置されても良い。一方、基板64と第2導電層22との間に、第1導電層21が配置されても良い。Z軸方向は、基板64の主面と交差しても良い。
複数の積層体(第1導電層21、第1層10、及び第2導電層22)を積層しても良い。すなわち、実施形態は、三次元積層構造のクロスポイント型メモリに適用できる。
実施形態によれば、データの保持特性を向上させることができる記憶素子及び記憶装置が提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、第1導電層、第2導電層、第1層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した記憶素子及び記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての記憶素子及び記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1層、 10f…第1膜、 11…第1領域、 11F…膜、 11a…第1領域、 11f…膜、 12…第2領域、 12F…膜、 12f…膜、 13…第3領域、 13F…膜、 21…第1導電層、 22…第2導電層、 31…第1元素、 32…第2元素、 41…第1配線、 42…第2配線、 51、52…界面、 61、62…配線、 63…制御部、 64…基板、 100、101、102…記憶素子、 121、122、123、124、125…記憶装置、 C1、C11、C12、C2、C21、C22、C23、Ci1、Ci2…濃度、 Cp1、Cp2、Cp3…ピーク濃度、 M1…第1金属元素、 Rz…位置、 Vr…リセット電圧、 Vs…セット電圧、 t10、t11、t13…厚さ

Claims (11)

  1. イオン源を含む第1導電層と、
    第2導電層と、
    前記第1導電層と前記第2導電層との間に設けられ、電気陰性度が2より大きい第1元素を含む第1層と、
    を備え、
    前記第1層は、前記第1元素を含む第1領域と、前記第1領域と前記第2導電層との間に設けられた第2領域と、を含み、
    前記第2領域は、前記第1元素を含まない、または、
    前記第2領域は、前記第1元素を含み、前記第1領域における前記第1元素の濃度は、前記第2領域における前記第1元素の濃度よりも高い、記憶素子。
  2. 前記第1導電層の前記イオン源は、銀、銅、コバルト、ニッケル、アルミニウム、チタン、タンタル及び金からなる群より選択された少なくとも1つを含む、請求項1記載の記憶素子。
  3. 前記第1元素は、フッ素、塩素、臭素、ヨウ素、酸素、硫黄、セレン及びテルルからなる群より選択された少なくとも1つを含む、請求項1または2に記載の記憶素子。
  4. 前記第1領域における前記第1元素の濃度は、1×1016atоms/cm以上である、請求項1〜3のいずれか1つに記載の記憶素子。
  5. 前記第1領域は、前記第1導電層と接し、
    前記第2領域は、前記第2導電層と接する、請求項1〜4のいずれか1つに記載の記憶素子。
  6. 前記第1層は、第2元素を含み、
    前記第2元素の電気陰性度は、2以下であり、
    前記第1領域は、前記第2元素を含まない、または、
    前記第1領域は、前記第2元素を含み、前記第1層における前記第2元素のピーク濃度は、前記第1領域における前記第2元素の濃度よりも高い、請求項1〜5のいずれか1つに記載の記憶素子。
  7. 前記第2元素は、アルミニウム、ランタン、ハフニウム、及びイットリウムからなる群より選択された少なくとも1つを含む、請求項6に記載の記憶素子。
  8. 前記第1層は、前記第1領域と前記第2領域との間に設けられ前記第2元素を含む第3領域を含み、
    前記第1領域は、前記第2元素を含まない、または、
    前記第1領域は、前記第2元素を含み、前記第3領域における前記第2元素の濃度は、前記第1領域における前記第2元素の前記濃度よりも高い、請求項6または7記載の記憶素子。
  9. イオン源を含む第1導電層と、
    第2導電層と、
    前記第1導電層と前記第2導電層との間に設けられ、電気陰性度が2以下である第2元素を含む第1層と、
    を備え、
    前記第1層は、第1領域と、前記第1領域と前記第2導電層との間に設けられた第2領域と、を含み、
    前記第1領域は、前記第2元素を含まない、または、
    前記第1領域は、前記第2元素を含み、前記第1層における前記第2元素のピーク濃度は、前記第1領域における前記第2元素の濃度よりも高い、記憶素子。
  10. 前記第1導電層の前記イオン源は、銀、銅、コバルト、ニッケル、アルミニウム、チタン、タンタル及び金からなる群より選択された少なくとも1つを含む、請求項9記載の記憶素子。
  11. 前記第2元素は、アルミニウム、ランタン、ハフニウム、及びイットリウムからなる群より選択された少なくとも1つを含む、請求項9または10に記載の記憶素子。
JP2017179542A 2017-09-19 2017-09-19 記憶素子 Pending JP2019057540A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017179542A JP2019057540A (ja) 2017-09-19 2017-09-19 記憶素子
US15/912,664 US10446552B2 (en) 2017-09-19 2018-03-06 Memory element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017179542A JP2019057540A (ja) 2017-09-19 2017-09-19 記憶素子

Publications (1)

Publication Number Publication Date
JP2019057540A true JP2019057540A (ja) 2019-04-11

Family

ID=65720722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017179542A Pending JP2019057540A (ja) 2017-09-19 2017-09-19 記憶素子

Country Status (2)

Country Link
US (1) US10446552B2 (ja)
JP (1) JP2019057540A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510951B1 (en) * 2018-10-24 2019-12-17 Taiwan Semicondutor Manufacturing Co., Ltd. Low temperature film for PCRAM sidewall protection

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060171200A1 (en) * 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7868537B2 (en) * 2005-01-21 2011-01-11 Koninklijke Philips Electronics N.V. Polymer light-emitting diode with an ion receptor layer
US8565003B2 (en) * 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
JP5443873B2 (ja) 2008-07-28 2014-03-19 株式会社東芝 半導体装置及びその製造方法
US8605483B2 (en) * 2008-12-23 2013-12-10 Hewlett-Packard Development Company, L.P. Memristive device and methods of making and using the same
US9058876B2 (en) * 2009-08-14 2015-06-16 4D-S, Ltd Methods and circuits for bulk erase of resistive memory
JP5534748B2 (ja) 2009-08-25 2014-07-02 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8493138B2 (en) * 2009-08-26 2013-07-23 Hewlett-Packard Development Company, L.P. Memcapacitive devices
US8045364B2 (en) * 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
JP5502803B2 (ja) 2011-06-02 2014-05-28 株式会社東芝 不揮発性抵抗変化素子
CN104285295B (zh) * 2012-03-14 2017-05-31 国立大学法人东京工业大学 变阻型存储装置
JP2014027185A (ja) 2012-07-27 2014-02-06 Toshiba Corp 不揮発性記憶装置
US9472756B2 (en) 2012-09-07 2016-10-18 Kabushiki Kaisha Toshiba Nonvolatile memory device
US8796103B2 (en) * 2012-12-20 2014-08-05 Intermolecular, Inc. Forming nonvolatile memory elements by diffusing oxygen into electrodes
JP5937033B2 (ja) * 2013-03-22 2016-06-22 株式会社東芝 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US11270850B2 (en) * 2013-12-20 2022-03-08 Fastcap Systems Corporation Ultracapacitors with high frequency response
CN106031014B (zh) * 2014-02-27 2019-05-17 国立大学法人东京大学 振动发电元件
US9831427B1 (en) * 2014-08-21 2017-11-28 National Technology & Engineering Solutions Of Sandia, Llc Ion-barrier for memristors/ReRAM and methods thereof
US10604426B2 (en) * 2016-12-23 2020-03-31 Magna Imperio Systems Corp. High efficiency electrochemical desalination system that incorporates participating electrodes
US10262836B2 (en) * 2017-04-28 2019-04-16 Seongsik Chang Energy-efficient plasma processes of generating free charges, ozone, and light

Also Published As

Publication number Publication date
US20190088655A1 (en) 2019-03-21
US10446552B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
US9472756B2 (en) Nonvolatile memory device
US8664632B2 (en) Memory device
US9112146B2 (en) Resistance random access memory device
JP5783961B2 (ja) 不揮発性記憶装置
US11462685B2 (en) Switch device, storage apparatus, and memory system incorporating boron and carbon
TWI521646B (zh) 具有侷限細絲形成之電阻性記憶體
TWI569416B (zh) 電阻式隨機存取記憶體及其製造方法
US8487289B2 (en) Electrically actuated device
KR101789755B1 (ko) 저항 변화형 메모리
KR20130118095A (ko) 가변 저항 메모리 장치 및 그 제조 방법
US10103328B2 (en) Nonvolatile memory device
JP5422534B2 (ja) 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP6273184B2 (ja) 抵抗変化型記憶装置及びその製造方法
JP2019057540A (ja) 記憶素子
US9735201B2 (en) Memory device
US20160028005A1 (en) Memristor structure with a dopant source
US9997569B2 (en) Memory device
US8653496B2 (en) Memory cells
JP5798052B2 (ja) 記憶装置
JP5634426B2 (ja) 記憶装置
JP2017103453A (ja) 集束電場を有する抵抗変化メモリセル
US9024287B2 (en) Memory device
JP2021190574A (ja) 記憶装置
JP2024042440A (ja) 半導体装置およびその製造方法
JP2015185605A (ja) 抵抗変化素子及び不揮発性記憶装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905