TWI521646B - 具有侷限細絲形成之電阻性記憶體 - Google Patents

具有侷限細絲形成之電阻性記憶體 Download PDF

Info

Publication number
TWI521646B
TWI521646B TW102116246A TW102116246A TWI521646B TW I521646 B TWI521646 B TW I521646B TW 102116246 A TW102116246 A TW 102116246A TW 102116246 A TW102116246 A TW 102116246A TW I521646 B TWI521646 B TW I521646B
Authority
TW
Taiwan
Prior art keywords
resistive memory
germanium
oxide
adjacent
opening
Prior art date
Application number
TW102116246A
Other languages
English (en)
Other versions
TW201407718A (zh
Inventor
尤金Ｐ 馬許
劉峻
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201407718A publication Critical patent/TW201407718A/zh
Application granted granted Critical
Publication of TWI521646B publication Critical patent/TWI521646B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

具有侷限細絲形成之電阻性記憶體
本發明大體上係關於半導體記憶體裝置、方法及系統，且更特定言之係關於具有侷限細絲形成之電阻性記憶體。
記憶體裝置通常提供為電腦或其他電子裝置中之內部半導體積體電路及/或外部可抽換式裝置。存在許多不同類型的記憶體，包含隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態隨機存取記憶體(DRAM)、同步動態隨機存取記憶體(SDRAM)、快閃記憶體及電阻性(例如，電阻可變)記憶體等。電阻性記憶體之類型包含可程式化導體記憶體、電阻性隨機存取記憶體(RRAM)、相變隨機存取記憶體(PCRAM)、磁阻隨機存取記憶體(MRAM；亦稱為磁性隨機存取記憶體)及導電橋接隨機存取記憶體(CBRAM)等。
針對需要高記憶體密度、高可靠性及低電力消耗之廣泛範圍的電子應用，記憶體裝置(諸如電阻性記憶體裝置)可用作為非揮發性記憶體。非揮發性記憶體可用於(例如)個人電腦、攜帶型記憶棒、固態磁碟(SSD)、個人數位助理(PDA)、數位相機、蜂巢式電話、攜帶型音樂播放器(諸如MP3播放器)、電影播放器及其他電子裝置中。資料(諸如程式碼)、使用者資料及/或系統資料(諸如一基本輸入/輸出系統(BIOS))通常儲存於非揮發性記憶體裝置中。
電阻性記憶體(諸如RRAM)包含可基於一儲存元件(例如，具有一可變電阻之一電阻性記憶體元件)之電阻狀態儲存資料之電阻性記憶體單元。因而，電阻性記憶體單元可經程式化以藉由改變電阻性記憶體元件之電阻位準而儲存對應於一目標資料之資料。可藉由施加一電場或能量之源(諸如正或負電脈衝)至電阻性記憶體單元(例如，至該等單元之電阻性記憶體元件)達一特定持續時間而將該等單元程式化至例如對應於一特定電阻狀態之一目標資料狀態。電脈衝可係(例如)正或負電壓或電流脈衝。
可針對一電阻性記憶體單元設定若干資料狀態(例如，電阻狀態)之一者。例如，一單位階單元(SLC)可經程式化至兩個資料狀態之一者(例如，邏輯1或0)，此可取決於該單元是否程式化至高於或低於一特定位準之一電阻。作為一額外實例，多種電阻性記憶體單元可經程式化至對應於多個資料狀態之多個不同電阻狀態之一者。此等單元可稱為多狀態單元、多數字單元及/或多位階單元(MLC)，且可表示資料之多個二進位數字(例如，10、01、00、11、111、101、100、1010、1111、0101、0001等)。
電阻性記憶體單元(諸如RRAM單元)可包含形成於其中之導電細絲。導電細絲可用作為單元之(例如，單元之電阻性記憶體元件之)一電阻性切換元件。
100‧‧‧垂直堆疊
102‧‧‧電阻性記憶體材料
104‧‧‧矽材料
106‧‧‧氧化物材料
108‧‧‧開口
109‧‧‧開口寬度
110‧‧‧金屬材料
112‧‧‧金屬氧化物材料
114‧‧‧離子源材料
115‧‧‧圍封區域寬度
116‧‧‧電阻性記憶體單元
200‧‧‧垂直堆疊
204‧‧‧矽材料
206‧‧‧氧化物材料
208‧‧‧開口
212‧‧‧金屬氧化物材料
222‧‧‧電極
224‧‧‧電阻性記憶體材料
226‧‧‧離子源材料
228‧‧‧電阻性記憶體單元
300‧‧‧垂直堆疊
302‧‧‧電阻性記憶體材料
304‧‧‧矽材料
306‧‧‧氧化物材料
308‧‧‧開口
314‧‧‧離子源材料
332‧‧‧二氧化矽材料
333‧‧‧圍封區域寬度
336‧‧‧電阻性記憶體單元
400‧‧‧垂直堆疊
404‧‧‧矽材料
406‧‧‧氧化物材料
408‧‧‧開口
422‧‧‧電極
424‧‧‧電阻性記憶體材料
426‧‧‧離子源材料
432‧‧‧二氧化矽材料
440‧‧‧電阻性記憶體單元
圖1A至圖1E圖解說明根據本發明之一或多項實施例與形成一電阻性記憶體單元相關聯之程序步驟。
圖2A至圖2C圖解說明根據本發明之一或多項實施例與形成一電阻性記憶體單元相關聯之程序步驟。
圖3A至圖3C圖解說明根據本發明之一或多項實施例與形成一電阻性記憶體單元相關聯之程序步驟。
圖4A至圖4C圖解說明根據本發明之一或多項實施例與形成一電阻性記憶體單元相關聯之程序步驟。
本文描述具有侷限細絲形成之電阻性記憶體。一或多個方法實施例包含：在具有一矽材料及該矽材料上之氧化物材料之一堆疊中形成一開口；及在該開口中鄰近該矽材料形成氧化物材料，其中形成於該開口中之氧化物材料將電阻性記憶體單元中之細絲形成侷限於藉由形成於該開口中之該氧化物材料圍封之一區域。
根據本發明之一或多項實施例之電阻性記憶體(例如，電阻性記憶體單元)可具有單元之離子源材料與單元之電阻性記憶體材料之間之一較小接觸面積。因此，與先前電阻性記憶體相比，根據本發明之一或多項實施例之電阻性記憶體(例如，電阻性記憶體單元)可具有可形成導電細絲之一較小區域。即，因為根據本發明之一或多項實施例之電阻性記憶體可具有小於先前電阻性記憶體之離子源材料與電阻性記憶體材料之間之一接觸面積，所以根據本發明之一或多項實施例之電阻性記憶體可將細絲形成侷限於電阻性記憶體中小於先前電阻性記憶體之一區域。因此，與先前電阻性記憶體相比，根據本發明之一或多項實施例之電阻性記憶體在單元之間可具有一較高切換均勻性及/或較低可變性，此可增加電阻性記憶體之效能、一致性及/或可靠性。
在本發明之下文詳細描述中，參考隨附圖式(其等形成本發明之一部分，且其中以圖解之方式展示如何可實踐本發明之若干實施例)。足夠詳細地描述此等實施例使一般技術者能夠實踐本發明之若干實施例且應瞭解在不脫離本發明之範疇之情況下，可利用其他實施例且可作出程序、電或機械改變。
本文中之圖遵循一編號慣例，其中第一數字或(若干)第一數字對 應於圖式編號且剩餘數字識別圖式中之一元件或組件。可藉由使用類似數字識別不同圖之間之類似元件或組件。例如，104可參考圖1A至圖1E中之元件「04」，且一類似元件可在圖2A至圖2C中參考為204。
如將瞭解，在本文多種實施例中展示之元件可經添加、互換及/或排除以便提供本發明之若干額外實施例。此外，如將瞭解，在圖中所提供之元件之比例及相對尺度旨在圖解說明本發明之實施例，且不應視為一限制意義。
如在本文中所使用，「若干」某物可指代一或多個此等事物。例如，若干記憶體單元可指代一或多個記憶體單元。
圖1A至圖1E圖解說明根據本發明之一或多項實施例與形成一電阻性記憶體單元相關聯之程序步驟。圖1A圖解說明具有一電阻性記憶體材料102、電阻性記憶體材料102上之一矽材料104及矽材料104上之氧化物材料106之一垂直(例如，膜)堆疊100之一示意橫截面視圖。
電阻性記憶體材料102可係(例如)一電阻性隨機存取記憶體(RRAM)材料，諸如二氧化鋯(ZrO2)或氧化釓(GdOx)。其他RRAM材料可包含(例如)龐磁阻材料，諸如Pr(1-x)CaxMnO3(PCMO)、La(1-x)CaxMnO3(LCMO)及Ba(1-x)SrxTiO3。RRAM材料亦可包含金屬氧化物，諸如鹼金屬氧化物(例如，Li2O、Na2O、K2O、Rb2O、Cs2O、BeO、MgO、CaO、SrO及BaO)、折射金屬氧化物(例如，NbO、NbO2、Nb2O5、MoO2、MoO3、Ta2O5、W2O3、WO2、WO3、ReO2、ReO3及Re2O7)及二元金屬氧化物(例如，CuxOy、WOx、Nb2O5、Al2O3、Ta2O5、TiOx、ZrOx、NixO及FexO)。RRAM材料亦可包含GexSey及可支援固相電解質行為之其他材料。除了其他類型的RRAM材料以外，其他RRAM材料可包含鈣鈦礦氧化物(諸如，摻雜或未摻雜SrTiO3、SrZrO3及BaTiO3)及聚合物材料(諸如，孟加拉玫瑰紅(Bengala Rose)、AlQ3Ag、Cu-TCNQ、DDQ、TAPA及基於螢光物之聚合物)。本發明 之實施例不限於一特定類型之RRAM材料。
除了其他類型的矽材料以外，矽材料104可係(例如)矽(Si)或氮化矽(Si3N4)。除了其他類型的氧化物材料以外，氧化物材料106可係(例如)氧化物介電質，諸如二氧化矽(SiO2)或二氧化鋯(ZrO2)。本發明之實施例不限於一特定類型之矽材料或氧化物材料。
圖1B圖解說明在一後續處理步驟之後圖1A中展示之結構之一示意橫截面視圖。垂直堆疊100之一部分經移除(例如，經蝕刻及/或經圖案化)以形成圖1B中展示之垂直堆疊100中之開口108。開口108可係(例如)形成於矽材料104及氧化物材料106中之一溝渠。在圖1B中圖解說明之實施例中，溝渠經形成一路穿過氧化物材料106及矽材料104，且停止於電阻性記憶體材料102上。然而，在一些實施例中，溝渠可延伸至電阻性記憶體材料102中。
如在圖1B中展示，電阻性記憶體材料102、矽材料104及氧化物材料106形成開口108之邊界。例如，如在圖1B中圖解說明，電阻性記憶體材料102之頂表面之一部分界定開口108之底部，且矽材料104及氧化物材料106之一或多側界定開口108之側壁。儘管在圖1B中展示之開口108之側壁彼此平行或近似平行，然本發明之實施例並不限於此。例如，開口108可具有除圖1B中展示之形狀外之形狀。
開口108可具有(例如)30奈米至40奈米之一寬度109(例如，側壁之間一距離)。在一些實施例中，開口108之寬度可等於一特徵寬度，例如，光微影尺寸。
開口108可以此項技術中熟知之一方式形成於垂直堆疊100中。例如，如圖1B中展示，可藉由蝕刻穿過垂直堆疊100而形成開口108。此外，可以穿過垂直堆疊100之一單個蝕刻或以穿過垂直堆疊100之一系列蝕刻(例如，移除氧化物材料106之一部分之一第一蝕刻及移除矽材料104之一部分之一第二後續蝕刻)形成開口108。
圖1C圖解說明一後續處理步驟之後圖1B中展示之結構之一示意橫截面視圖。如在圖1C中圖解說明，在開口108中鄰近矽材料104且在電阻性記憶體材料102之一部分上選擇性地形成(例如，選擇性地沈積)一金屬材料110。例如，可使用一選擇性原子層沈積(ALD)程序在開口108中鄰近矽材料104且在電阻性記憶體材料102之一部分上選擇性地形成金屬材料110。
金屬材料110可係(例如)一銅材料。然而，本發明之實施例並不限於一特定類型之金屬材料，且可包含可選擇性地形成於開口108中鄰近矽材料104且在電阻性記憶體材料102之一部分上之任意類型的金屬。
如本文中使用，在開口108中選擇性地形成金屬材料110可包含在開口108中形成金屬材料110使得金屬材料110不形成於開口108中鄰近氧化物材料106，例如使得金屬材料110專門經形成而鄰近矽材料104且在電阻性記憶體材料102之一部分上，如在圖1C中圖解說明。即，金屬材料110黏著至矽材料104而非氧化物材料106，使得開口108係金屬材料110形成之唯一位置，如在圖1C中圖解說明。
圖1D圖解說明在一後續處理步驟之後圖1C中展示之結構之一示意橫截面視圖。金屬材料110經氧化以於開口108中形成金屬氧化物(例如，銅氧化物(CuOx))材料112。金屬氧化物材料108可呈環形且亦可鄰近氧化物材料106之一部分。即，如在圖1D中展示，金屬氧化物材料112可覆蓋開口108之底部之一部分(例如，並非全部)、界定開口108之側壁之矽材料104之側及界定開口108之側壁之氧化物材料106之側之一部分(例如，並非全部)。
金屬氧化物材料112可將電阻性記憶體單元中之細絲形成侷限(例如，限制)於藉由金屬氧化物材料112圍封之區域。例如，金屬氧化物材料112可防止一細絲(例如，導電細絲)形成於單元中藉由金屬氧化 物材料112圍封之區域之外部。藉由金屬氧化物材料112圍封之區域(其中可形成細絲)可包含(例如)藉由開口108之底部及界定開口108之側壁之矽材料104之側形成之開口108之未填充部分。
圖1E圖解說明在一後續處理步驟之後圖1D中展示之結構之一示意橫截面視圖。在開口108中及氧化物材料106上形成一離子源材料114。例如，在開口108中鄰近氧化物材料106及金屬氧化物材料112且在電阻性記憶體材料102之一部分上形成離子源材料114。例如，可使用一化學氣相沈積(CVD)或ALD程序而在開口108中及氧化物材料106上形成離子源材料114。
如在圖1E中展示，離子源材料114完全填充藉由金屬氧化物材料112圍封之區域。此外，如在圖1E中圖解說明，離子源材料114完全填充藉由界定開口108之側壁之氧化物材料106之側形成之開口108之部分。
離子源材料114可係(例如)用於RRAM之一離子源材料，諸如碲化銅(CuTe)或硫化銀(Ag2S)。然而，本發明之實施例並不限於一特定類型之離子源材料。
在圖1E中圖解說明之結構可係一電阻性記憶體單元(例如，電阻性記憶體單元116)之一部分。例如，電阻性記憶體材料102可係電阻性記憶體單元116之儲存元件。電阻性記憶體單元116可係(例如)一RRAM單元。
藉由金屬氧化物材料112圍封之區域可具有一寬度115，例如，(例如)5奈米至15奈米之直徑。因而，電阻性記憶體材料102與離子源材料114之間之接觸面積可小於先前電阻性記憶體單元中之接觸面積。因此，電阻性記憶體單元116中可形成細絲之區域可小於先前電阻性記憶體單元中可形成細絲之區域。即，因為金屬氧化物材料112可產生小於先前電阻性記憶體單元中之電阻性記憶體材料102與離子 源材料114之間之接觸面積，所以金屬氧化物材料112可將電阻性記憶體單元中之細絲形成侷限於小於先前電阻性記憶體單元中之一區域。因此，與先前電阻性記憶體單元相比，電阻性記憶體單元在其他電阻性記憶體單元之間可具有一較高切換均勻性及/或較低可變性，此可增加電阻性記憶體單元之效能、一致性及/或可靠性。
圖2A至圖2C圖解說明根據本發明之一或多項實施例與形成一電阻性記憶體單元相關聯之程序步驟。在圖2A中圖解說明之結構(例如，垂直堆疊200)可類似於在圖1D中圖解說明之結構(例如，垂直堆疊100)，惟已藉由一電極222取代電阻性記憶體材料102除外。例如，垂直堆疊200包含電極222上類似於矽材料104之一矽材料204、矽材料204上類似於氧化物材料106之氧化物材料206、形成於垂直堆疊200中類似於開口108之一開口208及形成於開口208中類似於金屬(例如，銅)氧化物材料112之一金屬(例如，銅)氧化物材料212。
除了其他金屬以外，電極222亦可係(例如)諸如鎢或鉑之一金屬。然而，本發明之實施例並不限於一特定類型之電極。
圖2B圖解說明在一後續處理步驟之後圖2A中展示之結構之一示意橫截面視圖。在開口208中形成(例如，沈積)一電阻性記憶體材料224。例如，在開口208中鄰近氧化物材料206及金屬氧化物材料212且在電極222之一部分上形成電阻性記憶體材料224。
如在圖2B中展示，電阻性記憶體材料224並未完全填充藉由金屬氧化物材料212圍封之區域。此外，如在圖2B中圖解說明，電阻性記憶體材料224並未完全填充藉由界定開口208之側壁之氧化物材料206之側形成之開口208之部分。
電阻性記憶體材料224可係(例如)ZrO2或GdOx或在本文中(例如，結合圖1A)先前描述之其他電阻性記憶體(例如，RRAM)材料之一者。然而，本發明之實施例並不限於一特定類型之電阻性記憶體材料。
圖2C圖解說明在一後續處理步驟之後圖2B中展示之結構之一示意橫截面視圖。在開口208中形成一離子源材料226。例如，在開口208中鄰近電阻性記憶體材料224、電阻性記憶體材料224之間及電阻性記憶體材料224上形成離子源材料226。例如，可使用一CVD或ALD程序在開口208中形成離子源材料226。
離子源材料226可係(例如)用於RRAM之一離子源材料，諸如CuTe或Ag2S。然而，本發明之實施例並不限於一特定類型之離子源材料。
在圖2C中圖解說明之結構可係一電阻性記憶體單元(例如，電阻性記憶體單元228)之一部分。例如，電阻性記憶體材料224可係電阻性記憶體單元228之儲存元件。電阻性記憶體單元228可係(例如)一RRAM單元。
圖3A至圖3C圖解說明根據本發明之一或多項實施例與形成一電阻性記憶體單元相關聯之程序步驟。在圖3A中圖解說明之結構(例如，垂直堆疊300)可類似於在圖1B中圖解說明之結構(例如，垂直堆疊100)。例如，垂直堆疊300包含類似於電阻性記憶體材料102之一電阻性記憶體材料302、電阻性記憶體材料302上類似於矽材料104之一矽材料304、矽材料304上類似於氧化物材料106之氧化物材料306及形成於垂直堆疊300中類似於開口108之一開口308。
圖3B圖解說明在一後續處理步驟之後圖3A中展示之結構之一示意橫截面視圖。如在圖3B中圖解說明，鄰近開口308之矽材料304經氧化以在開口308中鄰近矽材料304且在電阻性記憶體材料302之一部分上形成二氧化矽(例如，SiO2)材料332。如在圖3B中展示，二氧化矽材料332可呈環形且可覆蓋開口308之底部之一部分(例如，並非全部)。此外，如在圖3B中圖解說明，矽材料304之氧化(例如，二氧化矽材料322之形成)可消耗矽材料304之一部分(例如，界定開口308之 側壁之矽材料304之側)。此外，如在圖3B中圖解說明，二氧化矽材料332並未完全填充藉由開口308之底部及界定開口308之側壁之矽材料304之側形成之開口308之部分。
二氧化矽材料332可以類似於在本文中(例如，結合圖1D)先前描述之金屬氧化物材料112之一方式將電阻性記憶體單元中之細絲形成侷限於藉由二氧化矽材料332圍封之區域，例如，藉由開口308之底部及界定開口308之側壁之矽材料304之側形成之開口308之未填充部分。
圖3C圖解說明在一後續處理步驟之後圖3B中展示之結構之一示意橫截面視圖。一離子源材料314以類似於如本文中(例如，結合圖1E)先前描述之離子源材料114形成於開口108中及氧化物材料106上之一方式形成於開口308中及氧化物材料306上。
如在圖3C中展示，離子源材料314完全填充藉由二氧化矽材料332圍封之區域。此外，如在圖3C中圖解說明，離子源材料314完全填充藉由界定開口308之側壁之氧化物材料306之側形成之開口308之部分。
離子源材料314可係(例如)用於RRAM之一離子源材料，諸如CuTe或Ag2S。然而，本發明之實施例並不限於一特定類型之離子源材料。
在圖3C中圖解說明之結構可係一電阻性記憶體單元(例如，電阻性記憶體單元336)之一部分。例如，電阻性記憶體材料302可係電阻性記憶體單元336之儲存元件。電阻性記憶體單元336可係(例如)一RRAM單元。
藉由二氧化矽材料332圍封之區域可具有一寬度333，例如，(例如)5奈米至15奈米之直徑。因而，電阻性記憶體材料302與離子源材料314之間之接觸面積可小於先前電阻性記憶體單元中之接觸面積。 因此，在電阻性記憶體單元336中可形成細絲之區域以類似於本文中(例如，結合圖1E)先前描述之電阻性記憶體單元116之一方式可小於先前電阻性記憶體單元中可形成細絲之區域。因此，與先前電阻性記憶體單元相比，電阻性記憶體單元在其他電阻性記憶體單元之間可具有一較高切換均勻性及/或較低可變性，此可增加單元之效能、一致性及/或可靠性。
圖4A至圖4C圖解說明根據本發明之一或多項實施例與形成一電阻性記憶體單元相關聯之程序步驟。在圖4A中圖解說明之結構(例如，垂直堆疊400)可類似於在圖3B中圖解說明之結構(例如，垂直堆疊300)，惟已藉由一電極422取代電阻性記憶體材料302除外。例如，垂直堆疊400包含電極422上類似於矽材料304之一矽材料404、矽材料404上類似於氧化物材料306之氧化物材料406、形成於垂直堆疊400中類似於開口308之一開口408及形成於開口408中類似於二氧化矽材料332之二氧化矽材料432。
除其他金屬以外，電極422可係(例如)諸如鎢或鉑之一金屬。然而，本發明之實施例並不限於一特定類型之電極。
圖4B圖解說明在一後續處理步驟之後圖4A中展示之結構之一示意橫截面視圖。在開口408中形成(例如，沈積)一電阻性記憶體材料424。例如，在開口408中鄰近氧化物材料406及二氧化矽材料432且在電極422之一部分上形成電阻性記憶體材料424。
如在圖4B中展示，電阻性記憶體材料424並未完全填充藉由二氧化矽材料432圍封之區域。此外，如在圖4B中圖解說明，電阻性記憶體材料424並未完全填充藉由界定開口408之側壁之氧化物材料406之側形成之開口408之部分。
電阻性記憶體材料424可係(例如)ZrO2或GdOx或在本文中(例如，結合圖1A)先前描述之其他電阻性記憶體(例如，RRAM)材料之一者。 然而，本發明之實施例並不限於一特定類型之電阻性記憶體材料。
圖4C圖解說明在一後續處理步驟之後圖4B中展示之結構之一示意橫截面視圖。一離子源材料426以類似於本文中(例如，結合圖2C)先前描述之離子源材料226形成在開口208中之一方式形成在開口408中。
離子源材料426可係(例如)用於RRAM之一離子源材料，諸如CuTe或Ag2S。然而，本發明之實施例並不限於一特定類型之離子源材料。
在圖4C中圖解說明之結構可係一電阻性記憶體單元(例如，電阻性記憶體單元440)之一部分。例如，電阻性記憶體材料424可係電阻性記憶體單元440之儲存元件。電阻性記憶體單元440可係(例如)一RRAM單元。
結論
在本文中描述具有侷限細絲形成之電阻性記憶體。一或多個方法實施例包含在具有一矽材料及矽材料上之氧化物材料之一堆疊中形成一開口；及在開口中鄰近矽材料形成氧化物材料，其中形成於開口中之氧化物材料將電阻性記憶體單元中之細絲形成侷限於藉由形成於開口中形成之氧化物材料圍封之一區域。
儘管已在本文中圖解說明及描述特定實施例，然一般技術者將瞭解經計算以達成相同結果之一配置可代替所展示之特定實施例。本發明旨在涵蓋本發明之多種實施例之調適或變動。應瞭解，已以一闡釋性方式而非一限制性方式進行以上描述。熟習此項技術者在檢視以上描述之後將清楚以上實施例之組合及並未在本文中具體描述之其他實施例。本發明之多種實施例之範疇包含其中使用以上結構及方法之其他應用。因此，應參考隨附申請專利範圍連同此等申請專利範圍所授權之等效物之全範圍判定本發明之多種實施例之範疇。
在前述實施方式中，將多種特徵集合於一單個實施例中用於流線化本發明之目的。本發明之此方法並非解譯為反映本發明之所揭示實施例必須使用多於在各技術方案中明文敘述之特徵之一意圖。實情係，如下文申請專利範圍反映，本發明標的在於少於一單個揭示實施例之所有特徵。因此，下文申請專利範圍藉此併入實施方式中，其中各技術方案獨立地作為一單獨實施例。
100‧‧‧垂直堆疊
102‧‧‧電阻性記憶體材料
104‧‧‧矽材料
106‧‧‧氧化物材料
112‧‧‧金屬氧化物材料
114‧‧‧離子源材料
115‧‧‧圍封區域寬度
116‧‧‧電阻性記憶體單元

Claims (27)

  1. 一種處理一電阻性記憶體單元之方法，其包括：在具有一電阻性記憶體材料、該電阻性記憶體材料上之一矽材料及該矽材料上之氧化物材料之一堆疊中形成一開口；及藉由以下方式在該開口中鄰近該矽材料形成氧化物材料：選擇性地形成一金屬材料，該金屬材料形成於該開口中鄰近該矽材料處並且與鄰近該開口的電阻性記憶體材料之一較低部位接觸；及氧化所有該金屬材料；其中形成於該開口中之該氧化物材料將該電阻性記憶體單元中之細絲形成侷限於藉由形成於該開口中之該氧化物材料圍封之一區域。
  2. 如請求項1之方法，其中該方法包含在該開口中鄰近該經氧化之金屬材料及該氧化物材料形成一離子源材料。
  3. 如請求項1之方法，其中該方法包含：在該開口中鄰近該經氧化之金屬材料及該氧化物材料形成一電阻性記憶體材料；及在該開口中鄰近該電阻性記憶體材料及在藉由形成於該開口中之該氧化物材料圍封之該區域中形成一離子源材料。
  4. 一種電阻性記憶體單元，其包括：一垂直堆疊，其具有一矽材料及該矽材料上之氧化物材料；氧化物材料，其鄰近該矽材料且在該矽材料之間，其中鄰近該矽材料且在該矽材料之間之該氧化物材料將該電阻性記憶體單元中之細絲形成侷限於藉由鄰近該矽材料且在該矽材料之間之該氧化物材料圍封之一區域，且該氧化物材料鄰近該矽材料 且在該矽材料之間並透過消耗該矽材料之一部份而形成；及一離子源材料，其在藉由鄰近該矽材料且在該矽材料之間之該氧化物材料圍封之該區域中，其中該離子源材料為碲化銅或硫化銀。
  5. 如請求項4之電阻性記憶體單元，其中該垂直堆疊包含一電阻性記憶體材料，該電阻性記憶體材料鄰近於鄰近該矽材料且在該矽材料之間之該氧化物材料及鄰近於在藉由鄰近該矽材料且在該矽材料之間之該氧化物材料圍封之該區域中之該離子源材料。
  6. 如請求項4之電阻性記憶體單元，其中該垂直堆疊包含一電極，該電極鄰近於鄰近該矽材料且在該矽材料之間之該氧化物材料及鄰近於在藉由鄰近該矽材料且在該矽材料之間之該氧化物材料圍封之該區域中之該離子源材料。
  7. 如請求項4之電阻性記憶體單元，其中：該矽材料係氮化矽；及鄰近該矽材料且在該矽材料之間之該氧化物材料係氧化銅。
  8. 如請求項4之電阻性記憶體單元，其中：該矽材料係矽；及鄰近該矽材料且在該矽材料之間之該氧化物材料係二氧化矽。
  9. 如請求項4之電阻性記憶體單元，其中鄰近該矽材料且在該矽材料之間之該氧化物材料係一環形氧化物材料。
  10. 一種處理一電阻性記憶體單元之方法，其包括：在一垂直堆疊中形成一開口，該垂直堆疊具有一電阻性記憶體材料、該電阻性記憶體材料上之一矽材料及該矽材料上之氧化物材料； 選擇性地形成一金屬材料，該金屬材料形成於該開口中鄰近該矽材料處並且與鄰近該開口的電阻性記憶體材料之一較低部位接觸；氧化所有該金屬材料，其中氧化該金屬材料在該開口中鄰近該矽材料且在該電阻性記憶體材料上形成一金屬氧化物材料，該金屬氧化物材料將該電阻性記憶體單元中之細絲形成侷限於藉由該金屬氧化物材料圍封之一區域；及在該開口中在該電阻性記憶體材料上且鄰近該金屬氧化物材料及該氧化物材料形成一離子源材料。
  11. 如請求項10之方法，其中該方法包含使用一選擇性原子層沈積程序在該開口中鄰近該矽材料選擇性地形成該金屬材料。
  12. 如請求項10之方法，其中在該開口中鄰近該矽材料選擇性地形成該金屬材料包含在該開口中形成該金屬材料使得金屬材料不形成於該開口中鄰近該氧化物材料。
  13. 如請求項10之方法，其中該電阻性記憶體材料係二氧化鋯。
  14. 一種電阻性記憶體單元，其包括：一垂直堆疊，其具有一電極、該電極上之矽材料及該矽材料上之氧化物材料；一金屬氧化物材料，其在該電極上並鄰近該矽材料且在該矽材料之間，其中該金屬氧化物材料將該電阻性記憶體單元中之細絲形成侷限於藉由該金屬氧化物材料圍封之一區域，且其中該金屬氧化物材料為透過消耗該矽材料之一部份而形成；一電阻性記憶體材料，其在該電極上並鄰近該金屬氧化物材料及該氧化物材料且在該金屬氧化物材料及該氧化物材料之間；及一離子源材料，其鄰近該電阻性記憶體材料且在該電阻性記 憶體材料之間且在藉由該金屬氧化物材料圍封之該區域中，其中該離子源材料為碲化銅或硫化銀。
  15. 如請求項14之電阻性記憶體單元，其中該矽材料係氮化矽。
  16. 如請求項14之電阻性記憶體單元，其中該電阻性記憶體材料係氧化釓。
  17. 如請求項14之電阻性記憶體單元，其中該金屬氧化物材料係一環形金屬氧化物材料。
  18. 如請求項14之電阻性記憶體單元，其中該金屬氧化物材料係氧化銅材料。
  19. 一種電阻性記憶體單元，其包括：一垂直堆疊，其具有一電阻性記憶體材料、該電阻性記憶體材料上之一矽材料及該矽材料上之氧化物材料；二氧化矽材料，其在該電阻性記憶體材料上並鄰近該矽材料且在該矽材料之間，其中該二氧化矽材料將該電阻性記憶體單元中之細絲形成侷限於藉由該二氧化矽材料圍封之一區域，且該二氧化矽材料為透過消耗該矽材料之一部份而形成；及一離子源材料，其在該電阻性記憶體材料上並鄰近該二氧化矽材料及該氧化物材料且在該二氧化矽材料及該氧化物材料之間，其中該離子源材料為碲化銅或硫化銀。
  20. 如請求項19之電阻性記憶體單元，其中該電阻性記憶體材料係一電阻性隨機存取記憶體材料。
  21. 如請求項19之電阻性記憶體單元，其中該矽材料係矽。
  22. 如請求項19之電阻性記憶體單元，其中藉由該二氧化矽材料圍封之該區域之一寬度小於該矽材料之間之一距離及該氧化物材料之間之一距離。
  23. 如請求項19之電阻性記憶體單元，其中該二氧化矽材料係一環 形二氧化矽材料。
  24. 一種處理一電阻性記憶體單元之方法，其包括：在一垂直堆疊中形成一開口，該垂直堆疊具有一電極、該電極上之一矽材料及該矽材料上之氧化物材料；氧化鄰近該開口之該矽材料使得該矽材料之一部份被消耗，其中氧化鄰近該開口之該矽材料在該開口中鄰近該矽材料且在該電極上形成二氧化矽材料，該二氧化矽材料將該電阻性記憶體單元中之細絲形成侷限於藉由該二氧化矽材料圍封之一區域；在該開口中在該電極上及鄰近該二氧化矽材料及該氧化物材料形成一電阻性記憶體材料；及在該開口中鄰近該電阻性記憶體材料及在藉由該二氧化矽材料圍封之該區域中形成一離子源材料，其中該離子源材料為碲化銅或硫化銀。
  25. 如請求項24之方法，其中該氧化物材料係二氧化矽。
  26. 如請求項24之方法，其中該氧化物材料係二氧化鋯。
  27. 如請求項24之方法，其中該開口具有等於一特徵寬度之一寬度。
TW102116246A 2012-05-07 2013-05-07 具有侷限細絲形成之電阻性記憶體 TWI521646B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/465,166 US8853713B2 (en) 2012-05-07 2012-05-07 Resistive memory having confined filament formation

Publications (2)

Publication Number Publication Date
TW201407718A TW201407718A (zh) 2014-02-16
TWI521646B true TWI521646B (zh) 2016-02-11

Family

ID=49511840

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116246A TWI521646B (zh) 2012-05-07 2013-05-07 具有侷限細絲形成之電阻性記憶體

Country Status (7)

Country Link
US (4) US8853713B2 (zh)
EP (1) EP2847790B1 (zh)
JP (1) JP5960347B2 (zh)
KR (1) KR101622868B1 (zh)
CN (2) CN104303286B (zh)
TW (1) TWI521646B (zh)
WO (1) WO2013169758A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102084608B1 (ko) * 2018-04-25 2020-03-04 한국과학기술연구원 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법
US11050023B2 (en) 2019-07-01 2021-06-29 International Business Machines Corporation CBRAM with controlled bridge location
CN109273597B (zh) * 2018-08-29 2021-02-02 西北工业大学 一种基于SrO阻变存储器及其制备方法
US10658583B1 (en) 2019-05-29 2020-05-19 International Business Machines Corporation Forming RRAM cell structure with filament confinement
US10847720B1 (en) 2019-06-20 2020-11-24 Globalfoundries Singapore Pte. Ltd. Non-volatile memory elements with filament confinement
KR102235755B1 (ko) 2019-07-08 2021-04-08 고려대학교 산학협력단 반도체 소자 및 이의 제조 방법
US11189786B2 (en) 2019-09-30 2021-11-30 International Business Machines Corporation Tapered resistive memory with interface dipoles
US11145811B2 (en) 2019-10-16 2021-10-12 International Business Machines Corporation Resistive memory with core and shell oxides and interface dipoles
US11877524B2 (en) 2021-09-08 2024-01-16 International Business Machines Corporation Nanotip filament confinement

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04171921A (ja) * 1990-11-06 1992-06-19 Mitsubishi Electric Corp 半導体装置
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US6444539B1 (en) * 1998-05-20 2002-09-03 Advanced Micro Devices, Inc. Method for producing a shallow trench isolation filled with thermal oxide
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US20020182893A1 (en) * 2001-06-05 2002-12-05 International Business Machines Corporation Oxidation of silicon nitride films in semiconductor devices
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
US7247905B2 (en) * 2004-03-30 2007-07-24 International Business Machines Corporation Offset vertical device
US7791141B2 (en) 2004-07-09 2010-09-07 International Business Machines Corporation Field-enhanced programmable resistance memory cell
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7666526B2 (en) * 2005-11-30 2010-02-23 The Trustees Of The University Of Pennsylvania Non-volatile resistance-switching oxide thin film devices
JP4396621B2 (ja) * 2005-12-02 2010-01-13 ソニー株式会社 記憶素子及び記憶装置
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8084799B2 (en) * 2006-07-18 2011-12-27 Qimonda Ag Integrated circuit with memory having a step-like programming characteristic
JP2008078404A (ja) 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
US7473576B2 (en) * 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US7989790B2 (en) 2007-01-18 2011-08-02 Macronix International Co., Ltd. Resistance random access memory
KR100847309B1 (ko) 2007-02-27 2008-07-21 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
JP2008235704A (ja) * 2007-03-22 2008-10-02 Toshiba Corp 半導体素子および半導体集積回路
US20080265239A1 (en) * 2007-04-26 2008-10-30 Jan Boris Philipp Integrated circuit including spacer material layer
JP4466738B2 (ja) * 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
WO2009096363A1 (ja) * 2008-01-28 2009-08-06 Nec Corporation 抵抗変化型不揮発性記憶装置とその製造方法
US7960216B2 (en) * 2008-05-10 2011-06-14 Intermolecular, Inc. Confinement techniques for non-volatile resistive-switching memories
JP5488458B2 (ja) * 2008-04-07 2014-05-14 日本電気株式会社 抵抗変化素子及びその製造方法
US7977152B2 (en) * 2008-05-10 2011-07-12 Intermolecular, Inc. Non-volatile resistive-switching memories formed using anodization
JP2010016075A (ja) * 2008-07-02 2010-01-21 Fujitsu Ltd 記憶装置及び半導体装置
US7795606B2 (en) 2008-08-05 2010-09-14 Seagate Technology Llc Non-volatile memory cell with enhanced filament formation characteristics
JP2010040728A (ja) * 2008-08-05 2010-02-18 Nec Corp 半導体装置及びその製造方法
KR20100049824A (ko) * 2008-11-04 2010-05-13 삼성전자주식회사 저항 메모리 장치 및 그 제조 방법.
US8753933B2 (en) * 2008-11-19 2014-06-17 Micron Technology, Inc. Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
JP5357532B2 (ja) 2008-12-22 2013-12-04 シャープ株式会社 可変抵抗素子及びその製造方法
EP2202816B1 (en) * 2008-12-24 2012-06-20 Imec Method for manufacturing a resistive switching memory device
JP5446393B2 (ja) * 2009-04-02 2014-03-19 ソニー株式会社 記憶素子とその製造方法および半導体記憶装置
US8351236B2 (en) 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
JP4688979B2 (ja) * 2009-07-13 2011-05-25 パナソニック株式会社 抵抗変化型素子および抵抗変化型記憶装置
KR101094384B1 (ko) 2010-01-21 2011-12-15 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US8048755B2 (en) 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
US8848421B2 (en) * 2010-03-30 2014-09-30 Panasonic Corporation Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
WO2011142386A1 (ja) 2010-05-11 2011-11-17 日本電気株式会社 半導体装置及びその製造方法
CN102244193A (zh) 2010-05-13 2011-11-16 复旦大学 包含钌掺杂的氧化钽基电阻型存储器及其制备方法

Also Published As

Publication number Publication date
EP2847790A4 (en) 2016-01-13
TW201407718A (zh) 2014-02-16
WO2013169758A1 (en) 2013-11-14
CN107195778B (zh) 2020-05-12
KR101622868B1 (ko) 2016-05-19
EP2847790A1 (en) 2015-03-18
CN104303286B (zh) 2017-06-09
US20160322564A1 (en) 2016-11-03
US10153431B2 (en) 2018-12-11
US9406880B2 (en) 2016-08-02
JP5960347B2 (ja) 2016-08-02
US8853713B2 (en) 2014-10-07
KR20150016282A (ko) 2015-02-11
US9722178B2 (en) 2017-08-01
CN104303286A (zh) 2015-01-21
CN107195778A (zh) 2017-09-22
US20130292626A1 (en) 2013-11-07
US20150021541A1 (en) 2015-01-22
US20170324034A1 (en) 2017-11-09
JP2015519750A (ja) 2015-07-09
EP2847790B1 (en) 2018-12-19

Similar Documents

Publication Publication Date Title
TWI521646B (zh) 具有侷限細絲形成之電阻性記憶體
US9559299B1 (en) Scaling of filament based RRAM
US8791447B2 (en) Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
JP5859121B2 (ja) メモリセル構造
US8048755B2 (en) Resistive memory and methods of processing resistive memory
US9159768B2 (en) Semiconductor device and electronic device including the same
US20130288391A1 (en) Variable resistance memory device and method for fabricating the same
US20120104343A1 (en) Nonvolatile Memory Cells and Methods Of Forming Nonvolatile Memory Cell
TW201724106A (zh) 高保持電阻式隨機存取記憶體
TW201411814A (zh) 電阻式記憶胞、電阻式記憶陣列及其形成方法
US9349949B2 (en) Horizontally oriented and vertically stacked memory cells
CN104518086A (zh) 半导体器件及其制造方法