TW201724106A - 高保持電阻式隨機存取記憶體 - Google Patents

高保持電阻式隨機存取記憶體 Download PDF

Info

Publication number
TW201724106A
TW201724106A TW105126251A TW105126251A TW201724106A TW 201724106 A TW201724106 A TW 201724106A TW 105126251 A TW105126251 A TW 105126251A TW 105126251 A TW105126251 A TW 105126251A TW 201724106 A TW201724106 A TW 201724106A
Authority
TW
Taiwan
Prior art keywords
oxide layer
memory
oxide
layer
oxygen vacancies
Prior art date
Application number
TW105126251A
Other languages
English (en)
Inventor
普瑞斯韓特 馬吉
艾利潔 卡波夫
烏戴 沙
拉維 皮拉瑞斯提
尼洛依 穆可吉
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201724106A publication Critical patent/TW201724106A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/32Material having simple binary metal oxide structure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/51Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一實施例包含一記憶體,該記憶體包含:一頂部電極及一底部電極;在該頂部電極與該底部電極之間的一氧交換層(OEL);在該OEL與該底部電極之間的一第一氧化物層;以及在該第一氧化物層與該底部電極之間的一第二氧化物層;其中(a)第一複數個氧空缺是在該第一氧化物層內,且在一第一濃度下鄰近該OEL,(b)第二複數個氧空缺是在該第一氧化物層內,且在低於該第一濃度之一第二濃度下鄰近該第二氧化物層,以及(c)該第一氧化物層包含不同於該第二氧化物層中包含的第二氧化物材料之第一氧化物材料。本發明也說明了其他實施例。

Description

高保持電阻式隨機存取記憶體
本發明之實施例是在半導體裝置之領域,且尤其是在非揮發性記憶體之領域。
電阻式隨機存取記憶體(Resistive Random Access Memory;簡稱RRAM或ReRAM)依賴在一次性事件中利用一"形成"事件而自一原始絕緣狀態切換到一低電阻狀態的一類別之材料。在該形成事件中,該裝置經歷在位於兩個電極間之一介電層中形成一局部阻絲(filament)之"軟崩潰"("soft breakdown")。該阻絲使電流通過該阻絲分流,而形成了一低電阻狀態。藉由將不同極性的電壓施加到該等電極,而使RRAM自低電阻狀態切換到高電阻狀態(藉由使該阻絲解體),且自高電阻狀態切換到低電阻狀態(藉由重新形成該阻絲),以便切換狀態。因此,傳統的RRAM可被用來作為記憶體。
100,200‧‧‧電阻式隨機存取記憶體堆疊
101,201,301‧‧‧頂部電極
111,211,311‧‧‧氧交換層
121‧‧‧氧化物
131,231,331‧‧‧底部電極
141,142‧‧‧區域
144,241,242,244‧‧‧氧空缺
143,243‧‧‧界面區
221‧‧‧第一氧化物層
251‧‧‧第二氧化物層
351‧‧‧保持層
321‧‧‧氧化物
245‧‧‧阻絲
1000‧‧‧系統
1070‧‧‧第一處理元件
1080‧‧‧第二處理元件
1032,1034‧‧‧記憶體
1039,1050,1062,10104‧‧‧點對點互連
1074a,1074b,1084a,1084b‧‧‧處理器核心
1072,1082‧‧‧記憶體控制器邏輯
1076,1078,1086,1088,1094,1098‧‧‧點對點介面
1090‧‧‧輸入/輸出子系統
1092,1096‧‧‧介面
1038‧‧‧高效能圖形引擎
10110‧‧‧第一匯流排
1014‧‧‧輸入/輸出裝置
1018‧‧‧匯流排橋接器
1020‧‧‧第二匯流排
1022‧‧‧鍵盤/滑鼠
1026‧‧‧通訊裝置
1030‧‧‧程式碼
1028‧‧‧資料儲存單元
1024‧‧‧音訊輸入/輸出
可參照所附的申請專利範圍、前文中對一或多個範例實施例之詳細說明、以及各對應的圖式而易於了解本發明的實施例之特徵及優點。在被視為適當時,在該等圖式中重複一些參考標記,以便指示對應或類似的元件。
第1圖包含一傳統的RRAM堆疊;第2圖包含本發明的一實施例中之一RRAM堆疊;第3a-3e圖包含在本發明的一實施例中形成一RRAM堆疊的一方法;以及第4圖包含一系統,該系統包含該RRAM堆疊的一實施例。
【發明內容及實施方式】
現在請參閱各圖式,而在該等圖式中,類似的結構可具有類似的字尾參考代號。為了更清楚地示出各實施例之結構,本說明書中包含的圖式是半導體/電路結構之示意圖。因此,被製造的積體電路結構在諸如顯微鏡照相(photomicrograph)中之實際外觀可能有所不同,但是仍然包含所示之該等實施例在申請專利範圍中陳述的結構。此外,該等圖式可能只示出對了解所示實施例有幫助之結構。可能並未包含此項技術中習知的額外結構,以便保持圖式的清晰。例如,不一定示出一半導體裝置的每一層。"一實施例"、"各實施例"、及類似的詞語指示所述之一或多個實施例可包含特定特徵、結構、或特性,但是並非每一實施例都必然包含該等特定特徵、結構、或特性。某些 實施例可能有其他實施例中述及的某些或所有特徵,或者某些實施例可能沒有其他實施例中述及的任何特徵。"第一"、"第二"、及"第三"等的序數形容詞描述一般物體,且指示相像物體之不同的例子被提到。此類形容詞並非意味著被以此種方式描述的該等物體必須按照特定的時間、空間、排行、或任何其他方式之順序。"被連接"可指示各元件在實體上或電氣上相互直接接觸,且"被耦合"可指示各元件相互配合或作用,但是該等元件可能在或可能不在實體上或電氣上相互直接接觸。
第1圖包含一傳統的RRAM堆疊100,該RRAM堆疊100包含頂部電極101、氧交換層(OEL)111(例如,鉿(Hf)、鈦(Ti)、及類似的材料)、氧化物121(例如,HfOx)、以及底部電極131。區域141中之氧空缺144有較高的濃度,且區域142中之氧空缺144有較低的濃度。該等空缺共同形成被用來作為一記憶體的一阻絲。如前文所述,發生了一"軟崩潰",因而發生了諸如退火,使氧被OEL 111清除,因而產生了空缺144。該等空缺聚集在接近OEL/氧化物界面(層111與121間之界面)之處,這是因為這是發生清除之處。以一極性對電極101、131施加偏壓時,可故意地移除區域143中之空缺,而使該阻絲解體或被破壞,且產生高電阻狀態("0"記憶體狀態)。以相反的極性對電極101、131施加相反的偏壓時,可重新形成區域143中之空缺,以便重新形成該阻絲,且產生低電阻狀態("1"記憶體狀態)。
本案申請人確定該"1"狀態有時不"被保持",這是因為一旦自電極101、131移除了偏壓之後,該等空缺將隨時間而解散。因此,基於堆疊100的任何記憶體都是不穩定的,這是非揮發性記憶體所不期望的品質。
然而,本案申請人已經解決了此種保持問題。第2圖包含具有較佳的可靠性及切換特性的RRAM記憶體薄膜堆疊之一實施例。尤其在電極與氧化物間之界面區243(發生記憶體切換之處)增加了另一氧化物薄膜251,該氧化物薄膜251提供了(該等阻絲氧空缺的)高保持特性。該實施例改善了阻絲為基RRAM記憶體之可靠性,且使該記憶體更適於諸如嵌入式非揮發性記憶體。
第2圖包含RRAM記憶體堆疊200,該RRAM記憶體堆疊200包含頂部電極201、底部電極231、OEL 211、第一氧化物層221、以及第二氧化物層251。第一複數個氧空缺241在第一濃度下鄰近該OEL,且第二複數個氧空缺242在小於該第一濃度之第二濃度下鄰近該第二氧化物層。在本說明書的用法中,"鄰近("adjacent")"或"緊鄰"("immediately adjacent")是相對性術語(relative terms)。因此,空缺242鄰近層251但不鄰近層211,且空缺241鄰近層211但不鄰近層251。
在一實施例中,第一氧化物層221包含不同於第二氧化物層251中包含的第二氧化物材料之第一氧化物材料。
例如,在一實施例中,OEL 211包含諸如下列金屬中之一或多種金屬等的金屬:銅(Cu)、鉿(Hf)、鈦(Ti)、釕 (Ru)、鋁(Al)、及銀(Ag)。
在一實施例中,第二氧化物層251包含HfSiOx、HfAlOx、二氧化矽(SiO2)、MgOx、LaAlOx、及GdSiOx中之至少一者。在一實施例中,第一氧化物層221包含二氧化鉿(HfO2)、二氧化矽(SiO2)、氧化鋁(Al2O3)、二氧化鈦(TiO2)、鈦酸鍶(SrTiO3)、Cr-SrTiO3、氧化鎳(NiO)、CuOx、氧化鋯(ZrO2)、氧化鈮(Nb2O5)、氧化鎂(MgO)、三氧化二鐵(Fe2O3)、五氧化二鉭(Ta2O5)、氧化鋅(ZnO)、氧化亞鈷(CoO)、CuMnOx、CuMoOx、氧化銦鋅(InZnO)、Cr-SrZrO3、PrCaMnO3、鈦酸鑭鍶(SrLaTiO3)、LaSrFeO3、(Pr,Ca)MnO3、Nb-SrTiO3、及LaSrCoO3中之至少一者。在一實施例中,頂部電極201包含鉿(Hf)、鈦(Ti)、鉭(Ta)、鈀(Pd)、鎢(W)、鉬(Mo)、及鉑(Pt)中之至少一者,且底部電極231包含鉿(Hf)、鈦(Ti)、鉭(Ta)、鈀(Pd)、鎢(W)、鉬(Mo)、及鉑(Pt)中之至少一者。此外,電極201、231可包含多層具有不同特性的材料。
層251藉由穩定空缺244的遷移而促進保持。傳統上,區域143中之空缺遷移到底部電極131中且/或被底部電極131消耗,且亦可散佈到氧化物121中。然而,層251移除了空缺244否則可能遷移到的洞或位置,因而限制了空缺遷移到氧化物221內且/或被氧化物221消耗。在一實施例中,層251是1-10奈米厚,且可以是化學計量(stoichiometric)的。
在一實施例中,第二氧化物層251直接接觸第一氧化 物層221,以便將穩定性提供給位於區域242及243中之空缺244。在一實施例中,第一氧化物層221直接接觸OEL 211,以便可清除來自氧化物層221的氧,且最後產生了空缺244。
RRAM堆疊200是一可運作的非揮發性記憶體,這是因為在一第一狀態中(當能量在一第一極性下被施加到該頂部電極時),該第一複數及該第二複數個氧空缺形成具有一第一電阻的一第一阻絲,且在一第二狀態中(當能量在與該第一極性相反的一第二極性下被施加到該頂部電極時),該第一複數及該第二複數個氧空缺形成一不同的阻絲組態或不連續處,因而導致較高的電阻係數。
在該第二狀態中,該第二複數個氧空缺242係處於一低濃度(第二濃度),且在該第一狀態中,該第二複數個氧空缺242係處於高於該第二濃度的一濃度。
第3a-3e圖包含在本發明的一實施例中形成一RRAM堆疊的一方法。在第3a圖中,形成底部電極331。在第3b圖中,在該底部電極上(以諸如化學氣相沈積、原子層沈積製程)沈積"保持"或"R"層351。然後,形成氧化物321(第3c圖),然後形成OEL 311及頂部電極301(第3d圖)。最後,執行圖案產生及蝕刻,以便形成RRAM單元,且執行一退火,而產生由氧空缺組成的阻絲245(第3e圖)。
本發明揭露的各實施例已經解決了RRAM堆疊的問題。藉由將該堆疊的一部分或節點(例如,第2圖之頂部 電極)耦合到一位元線,且將該堆疊的另一節點(例如,第2圖之底部電極)耦合到諸如一選擇電晶體等的一切換裝置之一源極或汲極節點,而可將任何此類RRAM堆疊用於一記憶單元。該選擇電晶體的該源極及汲極節點中之另一節點可被耦合到該記憶單元的一源極線。該選擇電晶體的閘極可被耦合到一字線。此種記憶單元可將電阻用於儲存記憶體狀態。各實施例提供了較小且更省電的記憶單元,該等記憶單元可被微縮到小於諸如22奈米的關鍵尺寸(CD)。該RRAM堆疊可被耦合到一感測放大器(sense amplifier)。複數個RRAM記憶單元可在操作上相互連接,而形成一記憶體陣列,其中該記憶體陣列可被包含到一非揮發性記憶體裝置中。應可了解:該選擇電晶體可被連接到一RRAM堆疊的頂部電極或底部電極。
第4圖包含一系統,該系統可包含前文所述的實施例中之任何者。第4圖包含根據本發明的一實施例的一系統實施例1000之一方塊圖。系統1000可包含數百個或數千個前文所述之記憶單元/堆疊(第2圖之堆疊200),且該等記憶單元/堆疊對系統1000中之記憶體功能是關鍵性的。系統1000可被包含在諸如細胞式電話、智慧型手機、平板電腦、超輕薄筆記本電腦(Ultrabook®)、筆記型電腦、膝上型電腦、個人數位助理、以及基於行動處理器的平台等的行動計算節點。當該等記憶單元被大量部署時,此種記憶單元的穩定性及功率效率將累積,且將顯著的性能優點(例如,在較寬廣的操作溫度範圍中之較長的記憶狀態 儲存)提供給這些計算節點。
圖中示出一多處理器系統1000,該多處理器系統1000包含一第一處理元件1070、及一第二處理元件1080。雖然圖中示出兩個處理元件1070及1080,但是應可了解:系統1000的一實施例亦可只包含一個此種處理元件。系統1000被示為一點對點互連系統,其中經由一點對點互連1050而耦合第一處理元件1070及第二處理元件1080。應可了解:可將所示之任何或所有互連實施為多點傳輸(multi-drop)匯流排,而非實施為點對點互連。如圖所示,處理元件1070及1080中之每一處理元件可以是包括第一及第二處理器核心(亦即,處理器核心1074a及1074b、以及處理器核心1084a及1084b)之多核心處理器。該等核心1074a、1074b、1084a、1084b可被配置成執行指令碼。
每一處理元件1070、1080可包含至少一可包括本發明所述的記憶體堆疊之共用快取記憶體或記憶體單元。該共用快取記憶體可儲存分別被諸如核心1074a、1074b、以及1084a、1084b等的該處理器之一或多個組件使用之資料(例如,指令)。例如,該共用快取記憶體可在該處理器本地緩衝儲存記憶體1032、1034中儲存之資料,以供該處理器的組件較快速地存取。在一或多個實施例中,該共用快取記憶體可包括諸如第二階(L2)、第三階(L3)、第四階(L4)、或其他階的快取記憶體等的一或多個中階快取記憶體、一最後階快取記憶體(Last Level Cache;簡稱 LLC)、及/或上述各項的組合。
雖然圖中只示出兩個處理元件1070及1080,但是應可了解本發明之範圍不受此限制。在其他實施例中,一或多個額外的處理元件可存在於特定的處理器中。或者,一或多個處理元件1070及1080可以是諸如加速器或現場可程式閘陣列等的不同於處理器之其他元件。例如,額外的一或多個處理元件可包括相同於第一處理器1070之一或多個額外的處理器、異質於或非對稱於第一處理器1070之一或多個額外的處理器、加速器(例如,圖形加速器或數位信號處理(Digital Signal Processing;簡稱DSP)單元)、現場可程式閘陣列、或任何其他的處理元件。處理元件1070、1080在其中包括架構、微架構、熱特性、及功率消耗特性等的優點衡量項目上可能有各種差異。處理元件1070與1080間之這些差異可有效地證實該等處理元件間之非對稱性及異質性。在至少一實施例中,可將各處理元件1070及1080設於相同的晶粒封裝中。
第一處理元件1070可進一步包含記憶體控制器邏輯(MC)1072以及點對點(Point-to-Point;簡稱P-P)介面1076及1078。同樣地,第二處理元件1080可包含一MC 1082以及P-P介面1086及1088。MC 1072及1082將該等處理器耦合到各別的記憶體(亦即,一記憶體1032及一記憶體1034),該等記憶體可以是在本地被連接到該等各別的處理器之主記憶體的一部分。記憶體1032、1034可包括本發明所述的記憶體堆疊。雖然MC邏輯1072及1082在 圖中被示為被整合到處理元件1070、1080中,但針對替代的實施例,該MC邏輯可以是在處理元件1070、1080之外的分立式邏輯,而不是被整合到處理元件1070、1080中。
第一處理元件1070及第二處理元件1080可分別經由P-P介面1076、1086且經由P-P互連1062、10104而被耦合到一I/O子系統1090。如圖所示,I/O子系統1090包含P-P介面1094及1098。此外,I/O子系統1090包含一介面1092,用以將I/O子系統1090與一高效能圖形引擎1038耦合。在一實施例中,一匯流排可被用於將圖形引擎1038耦合到I/O子系統1090。替代地,一點對點互連1039可耦合這些組件。
I/O子系統1090又可經由一介面1096而被耦合到一第一匯流排10110。在一實施例中,第一匯流排10110可以是一周邊組件互連(Peripheral Component Interconnect;簡稱PCI)匯流排、或諸如一快速週邊組件互連(PCI Express)匯流排或另一第三代I/O互連匯流排等的一匯流排,雖然本發明之範圍不受此限制。
如圖所示,各種輸入/輸出(I/O)裝置1014、1024以及一匯流排橋接器1018可被耦合到第一匯流排10110,而匯流排橋接器1018可將第一匯流排10110耦合到一第二匯流排1020。在一實施例中,第二匯流排1020可以是一低接腳數(Low Pin Count;簡稱LPC)匯流排。在一實施例中,其中包括諸如一鍵盤/滑鼠1022、一或多個通訊裝置 1026(通訊裝置1026又可與一電腦網路通訊)、以及諸如磁碟機或可包含程式碼1030之其他大量儲存裝置(可包括本發明所述的該等RRAM堆疊)等的一資料儲存單元1028之各種裝置可被耦合到第二匯流排1020。程式碼1030可包括用於執行前文所述之一或多個方法的實施例之指令。此外,一音訊I/O 1024可被耦合到第二匯流排1020。
請注意,可考慮採用其他的實施例。例如,一系統可不實施所示之點對點架構,而替代地實施多點傳輸匯流排或其他的此類通訊拓撲。此外,可使用比第4圖所示者較多或較少的積體電路晶片而替代地分割第4圖之該等元件。例如,一現場可程式閘陣列可與包括本發明所述的MTJ之一處理器元件及記憶體分享一單一晶圓。
各實施例包括一種半導體基材。該半導體基材可以是一晶圓的一部分之一塊狀半導體材料。在一實施例中,該半導體基材是已自一晶圓切割出來的一晶片的一部分之一塊狀半導體材料。在一實施例中,該半導體基材是在諸如一絕緣體上半導體(Semiconductor On Insulator;簡稱SOI)基材等的一絕緣體上形成之一半導體材料。在一實施例中,該半導體基材是諸如在一塊狀半導體材料之上延伸的一鰭部的一突出結構。
下文中之例子係有關進一步的實施例。
例子1包含一種記憶體,該記憶體包含:一頂部電極及一底部電極;在該頂部電極與該底部電極之間的一氧交換層(OEL);在該OEL與該底部電極之間的一第一氧化物 層;以及在該第一氧化物層與該底部電極之間的一第二氧化物層;其中(a)第一複數個氧空缺是在該第一氧化物層內,且在第一濃度下鄰近該OEL,(b)第二複數個氧空缺是在該第一氧化物層內,且在小於該第一濃度之第二濃度下鄰近該第二氧化物層,以及(c)該第一氧化物層包含不同於該第二氧化物層中包含的第二氧化物材料之第一氧化物材料。
"頂部"及"底部"是相對性術語,且可根據該堆疊的定向而改變。OEL是對此項技術具有一般知識者習知的術語。OEL亦可被稱為"金屬覆蓋層"。該OEL可包含一金屬,因而當該OEL鄰近或接觸一氧源(例如,氧化物層)時,該OEL促進與該氧源間之"氧交換"。在一實施例中,OEL 211可包含未被完全氧化的次化學計量(substoichiometric)氧化物或金屬。當提到"該第一氧化物層包含不同於該第二氧化物層中包含的第二氧化物材料之第一氧化物材料"時,該第一氧化物材料可包含鉿(Hf),而該第二氧化物材料包含鋁(Al);或者該第一氧化物材料可包括HfOx,而該第二氧化物材料包括HfSiOx。此外,諸如SiOx等的術語是簡寫,且可包括諸如SiO2等的實例。
在例子2中,例子1之標的在可供選擇採用之情形下可包含:其中該第二氧化物層直接接觸該第一氧化物層。
該直接接觸可排除障壁層等的層,因而諸如"R"層251等的第二氧化物層可防止一阻絲被諸如區243等的一 區中之空缺分散或一般性地劣化。
在例子3中,例子1-2之標的在可供選擇採用之情形下可包含:其中該第一氧化物層直接接觸該OEL。
該直接接觸可排除障壁層等的層,因而該OEL與該第一氧化物間之氧交換是不受限制的。
在例子4中,例子1-3之標的在可供選擇採用之情形下可包含:其中該記憶體是一電阻式隨機存取記憶體(RRAM)。
在一實施例中,該第二氧化物層無須自該RRAM的一側連續到該RRAM的另一側。例如,該頂部電極被垂直定向在該底部電極之上。形成具有與該頂部及底部電極交叉的一垂直軸正交的水平面中之一長軸之該第二氧化物層。該第二氧化物層可以不以連續且不中斷之方式延伸到該整個水平面,而是可替代地具有一或多個不連續處,且可以諸如該第一氧化物層等的一材料填充該一或多個不連續處。該一或多個不連續處中之一不連續處的中心位置可位於該第二層的兩個側壁之間(其中該等側壁垂直地延伸而將該等電極相互耦合),但在其他實施例中,該一或多個不連續處可能向該等側壁中之一側壁偏移。
在例子5中,例子1-4之標的在可供選擇採用之情形下可包含:其中該OEL包含一金屬。
該OEL金屬可包括鉿(Hf)、鈦(Ti)、鉭(Ta)、鉺(Er)、釓(Gd)、或具有高氧親和力(oxygen affinity)之其他活性金屬(reactive metal)。
在例子6中,例子1-5之標的在可供選擇採用之情形下可包含:其中該金屬包括自包含下列成員的一組金屬中選出之至少一成員:銅(Cu)、鉿(Hf)、鈦(Ti)、釕(Ru)、鋁(Al)、及銀(Ag)。
例子6之另一版本包含例子1-5之標的,其中該金屬包括自包含下列成員的一組成員中選出之至少一成員:鉿(Hf)、鈦(Ti)、鉭(Ta)、鉺(Er)、及釓(Gd)。
在例子7中,例子1-6之標的在可供選擇採用之情形下可包含:其中該第二氧化物層包括自包含HfSiOx、HfAlOx、二氧化矽(SiO2)、MgOx、LaAlOx、LaSiOx、及GdSiOx的一組材料中選出之至少一材料。
例子7之另一版本包含例子1-6之標的,在可供選擇採用之情形下可包含:其中該第一氧化物層包含HfOx、SiOx、Al2Ox、TiOx、TaOx、GdOx、ErOx、NbOx、WOx、ZnOx、及InGaZnOx中之至少一者。
在例子8中,例子1-7之標的在可供選擇採用之情形下可包含:其中該第一氧化物層包含二氧化鉿(HfO2)、二氧化矽(SiO2)、氧化鋁(Al2O3)、二氧化鈦(TiO2)、鈦酸鍶(SrTiO3)、Cr-SrTiO3、氧化鎳(NiO)、CuOx、氧化鋯(ZrO2)、氧化鈮(Nb2O5)、氧化鎂(MgO)、三氧化二鐵(Fe2O3)、五氧化二鉭(Ta2O5)、氧化鋅(ZnO)、氧化亞鈷(CoO)、CuMnOx、CuMoOx、氧化銦鋅(InZnO)、Cr-SrZrO3、PrCaMnO3、鈦酸鑭鍶(SrLaTiO3)、LaSrFeO3、(Pr,Ca)MnO3、Nb-SrTiO3、及LaSrCoO3中之至少一者。
在例子9中,例子1-8之標的在可供選擇採用之情形下可包含:其中該頂部電極包括自包含鉿(Hf)、鈦(Ti)、鉭(Ta)、鈀(Pd)、鎢(W)、鉬(Mo)、及鉑(Pt)的一組成員中選出之至少一成員,且該底部電極包括自包含鉿(Hf)、鈦(Ti)、鉭(Ta)、鈀(Pd)、鎢(W)、鉬(Mo)、及鉑(Pt)的一組成員中選出之至少一成員。
在一實施例中,該頂部及底部電極包含不同的材料。在一實施例中,該"頂部"電極可以是一金屬或金屬合金(氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)、釕(Ru)、銥(Ir)、氮化鈦鋁(TiAlN)、或其他良好的障壁材料),而該"底部"電極是一高功函數(work function)金屬(鎢(W)、鈀(Pd)、鉑(Pt)、釕(Ru)、鉬(Mo)、氮化鈦(TiN)、或其他高功函數金屬)。
例子9之另一版本包含例子1-8之標的,在可供選擇採用之情形下可包含:其中該頂部電極包括自包含氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)、釕(Ru)、銥(Ir)、氮化鈦鋁(TiAlN)、及氮化鉭鋁(TaAlN)的一組成員中選出之至少一成員,而係自包含鎢(W)、鈀(Pd)、鉑(Pt)、釕(Ru)、鉬(Mo)、氮化鈦(TiN)的一組成員中選出該底部電極。
在例子10中,例子1-9之標的在可供選擇採用之情形下可包含:其中該第二氧化物材料包含該第一氧化物材料的一摻雜實例。
例如,該第一氧化物材料可包含HfOx,而該第二氧化物材料可包含HfSiOx
在例子11中,例子1-10之標的在可供選擇採用之情形下可包含:其中該第二氧化物層包括自包含HfSiOx、HfAlOx、SiOx、MgOx、LaAlOx、LaSiOx、及GdSiOx的一組材料中選出之至少一材料。
在例子12中,例子1-11之標的在可供選擇採用之情形下可包含:其中該第一複數個氧空缺緊鄰該OEL,且該第二複數個氧空缺緊鄰該第二氧化物層。
該等空缺中之某些空缺可藉由"緊鄰"而直接接觸該OEL。
在例子13中,例子1-12之標的在可供選擇採用之情形下可包含其中:在能量在一第一極性下被施加到該頂部電極時的一第一狀態中,該第一複數及該第二複數個氧空缺形成具有一第一電阻的一第一阻絲;且在能量在與該第一極性相反的一第二極性下被施加到該頂部電極時的一第二狀態中,該第一複數及該第二複數個氧空缺形成具有大於該第一電阻的一第二電阻的一第二阻絲。
在例子14中,例子1-13之標的在可供選擇採用之情形下可包含其中:在該第二狀態中,該第二複數個氧空缺係處於該第二濃度,且在該第一狀態中,該第二複數個氧空缺係處於高於該第二濃度的一額外的濃度。
在例子15中,例子1-14之標的在可供選擇採用之情形下可包含其中:在能量在一第一極性下被施加到該頂部電極時的一第一狀態中,該第一複數及該第二複數個氧空缺形成具有一第一電阻的一第一阻絲;且在能量在與該第 一極性相反的一第二極性下被施加到該頂部電極時的一第二狀態中,該第一複數及該第二複數個氧空缺在該頂部電極與該底部電極之間形成具有大於該第一電阻的一第二電阻的一路徑。
當該路徑由於缺少區243中之空缺而是不完全的時,該第二電阻可能極高。
在例子16中,例子1-15之標的在可供選擇採用之情形下可包含一種系統,該系統包含:一處理器;根據申請專利範圍第1至14項中之任一項的被耦合到該處理器之一記憶體;以及被耦合到該處理器之一通訊模組,用以與該系統外部的一計算節點通訊。
另一例子包含一種方法,該方法包含:形成在一底部電極上之一氧化物層、在該氧化物層上之另一氧化物層、在該另一氧化物層上之一OEL、以及在該OLE上之一頂部電極。該方法可進一步包含將該堆疊退火,而形成包含氧空缺之一阻絲。
例子17包含一種電阻式隨機存取記憶體(RRAM),該RRAM包含:一頂部電極及一底部電極;在該頂部複數與該底部電極之間的一第一氧化物層;以及在該第一氧化物層與該底部電極之間的一第二層,該第二層包含一氧化物及一氮化物中之至少一者;其中(a)第一複數個氧空缺是在該第一氧化物層內,較接近該頂部電極且較不接近該底部電極,且處於一第一濃度,(b)第二複數個氧空缺是在該第一氧化物層內,且鄰近該第二層,是在第一複數個氧空 缺與該第二層之間,且處於低於該第一濃度之一第二濃度,以及(c)該第一氧化物層包含不同於該第二層中包含的一第二材料之一第一氧化物材料。
在例子18中,例子17之標的在可供選擇採用之情形下可包含:其中該第二層直接接觸該第一氧化物層。
在例子19中,例子17-18之標的在可供選擇採用之情形下可包含:其中該第二層包含氮化矽(SiN)及氮化鋁(AlN)中之至少一者。
在例子20中,例子17-19之標的在可供選擇採用之情形下可包含其中:在能量在一第一極性下被施加到該頂部電極時的一第一狀態中,該第一複數及該第二複數個氧空缺形成具有一第一電阻的一第一阻絲;且在能量在與該第一極性相反的一第二極性下被施加到該頂部電極時的一第二狀態中,該第一複數及該第二複數個氧空缺形成具有大於該第一電阻的一第二電阻的一第二阻絲。
例子21包含一種半導體處理方法,該方法包含下列步驟:形成一底部電極;在該底部電極上形成一第二氧化物層;在該第二氧化物層上形成一第一氧化物層;在該第一氧化物層上形成一氧交換層(OEL);在該OEL上形成一頂部電極;在該第一氧化物層及該第二氧化物層以及該OEL上產生圖案,以便形成一電阻式隨機存取記憶體(RRAM)單元;以及將該RRAM單元退火,而在該第一氧化物層中產生由氧空缺組成的一阻絲。
在例子22中,例子21之標的在可供選擇採用之情形 下可包含:其中該第二氧化物層直接接觸該第一氧化物層。
為了例示及說明,前文中已提出了對本發明的實施例之說明。該說明不意圖是全面的,也不將本發明限於所揭露的確切形式。該說明及最後的申請專利範圍包含只是被用於描述而不應被詮釋為限制之諸如左方、右方、頂部、底部、在...之上、在...之下、較高的、較低的、第一、第二等的術語。例如,用於標示相對垂直位置的術語提到一基材或積體電路的一裝置面(或主動面)是該基材的"頂部"面之一情況;該基材實際上可處於任何方位,因而在一標準地面參考座標系(frame of reference)中,基材的"頂部"面可能低於"底部"面,且仍然在術語"頂部"的意義範圍內。在本說明書(包括申請專利範圍)的用法中,除非被明確地陳述,否則術語"在...上"並不表示"在"一第二層"上"之一第一層是直接在該第二層上且緊密接觸該第二層;可能有一第三層或其他結構介於該第一層與該第一層上之該第二層之間。可在數種位置及方位上製造、使用、或運送本發明所述的裝置或物品之實施例。熟悉相關技術者當可了解可根據前文所述的教導而作出許多修改及變化。熟悉此項技術者將可知悉各圖式中示出的各種組件之各種等效組合及替代。因此,本發明之範圍將不被本詳細說明限制,而只由最後的申請專利範圍限制本發明之範圍。
200‧‧‧電阻式隨機存取記憶體堆疊
201‧‧‧頂部電極
211‧‧‧氧交換層
231‧‧‧底部電極
241,242,244‧‧‧氧空缺
243‧‧‧界面區
221‧‧‧第一氧化物層
251‧‧‧第二氧化物層

Claims (22)

  1. 一種記憶體,包含:一頂部電極及一底部電極;在該頂部電極與該底部電極之間的一氧交換層(OEL);在該OEL與該底部電極之間的一第一氧化物層;以及在該第一氧化物層與該底部電極之間的一第二氧化物層;其中(a)第一複數個氧空缺是在該第一氧化物層內,且在一第一濃度下鄰近該OEL,(b)第二複數個氧空缺是在該第一氧化物層內,且在小於該第一濃度之一第二濃度下鄰近該第二氧化物層,以及(c)該第一氧化物層包含不同於該第二氧化物層中包含的第二氧化物材料之第一氧化物材料。
  2. 如申請專利範圍第1項之記憶體,其中該第二氧化物層直接接觸該第一氧化物層。
  3. 如申請專利範圍第2項之記憶體,其中該第一氧化物層直接接觸該OEL。
  4. 如申請專利範圍第3項之記憶體,其中該記憶體是一電阻式隨機存取記憶體(RRAM)。
  5. 如申請專利範圍第3項之記憶體,其中該OEL包含一金屬。
  6. 如申請專利範圍第5項之記憶體,其中該金屬包括 自包含下列成員的一組成員中選出之至少一成員:鉿(Hf)、鈦(Ti)、鉭(Ta)、鉺(Er)、及釓(Gd)。
  7. 如申請專利範圍第6項之記憶體,其中該第二氧化物層包括自包含HfSiOx、HfAlOx、二氧化矽(SiO2)、MgOx、LaAlOx、LaSiOx、及GdSiOx的一組材料中選出之至少一材料。
  8. 如申請專利範圍第7項之記憶體,其中該第一氧化物層包括自包含HfOx、SiOx、Al2Ox、TiOx、TaOx、GdOx、ErOx、NbOx、WOx、ZnOx、及InGaZnOx的一組成員中選出之至少一成員。
  9. 如申請專利範圍第7項之記憶體,其中該頂部電極包括自包含氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)、釕(Ru)、銥(Ir)、氮化鈦鋁(TiAlN)、及氮化鉭鋁(TaAlN)的一組成員中選出之至少一成員,而該底部電極包括自包含鎢(W)、鈀(Pd)、鉑(Pt)、釕(Ru)、鉬(Mo)、及氮化鈦(TiN)的一組成員中選出之至少一成員。
  10. 如申請專利範圍第3項之記憶體,其中該第二氧化物材料包含該第一氧化物材料的一摻雜實例。
  11. 如申請專利範圍第3項之記憶體,其中該第二氧化物層包括自包含HfSiOx、HfAlOx、SiOx、MgOx、LaAlOx、LaSiOx、及GdSiOx的一組材料中選出之至少一材料。
  12. 如申請專利範圍第3項之記憶體,其中該第一複數個氧空缺緊鄰該OEL,且該第二複數個氧空缺緊鄰該第 二氧化物層。
  13. 如申請專利範圍第2項之記憶體,其中:在能量在一第一極性下被施加到該頂部電極時的一第一狀態中,該第一複數及該第二複數個氧空缺形成具有一第一電阻的一第一阻絲;以及在能量在與該第一極性相反的一第二極性下被施加到該頂部電極時的一第二狀態中,該第一複數及該第二複數個氧空缺形成具有大於該第一電阻的一第二電阻的一第二阻絲。
  14. 如申請專利範圍第13項之記憶體,其中在該第二狀態中,該第二複數個氧空缺係處於該第二濃度,且在該第一狀態中,該第二複數個氧空缺係處於高於該第二濃度的一額外的濃度。
  15. 如申請專利範圍第2項之記憶體,其中:在能量在一第一極性下被施加到該頂部電極時的一第一狀態中,該第一複數及該第二複數個氧空缺形成具有一第一電阻的一第一阻絲;以及在能量在與該第一極性相反的一第二極性下被施加到該頂部電極時的一第二狀態中,該第一複數及該第二複數個氧空缺在該頂部電極與該底部電極之間形成具有大於該第一電阻的一第二電阻的一路徑。
  16. 一種系統,包含:一處理器;根據申請專利範圍第1至15項中之任一項的被耦合 到該處理器之一記憶體;以及被耦合到該處理器之一通訊模組,用以與該系統外部的一計算節點通訊。
  17. 一種電阻式隨機存取記憶體(RRAM),包含:一頂部電極及一底部電極;在該頂部電極與該底部電極之間的一第一氧化物層;以及在該第一氧化物層與該底部電極之間的一第二層,該第二層包含一氧化物及一氮化物中之至少一者;其中(a)第一複數個氧空缺是在該第一氧化物層內,較接近該頂部電極且較不接近該底部電極,且處於一第一濃度,(b)第二複數個氧空缺是在該第一氧化物層內,且鄰近該第二層,是在該第一複數個氧空缺與該第二層之間,且處於低於該第一濃度之一第二濃度,以及(c)該第一氧化物層包含不同於該第二層中包含的一第二材料之一第一氧化物材料。
  18. 如申請專利範圍第17項之RRAM,其中該第二層直接接觸該第一氧化物層。
  19. 如申請專利範圍第18項之RRAM,其中該第二層包含氮化矽(SiN)及氮化鋁(AlN)中之至少一者。
  20. 如申請專利範圍第18項之RRAM,其中:在能量在一第一極性下被施加到該頂部電極時的一第一狀態中,該第一複數及該第二複數個氧空缺形成具有一第一電阻的一第一阻絲;以及 在能量在與該第一極性相反的一第二極性下被施加到該頂部電極時的一第二狀態中,該第一複數及該第二複數個氧空缺形成具有大於該第一電阻的一第二電阻的一第二阻絲。
  21. 一種方法,包含:形成一底部電極;在該底部電極上形成一第二氧化物層;在該第二氧化物層上形成一第一氧化物層;在該第一氧化物層上形成一氧交換層(OEL);在該OEL上形成一頂部電極;在該第一氧化物層及該第二氧化物層以及該OEL上產生圖案,以便形成一電阻式隨機存取記憶體(RRAM)單元;以及將該RRAM單元退火,而在該第一氧化物層中產生由氧空缺組成的一阻絲。
  22. 如申請專利範圍第21項之方法,其中該第二氧化物層直接接觸該第一氧化物層。
TW105126251A 2015-09-25 2016-08-17 高保持電阻式隨機存取記憶體 TW201724106A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/052203 WO2017052584A1 (en) 2015-09-25 2015-09-25 High retention resistive random access memory

Publications (1)

Publication Number Publication Date
TW201724106A true TW201724106A (zh) 2017-07-01

Family

ID=58386875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105126251A TW201724106A (zh) 2015-09-25 2016-08-17 高保持電阻式隨機存取記憶體

Country Status (3)

Country Link
US (1) US10516104B2 (zh)
TW (1) TW201724106A (zh)
WO (1) WO2017052584A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497871B2 (en) * 2015-12-26 2019-12-03 Intel Corporation High retention resistive random access memory
WO2018182726A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Transistors with oxygen exchange layers in the source and drain
CN107221599B (zh) * 2017-05-25 2020-03-10 中国科学院微电子研究所 一种优化氧化物基的阻变存储器性能的方法
WO2019055052A1 (en) * 2017-09-18 2019-03-21 Intel Corporation RRAM DEVICES WITH REDUCED FORMATION VOLTAGE
WO2019190502A1 (en) * 2018-03-28 2019-10-03 Intel Corporation Endurance and switching yield improvement in rram devices
US10803396B2 (en) * 2018-06-19 2020-10-13 Intel Corporation Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials
US11696521B2 (en) 2019-10-30 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. High electron affinity dielectric layer to improve cycling
CN111640866A (zh) * 2020-07-16 2020-09-08 上海华力微电子有限公司 阻变存储器及其制备方法
US20220310915A1 (en) * 2021-03-28 2022-09-29 Globalfoundries Singapore Pte. Ltd. Resistive random access memory devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902086B2 (en) 2006-12-08 2011-03-08 Spansion Llc Prevention of oxidation of carrier ions to improve memory retention properties of polymer memory cell
JP2009043905A (ja) 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
US7709359B2 (en) * 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
KR100983175B1 (ko) 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
US8045364B2 (en) * 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
KR20110132125A (ko) * 2010-06-01 2011-12-07 삼성전자주식회사 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 형성방법
US8531867B2 (en) 2011-05-05 2013-09-10 Adesto Technologies Corporation Conductive filament based memory elements and methods with improved data retention and/or endurance
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
KR20130052371A (ko) * 2011-11-11 2013-05-22 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US9406379B2 (en) * 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9153624B2 (en) * 2013-03-14 2015-10-06 Crossbar, Inc. Scaling of filament based RRAM
US9559300B2 (en) * 2013-09-20 2017-01-31 Kabushiki Kaisha Toshiba Resistive random access memory device and manufacturing method thereof
US9431609B2 (en) * 2014-08-14 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Oxide film scheme for RRAM structure

Also Published As

Publication number Publication date
US10516104B2 (en) 2019-12-24
WO2017052584A1 (en) 2017-03-30
US20180309054A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
TW201724106A (zh) 高保持電阻式隨機存取記憶體
KR101974300B1 (ko) 메모리 구조 및 관련 크로스-포인트 메모리 어레이, 전자 시스템, 및 메모리 구조를 형성하는 방법
TWI462357B (zh) 用於高密度記憶體之垂直記憶體單元
KR102153464B1 (ko) Mcom 메모리 엘리먼트들에 대한 수직 크로스 포인트 임베디드 메모리 아키텍처
US9312479B2 (en) Variable resistance memory device
US10153431B2 (en) Resistive memory having confined filament formation
TW201803101A (zh) 半導體記憶裝置
US11211555B2 (en) Memory device and a method for forming the memory device
US9153780B2 (en) Semiconductor device and method of fabricating the same
US20150340463A1 (en) Three dimensional semiconductor device having lateral channel and method of manufacturing the same
WO2017052583A1 (en) Thermally insulated resistive random access memory
TWI525798B (zh) 導電氧化物隨機存取記憶體單元及其製造方法
EP4012772A1 (en) Pillar select transistor for three-dimensional cross-point memory
US11349071B2 (en) Memory device and a method for forming the memory device
US20220190035A1 (en) Deck select transistor for three-dimensional cross point memory