JP2024042440A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】好適な特性を有する電極層を形成することが可能な半導体装置およびその製造方法を提供する。【解決手段】一の実施形態によれば、半導体装置は、複数の電極層および複数の第１絶縁膜を交互に含む積層膜と、前記電極層の側面に第２絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層の側面に第３絶縁膜を介して設けられた半導体層とを備える。前記複数の電極層のうちの少なくとも１つの電極層は、金属元素およびシリコンを含むアモルファス層である第１電極層を含む。【選択図】図８

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。

ワード線などの電極層を備える３次元半導体メモリでは、電極層の電気抵抗を低減することや、電極層に起因するリーク電流の増加を抑制することが望まれる。

特開２００６－３１０８４２号公報

好適な特性を有する電極層を形成することが可能な半導体装置およびその製造方法を提供する。

一の実施形態によれば、半導体装置は、複数の電極層および複数の第１絶縁膜を交互に含む積層膜と、前記電極層の側面に第２絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層の側面に第３絶縁膜を介して設けられた半導体層とを備える。前記複数の電極層のうちの少なくとも１つの電極層は、金属元素およびシリコンを含むアモルファス層である第１電極層を含む。

第１実施形態の半導体装置の構造を示す斜視図である。 第１実施形態の半導体装置の製造方法を示す断面図(1/4)である。 第１実施形態の半導体装置の製造方法を示す断面図(2/4)である。 第１実施形態の半導体装置の製造方法を示す断面図(3/4)である。 第１実施形態の半導体装置の製造方法を示す断面図(4/4)である。 第１実施形態の第１比較例の半導体装置の構造を示す断面図である。 第１実施形態の第２比較例の半導体装置の構造を示す断面図である。 第１実施形態の半導体装置の構造を示す断面図である。 第１実施形態の金属層２６内の各結晶粒Ｐ３の粒径Ｄについて説明するための図である。 第１実施形態の半導体装置の製造方法の詳細を示す断面図である。 第１実施形態の半導体装置の特性に関するグラフである。 第１実施形態の半導体装置の詳細を示す断面図である。

以下、本発明の実施形態を、図面を参照して説明する。図１～図１２において、同一の構成には同一の符号を付し、重複する説明は省略する。

（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す斜視図である。本実施形態の半導体装置は、例えば３次元半導体メモリを備えている。

本実施形態の半導体装置は、コア絶縁膜１と、チャネル半導体層２と、トンネル絶縁膜３と、電荷蓄積層４と、ブロック絶縁膜５と、電極層６とを備えている。ブロック絶縁膜５は、絶縁膜５ａと、絶縁膜５ｂとを含んでいる。電極層６は、バリアメタル層６ａと、電極材層６ｂとを含んでいる。トンネル絶縁膜３は、第３絶縁膜の例である。絶縁膜５ａは、第２絶縁膜の例である。

図１では、基板上に複数の電極層および複数の絶縁膜が交互に積層されており、これらの電極層および絶縁膜内にメモリホールＨ１が設けられている。図１は、これらの電極層のうちの１つの電極層６を示している。これらの電極層は例えば、３次元半導体メモリのワード線として機能する。図１は、基板の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。

コア絶縁膜１、チャネル半導体層２、トンネル絶縁膜３、電荷蓄積層４、および絶縁膜５ａは、メモリホールＨ１内に形成されており、３次元半導体メモリのメモリセルを構成している。絶縁膜５ａは、メモリホールＨ１内の電極層および絶縁膜の側面に形成されており、電荷蓄積層４は、絶縁膜５ａの側面に形成されている。電荷蓄積層４は、３次元半導体メモリの信号電荷を蓄積することが可能である。トンネル絶縁膜３は、電荷蓄積層４の側面に形成されており、チャネル半導体層２は、トンネル絶縁膜３の側面に形成されている。チャネル半導体層２は、３次元半導体メモリのチャネルとして機能する。コア絶縁膜１は、チャネル半導体層２の側面に形成されている。

絶縁膜５ａは、例えばＳｉＯ_２膜（シリコン酸化膜）である。電荷蓄積層４は、例えばＳｉＮ膜（シリコン窒化膜）である。トンネル絶縁膜３は例えば、ＳｉＯ_２膜である。チャネル半導体層２は、例えばポリシリコン層である。コア絶縁膜１は、例えばＳｉＯ_２膜である。

絶縁膜５ｂ、バリアメタル層６ａ、および電極材層６ｂは、上記複数の絶縁膜のうちの２つの絶縁膜間に形成されており、上側の絶縁膜の下面と、下側の絶縁膜の上面と、絶縁膜５ａの側面とに順に形成されている。上記複数の絶縁膜は、第１絶縁膜の例である。絶縁膜５ｂは、例えばＡｌ_２Ｏ_３膜（アルミニウム酸化膜）である。バリアメタル層６ａは、例えばＴｉＮ膜（チタン窒化膜）である。電極材層６ｂは、例えばＷ（タングステン）層である。電極材層６ｂのさらなる詳細については、後述する。

図２～図５は、第１実施形態の半導体装置の製造方法を示す断面図である。

まず、基板１１を用意し、基板１１上に、複数の犠牲層１３および複数の絶縁膜１４を交互に含む積層膜１２を形成する（図２）。積層膜１２は、基板１１上に複数の犠牲層１３および複数の絶縁膜１４を交互に積層することで形成される。積層膜１２は、基板１１上に直接形成されてもよいし、基板１１上に他の層を介して形成されてもよい。基板１１は例えば、Ｓｉ（シリコン）基板などの半導体基板である。犠牲層１３は例えば、ＳｉＮ膜である。絶縁膜１４は例えば、ＳｉＯ_２膜である。犠牲層１３は第１層の例であり、絶縁膜１４は第１絶縁膜の例である。

次に、フォトリソグラフィおよびＲＩＥ（Reactive Ion Etching）により、積層膜１２内に複数のメモリホールＨ１を形成する（図２）。図２は、これらのメモリホールＨ１のうちの１つを示している。本実施形態の各メモリホールＨ１は、平面視で円形の形状を有しており、積層膜１２を貫通している。

次に、各メモリホールＨ１内の積層膜１２の側面に、絶縁膜５ａ、電荷蓄積層４、トンネル絶縁膜３、チャネル半導体層２、およびコア絶縁膜１を順に形成する（図３）。絶縁膜５ａ、電荷蓄積層４、トンネル絶縁膜３、およびチャネル半導体層２は、Ｚ方向に延びる管状の形状を有するように形成される。コア絶縁膜１は、Ｚ方向に延びる柱状の形状を有するように形成される。

次に、積層膜１２内に複数のスリット（不図示）を形成し、これらのスリットからリン酸水溶液などの薬液により犠牲層１３を除去する。その結果、積層膜１２内に複数の凹部Ｈ２が形成される（図４）。凹部Ｈ２は、第１凹部の例である。

次に、各凹部Ｈ２内の絶縁膜５ａ、１４の表面に、絶縁膜５ｂ、バリアメタル層６ａ、および電極材層６ｂを順に形成する（図５）。その結果、絶縁膜５ａ、５ｂを含むブロック絶縁膜５が形成される。さらには、各凹部Ｈ２内に、バリアメタル層６ａおよび電極材層６ｂを含む電極層６が形成される。さらには、基板１１上に、複数の電極層６および複数の絶縁膜１４を交互に含む積層膜１２が形成される。このようにして、犠牲層１３を電極層６に置換（リプレイス）するリプレイス工程が行われる。

各凹部Ｈ２は、Ｚ方向に互いに隣接する２つの絶縁膜１４間に形成される。各凹部Ｈ２内では、絶縁膜５ｂ、バリアメタル層６ａ、および電極材層６ｂが、上側の絶縁膜１４の下面、下側の絶縁膜１４の上面、および絶縁膜５ａの側面に順に形成される。その結果、各電極層６は、絶縁膜５ｂを介して絶縁膜１４間に形成される。

このようにして、本実施形態の半導体装置が製造される（図５）。図１は、図５に示す半導体装置の一部分を示している。

次に、図６～図８を参照して、第１実施形態と比較例とを比較する。

図６は、第１実施形態の第１比較例の半導体装置の構造を示す断面図である。

図６(ａ)は、図５と同様に、電荷蓄積層４、ブロック絶縁膜５、電極層６、絶縁膜１４などを示している。図６(ａ)はさらに、電極層６内のバリアメタル層６ａおよび電極材層６ｂや、電極材層６ｂ内のエアギャップＧを示している。図６(ａ)に示すように、本比較例の電極材層６ｂは、バリアメタル層６ａの側面、上面、および下面に順に形成された金属層２１、２２を含んでいる。

金属層２１は、ＷＦ_６ガスとＢ_２Ｈ_６ガスとを用いて形成されたＷ層である（Ｗはタングステン、Ｆはフッ素、Ｂはボロン、Ｈは水素を表す）。よって、金属層２１は、不純物原子としてＢ原子を含んでいる。金属層２１中のＢ原子がブロック絶縁膜５に拡散すると、メモリセルの消去特性が劣化するおそれや、メモリセルにてリーク電流が増加するおそれがある。一方、金属層２２は、ＷＦ_６ガスとＨ_２ガスとを用いて形成されたＷ層である。

図６(ｂ)は、図６(ａ)の電極層６を拡大して示している、図６(ｂ)中の太線は、バリアメタル層６ａ、金属層２１、および金属層２２の間の界面を示している。図６(ｂ)中の細線は、バリアメタル層６ａ内の結晶粒Ｐ０間の粒界や、金属層２２内の結晶粒Ｐ１間の粒界を示している。

本比較例では、バリアメタル層６ａおよび金属層２２が多結晶層であり、金属層２１がアモルファス層である。ＷＦ_６ガスとＢ_２Ｈ_６ガスとを用いて金属層２１を形成すると、金属層２１をアモルファス層とすることができる。この場合、バリアメタル層６ａの表面に金属層２１を介して金属層２２を形成すると、バリアメタル層６ａの結晶性が、金属層２１の作用により、金属層２２の結晶性にあまり影響しなくなる。これにより、バリアメタル層６ａ内の結晶粒Ｐ０の粒径が小さくても、金属層２２内の結晶粒Ｐ１の粒径を大きくすることが可能となる。その結果、金属層２２（電極層６）の電気抵抗を低減することが可能となる。しかしながら、本比較例では、上記のように金属層２１中のＢ原子の拡散が問題となる。

図７は、第１実施形態の第２比較例の半導体装置の構造を示す断面図である。

図７(ａ)は、図６(ａ)と同様の断面図を示している。図７(ａ)に示すように、本比較例の電極材層６ｂは、バリアメタル層６ａの側面、上面、および下面に順に形成された金属層２３、２４を含んでいる。

金属層２３は、ＷＦ_６ガスとＳｉＨ_４ガスとを用いて形成されたＷ層である（Ｓｉはシリコンを表す）。よって、金属層２３は、不純物原子としてＢ原子ではなくＳｉ原子を含んでいる。これにより、Ｂ原子の拡散に伴う問題を抑制することが可能となる。金属層２３は例えば、３００℃よりも高温で形成される。一方、金属層２４は、ＷＦ_６ガスとＨ_２ガスとを用いて形成されたＷ層である。

図７(ｂ)は、図７(ａ)の電極層６を拡大して示している、図７(ｂ)中の太線は、バリアメタル層６ａ、金属層２３、および金属層２４の間の界面を示している。図７(ｂ)中の細線は、バリアメタル層６ａ内の結晶粒Ｐ０間の粒界や、金属層２３内の結晶粒Ｐ間の粒界や、金属層２４内の結晶粒Ｐ２間の粒界を示している。

本比較例では、バリアメタル層６ａ、金属層２３、および金属層２４が、いずれも多結晶層である。ＷＦ_６ガスとＳｉＨ_４ガスとを用いて金属層２３を３００℃よりも高温で形成すると、金属層２３は多結晶層となる。この場合、バリアメタル層６ａの表面に金属層２３を介して金属層２４を形成すると、バリアメタル層６ａの結晶性が金属層２３の結晶性に影響を与え、金属層２３の結晶性が金属層２４の結晶性に影響を与える。これにより、バリアメタル層６ａ内の結晶粒Ｐ０の粒径が小さいと、金属層２４内の結晶粒Ｐ２の粒径も小さくなる。その結果、金属層２４（電極層６）の電気抵抗が高くなってしまう。本比較例では、Ｂ原子の拡散に伴う問題は抑制できるが、金属層２４内の結晶粒Ｐ２の小粒径化が問題となる。

図８は、第１実施形態の半導体装置の構造を示す断面図である。

図８(ａ)は、図６(ａ)や図７(ａ)と同様の断面図を示している。図８(ａ)に示すように、本実施形態の電極材層６ｂは、バリアメタル層６ａの側面、上面、および下面に順に形成された金属層２５、２６を含んでいる。金属層２５は第１電極層の例であり、金属層２６は第２電極層の例である。

金属層２５は、金属層２１、２３と同様に、金属元素およびシリコン（Ｓｉ）を含んでいる。この金属元素は、例えばタングステン（Ｗ）である。本実施形態の金属層２５は、Ｗおよびハロゲン元素を含む材料ガスと、ＳｉおよびＨを含む還元ガスとを用いて形成されたＷ層である。材料ガスの例は、ＷＦ_６ガスである。還元ガスの例は、ＳｉＨ_４ガスやＳｉ_２Ｈ_６ガスなどである。よって、本実施形態の金属層２３は、不純物原子としてＢ原子ではなくＳｉ原子を含んでいる。これにより、Ｂ原子の拡散に伴う問題を抑制することが可能となる。金属層２５は、例えば３００℃以下で形成され、好ましくは２００℃以下で形成される。

なお、金属層２５は、Ｂ原子の拡散に伴う問題が深刻にならない程度の低濃度のＢ原子を含んでいてもよい。例えば、金属層２５は、他の層から拡散したＢ原子を含んでいてもよい。本実施形態では、金属層２５がＢ原子を含まない場合にも、金属層２５が低濃度のＢ原子を含む場合でも、金属層２５内のＢ濃度は、金属層２５内のＳｉ濃度よりも低くなる。金属層２５内のＳｉ濃度は、例えば６．０×１０^２１～１．５×１０^２２ａｔｏｍｓ／ｃｍ^３である。金属層２５内のＳｉ濃度は、例えば金属層２５を形成する温度に応じて変化する。金属層２５内のＷ原子の個数をＮ１とし、金属層２５内のＳｉ原子の個数をＮ２とする場合、金属層２５内のＳｉ原子の組成比Ｎ２／（Ｎ１＋Ｎ２）は、例えば０．１０～０．１５（１０～１５％）となる。

金属層２６は、金属層２２、２４と同様に、金属元素を含んでいる。本実施形態の金属層２６は、金属層２５と同じ金属元素を含んでいる。この金属元素は、例えばタングステン（Ｗ）である。金属層２６は例えば、材料ガスとしてのＷＦ_６ガスと還元ガスとしてのＨ_２ガスとを用いて形成されたＷ層である。金属層２６は例えば、金属層２５を形成する温度より高い温度で形成される。金属層２５を形成する温度は第１温度の例であり、金属層２６を形成する温度は第２温度の例である。

図８(ｂ)は、図８(ａ)の電極層６を拡大して示している、図８(ｂ)中の太線は、バリアメタル層６ａ、金属層２５、および金属層２６の間の界面を示している。図８(ｂ)中の細線は、バリアメタル層６ａ内の結晶粒Ｐ０間の粒界や、金属層２６内の結晶粒Ｐ３間の粒界を示している。

本実施形態では、バリアメタル層６ａおよび金属層２６が多結晶層であり、金属層２５がアモルファス層である。上記の材料ガスおよび還元ガスを用いて金属層２５を３００℃以下で形成すると、金属層２５をアモルファス層とすることができる。この場合、バリアメタル層６ａの表面に金属層２５を介して金属層２６を形成すると、バリアメタル層６ａの結晶性が、金属層２５の作用により、金属層２６の結晶性にあまり影響しなくなる。これにより、バリアメタル層６ａ内の結晶粒Ｐ０の粒径が小さくても、金属層２６内の結晶粒Ｐ３の粒径を大きくすることが可能となる。その結果、金属層２６（電極層６）の電気抵抗を低減することが可能となる。本実施形態によれば、Ｂ原子の拡散に伴う問題を抑制しつつ、金属層２６内の結晶粒Ｐ３を大粒径化することが可能となる。

金属層２６内の結晶粒Ｐ３の平均粒径は、例えば５０ｎｍ以上となる。本実施形態の金属層２６の膜厚（Ｚ方向の長さ）は、例えば２５ｎｍかそれ未満である。よって、本実施形態によれば、金属層２６内の結晶粒Ｐ３の平均粒径を、金属層２６の膜厚の２倍以上にすることが可能となる。なお、金属層２６内の結晶粒Ｐ３の平均粒径のさらなる詳細については、後述する。

図９は、第１実施形態の金属層２６内の各結晶粒Ｐ３の粒径Ｄについて説明するための図である。

図９(ａ)は、金属層２６のＸＹ断面の一例を示している。図９(ａ)に示すＸＹ断面は、金属層２６内の複数の結晶粒Ｐ３の断面を含んでいる。図９(ａ)はさらに、金属層２６内のある結晶粒Ｐ３の断面の面積Ａを示している。

図９(ｂ)は、この結晶粒Ｐ３に対応する円Ｐ３’を示している。円Ｐ３’の面積は、この結晶粒Ｐ３の面積Ａと同じであるとする。図９(ｂ)はさらに、円Ｐ３’の直径Ｄを示している。面積Ａと直径Ｄとの間には、Ａ＝π（Ｄ／２）^２の関係が成り立つ。本実施形態では、この結晶粒Ｐ３の粒径は、円Ｐ３’の直径Ｄで表されるとする。よって、面積Ａを有する結晶粒Ｐ３の粒径は、Ｄ（＝（４Ａ／π）^１／２）となる。

図９(ｃ)は、金属層２６内の複数の結晶粒Ｐ３の平均粒径Ｄ_ＭＥＡＮの例として、度数平均を示している。金属層２６のあるＸＹ断面内にｎ個の結晶粒Ｐ３が含まれる場合、これらの結晶粒Ｐ３の平均粒径Ｄ_ＭＥＡＮは、度数平均では、Ｄ_ＭＥＡＮ＝（ΣＤ_ｉ）／ｎで与えられる。ただし、Ｄ_ｉは、ｉ番目の結晶粒Ｐ３の粒径Ｄを表し、ΣＤ_ｉは、１番目からｎ番目の結晶粒Ｐ３の粒径Ｄの総和を表す。また、ｎは２以上の整数を表し、ｉは１≦ｉ≦ｎを満たす整数を表す。

図９(ｄ)は、金属層２６内の複数の結晶粒Ｐ３の平均粒径Ｄ_ＭＥＡＮの例として、加重平均を示している。金属層２６のあるＸＹ断面内にｎ個の結晶粒Ｐ３が含まれる場合、これらの結晶粒Ｐ３の平均粒径Ｄ_ＭＥＡＮは、加重平均では、Ｄ_ＭＥＡＮ＝（ΣＤ_ｉＡ_ｉ）／（ΣＡ_ｉ）で与えられる。ただし、Ａ_ｉは、ｉ番目の結晶粒Ｐ３の面積Ａを表し、ΣＡ_ｉは、１番目からｎ番目の結晶粒Ｐ３の面積Ａの総和を表す。また、ΣＤ_ｉＡ_ｉは、１番目からｎ番目の結晶粒Ｐ３の値ＤＡの総和を表す。

本実施形態では、金属層２６内の複数の結晶粒Ｐ３の平均粒径Ｄ_ＭＥＡＮを、加重平均で表すものとする。上述のように、金属層２６内の結晶粒Ｐ３の平均粒径Ｄ_ＭＥＡＮ（加重平均）は、例えば５０ｎｍ以上となる。本実施形態の金属層２６の膜厚は、例えば２５ｎｍかそれ未満である。よって、本実施形態によれば、金属層２６内の結晶粒Ｐ３の平均粒径Ｄ_ＭＥＡＮ（加重平均）を、金属層２６の膜厚の２倍以上にすることが可能となる。

図１０は、第１実施形態の半導体装置の製造方法の詳細を示す断面図である。

各凹部Ｈ２内に電極層６を形成する際には、まず絶縁膜５ｂの表面にバリアメタル層６ａを形成する（図１０(ａ)）。バリアメタル層６ａは例えば、ＴｉＮ膜であり、ＴｉＣｌ_４ガスとＮＨ_３ガスとを用いて形成される（Ｃｌは塩素を表す）。

次に、バリアメタル層６ａの表面に金属層２５を形成する（図１０(ｂ)）。金属層２５は例えば、Ｗ層であり、ＷＦ_６ガスとＳｉＨ_４（またはＳｉ_２Ｈ_６）ガスとを用いて形成される。本実施形態の金属層２５は、例えば３００℃以下（好ましくは２００℃以下）でアモルファス層として形成される。本実施形態の金属層２５は、電極材層６ｂの初期膜として形成される。

次に、金属層２５の表面に金属層２６を形成する（図１０(ｃ)）。金属層２６は例えば、Ｗ層であり、ＷＦ_６ガスとＨ_２ガスとを用いて形成される。金属層２６は、図１０(ｃ)の工程で多結晶層として形成される。本実施形態の金属層２６は、金属層２５を形成する温度より高い温度で形成され、例えば４５０℃で多結晶層として形成される。金属層２６が形成される間に、または金属層２６が形成された後に、金属層２５も、アモルファス層から多結晶層に変化してもよい。この場合、金属層２５は、例えば６００℃以上、好ましくは７５０℃以上でのアニールにより結晶化され、アモルファス層から多結晶層に変化する。本実施形態の金属層２６は、金属層２５と共に電極材層６ｂを形成する。本実施形態の金属層２６は、エアギャップＧを含むように形成されてもよい。

なお、図１０(ａ)の工程から図１０(ｂ)の工程への遷移は、例えばＥｘ－ｓｉｔｕに行われる。また、図１０(ｂ)の工程から図１０(ｃ)の工程への遷移は、例えばＩｎ－ｓｉｔｕに行われる。

図１１は、第１実施形態の半導体装置の特性に関するグラフである。

図１１(ａ)は、電極材層６ｂ（金属層２５、２６）の抵抗率を示している。図１１(ａ)の横軸は、金属層２５をＣＶＤ（Chemical Vapor Deposition）で形成する際の温度（堆積温度）を表す。図１１(ａ)の縦軸は、製造後の半導体装置における電極材層６ｂの抵抗率を表す。図１１(ａ)によれば、電極材層６ｂの抵抗率は、堆積温度が２００～３００℃の場合に、堆積温度が上昇すると大きく増加することが分かる。よって、本実施形態の堆積温度は、例えば３００℃以下に設定され、好ましくは２００℃以下に設定される。

図１１(ｂ)は、図１０(ｂ)の工程直後に金属層２５にＸ線を照射した際の散乱Ｘ線の強度を示している。具体的には、図１１(ｂ)は、金属層２５の２０度方向から８０度方向における散乱Ｘ線の強度を、堆積温度が１５０℃、１７０℃、２００℃、３００℃の場合について示している。図１１(ｂ)によれば、堆積温度が３００℃になると、散乱Ｘ線の強度に高いピークが現れている。これは、３００℃付近の堆積温度で金属層２５がアモルファス層から多結晶層に変化することを示している。

図１１(ｃ)は、金属層２５内のＳｉ濃度を示している。図１１(ｃ)の横軸は、金属層２５をＣＶＤで形成する際の温度（堆積温度）を表す。図１１(ｃ)の縦軸は、製造後の半導体装置における金属層２５内のＳｉ濃度を表す。図１１(ｃ)によれば、金属層２５内のＳｉ濃度は、堆積温度が低下するにつれて増加し、堆積温度が２００℃付近で飽和することが分かる。

図１２は、第１実施形態の半導体装置の詳細を示す断面図である。

図１２(ａ)は、金属層２５内のＳｉ濃度が６．０×１０^２１ａｔｏｍｓ／ｃｍ^３より低い場合の金属層２５などを示している。この場合、ＷＦ_６ガスに由来するＦ原子が、金属層２６を形成する際に生じると、Ｆ原子がブロック絶縁膜５に拡散するおそれがある。その結果、ブロック絶縁膜５がＦ原子によりダメージを受けるおそれがある。

図１２(ｂ)は、金属層２５内のＳｉ濃度が６．０×１０^２１～１．５×１０^２２ａｔｏｍｓ／ｃｍ^３の場合の金属層２５などを示している。この場合、上記のＦ原子は、金属層２５内のＳｉ原子と反応して、Ｓｉ－Ｆ結合を形成しやすくなる。これにより、Ｆ原子がブロック絶縁膜５に拡散することを抑制することが可能となる。

図１２(ｃ)は、金属層２５内のＳｉ濃度が１．５×１０^２２ａｔｏｍｓ／ｃｍ^３より高い場合の金属層２５などを示している。この場合にも、Ｆ原子がブロック絶縁膜５に拡散することを抑制することが可能となる。しかしながら、金属層２５が多量のＳｉ原子を含んでいるため、金属層２５中のＳｉ原子が、ブロック絶縁膜５に拡散しやすくなる。その結果、ブロック絶縁膜５がＳｉ原子によりダメージを受けるおそれがある。

よって、金属層２５内のＳｉ濃度は、高すぎも低すぎもしないことが望ましい。そのため、本実施形態の金属層２５内のＳｉ濃度は、６．０×１０^２１～１．５×１０^２２ａｔｏｍｓ／ｃｍ^３であることが望ましい。

以上のように、本実施形態の電極材層６ｂは、金属層２５および金属層２６により形成される。よって、本実施形態によれば、好適な特性を有する電極材層６ｂ（電極層６）を形成することが可能となる。例えば、金属層２６内の結晶粒の粒径を大きくすることで、電極層６の電気抵抗を低減することが可能となる。また、ボロンを含むガスを用いずに金属層２５を形成することで、電極層６に起因するリーク電流の増加を抑制することが可能となる。また、金属層２５内のＳｉ濃度を６．０×１０^２１～１．５×１０^２２ａｔｏｍｓ／ｃｍ^３とすることで、電極層６内のＦ原子やＳｉ原子がブロック絶縁膜５にダメージを与えることを抑制することが可能となる。

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。

１：コア絶縁膜、２：チャネル半導体層、３：トンネル絶縁膜、
４：電荷蓄積層、５：ブロック絶縁膜、５ａ：絶縁膜、５ｂ：絶縁膜、
６：電極層、６ａ：バリアメタル層、６ｂ：電極材層、
１１：基板、１２：積層膜、１３：犠牲層、１４：絶縁膜、
２１：金属層、２２：金属層、２３：金属層、
２４：金属層、２５：金属層、２６：金属層

Claims (20)

1. 複数の電極層および複数の第１絶縁膜を交互に含む積層膜と、
   前記電極層の側面に第２絶縁膜を介して設けられた電荷蓄積層と、
   前記電荷蓄積層の側面に第３絶縁膜を介して設けられた半導体層とを備え、
   前記複数の電極層のうちの少なくとも１つの電極層は、金属元素およびシリコンを含むアモルファス層である第１電極層を含む、半導体装置。
2. 前記金属元素は、タングステンである、請求項１に記載の半導体装置。
3. 前記第１電極層内のシリコン濃度は、６．０×１０^２１～１．５×１０^２２ａｔｏｍｓ／ｃｍ^３である、請求項１に記載の半導体装置。
4. 前記第１電極層内のシリコン濃度は、前記第１電極層内のボロン濃度よりも高い、請求項１に記載の半導体装置。
5. 前記少なくとも１つの電極層はさらに、前記金属元素を含む多結晶層である第２電極層を含む、請求項１に記載の半導体装置。
6. 複数の電極層および複数の第１絶縁膜を交互に含む積層膜と、
   前記電極層の側面に第２絶縁膜を介して設けられた電荷蓄積層と、
   前記電荷蓄積層の側面に第３絶縁膜を介して設けられた半導体層とを備え、
   前記複数の電極層のうちの少なくとも１つの電極層は、金属元素およびシリコンを含む第１電極層と、平均粒径が５０ｎｍ以上の複数の結晶粒を含む第２電極層とを含む、半導体装置。
7. 前記第１電極層は、前記金属元素およびシリコンを含むアモルファス層である、請求項６に記載の半導体装置。
8. 前記第１電極層は、前記金属元素およびシリコンを含む多結晶層である、請求項６に記載の半導体装置。
9. 前記第２電極層は、前記金属元素を含み、平均粒径が５０ｎｍ以上の前記複数の結晶粒を含む多結晶層である、請求項６に記載の半導体装置。
10. 前記第２電極層内の前記複数の結晶粒の平均粒径は、前記第２電極層の膜厚の２倍以上である、請求項６に記載の半導体装置。
11. 前記金属元素は、タングステンである、請求項６に記載の半導体装置。
12. 前記第１電極層内のシリコン濃度は、６．０×１０^２１～１．５×１０^２２ａｔｏｍｓ／ｃｍ^３である、請求項６に記載の半導体装置。
13. 前記第１電極層内のシリコン濃度は、前記第１電極層内のボロン濃度よりも高い、請求項６に記載の半導体装置。
14. 前記第１電極層は、前記第２絶縁膜の側面、前記第１絶縁膜の上面、および前記第１絶縁膜の下面に設けられており、
    前記第２電極層は、前記第２絶縁膜の側面、前記第１絶縁膜の上面、および前記第１絶縁膜の下面に、前記第１電極層を介して設けられている、
    請求項６に記載の半導体装置。
15. 複数の第１層および複数の第１絶縁膜を交互に含む積層膜を形成し、
    前記第１層の側面に第２絶縁膜を介して電荷蓄積層を形成し、
    前記電荷蓄積層の側面に第３絶縁膜を介して半導体層を形成し、
    前記第１層を除去して、前記積層膜内に複数の第１凹部を形成し、
    前記第１凹部内に複数の電極層を形成する、
    ことを含み、
    前記複数の電極層のうちの少なくとも１つの電極層は、金属元素およびシリコンを含む第１電極層を含むように形成され、
    前記第１電極層は、前記金属元素を含むガスと、前記シリコンを含む還元ガスとを用いて、３００℃以下で形成される、
    半導体装置の製造方法。
16. 前記還元ガスは、前記シリコンと水素とを含む、請求項１５に記載の半導体装置の製造方法。
17. 前記第１電荷蓄積層は、前記第１電極層内のシリコン濃度が６．０×１０^２１～１．５×１０^２２ａｔｏｍｓ／ｃｍ^３となるように形成される、請求項１５に記載の半導体装置の製造方法。
18. 前記少なくとも１つの電極層は、平均粒径が５０ｎｍ以上の複数の結晶粒を含む第２電極層をさらに含むように形成される、請求項１５に記載の半導体装置の製造方法。
19. 前記第１電極層は、第１温度で形成され、前記第２電極層は、前記第１温度よりも高い第２温度で形成される、請求項１８に記載の半導体装置の製造方法。
20. 前記第２電極層は、前記第１電極層の形成後に形成される、請求項１８に記載の半導体装置の製造方法。

Images