JP6346595B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6346595B2 JP6346595B2 JP2015165586A JP2015165586A JP6346595B2 JP 6346595 B2 JP6346595 B2 JP 6346595B2 JP 2015165586 A JP2015165586 A JP 2015165586A JP 2015165586 A JP2015165586 A JP 2015165586A JP 6346595 B2 JP6346595 B2 JP 6346595B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- base metal
- atomic
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
- Physical Vapour Deposition (AREA)
Description
図1において、基板10の主面に対して平行な方向であって相互に直交する2方向をX方向(第1方向)およびY方向(第2方向)とし、これらX方向およびY方向の双方に対して直交する方向をZ方向(第3方向、積層方向)とする。
まず、下地金属膜71の形成方法について説明する。
図6(c)においてグレーで表される面は(100)面であり、図6(d)はその(100)面を抽出して表す。
図6(e)においてグレーで表される面は(111)面であり、図6(f)はその(111)面を抽出して表す。
これに対し、(110)面よりも表面エネルギーが高い(100)面では、(110)面よりも、膜中での粒成長により多くのエネルギーが供され、ひずみエネルギーが低くなるように結晶粒成長が進み、大粒径化すると考えられる。
なお、形成された膜中の結晶粒解析には、例えば、電子線後方散乱回折(EBSD:Electron Back Scatter Diffraction Patterns)法を用いることができる。すなわち、傾斜した試料に電子線を照射すると、試料表面から各結晶面で回折電子線が得られ、結晶の配向をモニタすることができ、さらに、このときの結晶配向の空間分布から結晶のグレインサイズを算出することができる。
Claims (5)
- アルミニウムの含有量が50原子%より多く85原子%未満であるタンタルアルミニウム膜、ジルコニウムの含有量が40原子%未満であるタングステンジルコニウム膜、チタンの含有量が80原子%未満であるタングステンチタン膜、またはタングステン膜である下地金属膜と、
前記下地金属膜上に前記下地金属膜に接して設けられ、タングステンおよびモリブデンの少なくともいずれかを含み、主配向が(100)または(111)である金属膜と、
を備えた半導体装置。 - 前記下地金属膜は、非晶質である請求項1記載の半導体装置。
- 前記下地金属膜の平均グレインサイズは、前記金属膜の平均グレインサイズよりも小さい請求項1または2に記載の半導体装置。
- 前記下地金属膜と前記金属膜との積層膜が、絶縁体を介して複数積層され、
前記複数の積層膜が積層された積層体内を前記積層体の積層方向に延びる半導体膜と、
前記半導体膜と前記金属膜との間に設けられた電荷蓄積膜と、
をさらに備えた請求項1〜3のいずれか1つに記載の半導体装置。 - アルミニウムの含有量が50原子%より多く85原子%未満であるタンタルアルミニウム膜、ジルコニウムの含有量が40原子%未満であるタングステンジルコニウム膜、チタンの含有量が80原子%未満であるタングステンチタン膜、もしくはタングステン膜である非晶質または微結晶金属膜を形成する工程と、
タングステンおよびモリブデンの少なくともいずれかを含み、主配向が(100)または(111)である金属膜を、前記非晶質または微結晶金属膜上に結晶成長させる工程と、
を備えた半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015165586A JP6346595B2 (ja) | 2015-08-25 | 2015-08-25 | 半導体装置及びその製造方法 |
US15/048,120 US10170494B2 (en) | 2015-08-25 | 2016-02-19 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015165586A JP6346595B2 (ja) | 2015-08-25 | 2015-08-25 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017045783A JP2017045783A (ja) | 2017-03-02 |
JP6346595B2 true JP6346595B2 (ja) | 2018-06-20 |
Family
ID=58095908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015165586A Active JP6346595B2 (ja) | 2015-08-25 | 2015-08-25 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10170494B2 (ja) |
JP (1) | JP6346595B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6863059B2 (ja) * | 2017-05-09 | 2021-04-21 | 三菱マテリアル株式会社 | W−Ti積層膜 |
JP2019160918A (ja) * | 2018-03-09 | 2019-09-19 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
US10964811B2 (en) | 2019-08-09 | 2021-03-30 | Micron Technology, Inc. | Transistor and methods of forming transistors |
US11024736B2 (en) * | 2019-08-09 | 2021-06-01 | Micron Technology, Inc. | Transistor and methods of forming integrated circuitry |
CN114270530A (zh) | 2019-08-09 | 2022-04-01 | 美光科技公司 | 晶体管及形成晶体管的方法 |
JP2021150630A (ja) * | 2020-03-24 | 2021-09-27 | キオクシア株式会社 | 半導体装置、半導体装置の製造方法、及び半導体製造装置 |
US11637175B2 (en) | 2020-12-09 | 2023-04-25 | Micron Technology, Inc. | Vertical transistors |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5709958A (en) | 1992-08-27 | 1998-01-20 | Kabushiki Kaisha Toshiba | Electronic parts |
JP3315211B2 (ja) * | 1992-08-27 | 2002-08-19 | 株式会社東芝 | 電子部品 |
JP4230713B2 (ja) | 1992-08-27 | 2009-02-25 | 株式会社東芝 | 電子部品及びその製造方法 |
JPH1064907A (ja) | 1996-08-13 | 1998-03-06 | Toshiba Corp | 電気的固体装置及びその製造方法 |
JP4945937B2 (ja) | 2005-07-01 | 2012-06-06 | 東京エレクトロン株式会社 | タングステン膜の形成方法、成膜装置及び記憶媒体 |
JP2007046134A (ja) | 2005-08-11 | 2007-02-22 | Tokyo Electron Ltd | 金属系膜形成方法及びプログラムを記録した記録媒体 |
US8785939B2 (en) * | 2006-07-17 | 2014-07-22 | Samsung Electronics Co., Ltd. | Transparent and conductive nanostructure-film pixel electrode and method of making the same |
KR20100121258A (ko) * | 2009-05-08 | 2010-11-17 | 삼성전자주식회사 | 스퍼터링 타겟 및 이를 이용하여 제조되는 반도체 소자 |
KR101604054B1 (ko) * | 2009-09-03 | 2016-03-16 | 삼성전자주식회사 | 반도체 소자 및 그 형성방법 |
KR20110048614A (ko) * | 2009-11-03 | 2011-05-12 | 삼성전자주식회사 | 게이트 구조물 및 그 형성 방법 |
KR101755635B1 (ko) * | 2010-10-14 | 2017-07-10 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
JP2012253148A (ja) | 2011-06-01 | 2012-12-20 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2015
- 2015-08-25 JP JP2015165586A patent/JP6346595B2/ja active Active
-
2016
- 2016-02-19 US US15/048,120 patent/US10170494B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170062466A1 (en) | 2017-03-02 |
JP2017045783A (ja) | 2017-03-02 |
US10170494B2 (en) | 2019-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6346595B2 (ja) | 半導体装置及びその製造方法 | |
US9406694B1 (en) | Semiconductor device and method for manufacturing the same | |
JP6489951B2 (ja) | 半導体装置の製造方法 | |
US10153164B2 (en) | Method for manufacturing semiconductor device | |
US9754793B2 (en) | Method for manufacturing semiconductor device | |
JP6360457B2 (ja) | 半導体装置及びその製造方法 | |
US20180219153A1 (en) | Semiconductor Constructions, Methods of Forming Memory, and Methods of Forming Vertically-Stacked Structures | |
US9230983B1 (en) | Metal word lines for three dimensional memory devices | |
JP2020505789A (ja) | 三次元不揮発性メモリデバイスを構築するためのメタルゲートファースト法の使用 | |
JP2014216646A (ja) | 抵抗変化型メモリ装置の製造方法 | |
TW200304689A (en) | Self-aligned, programmable phase change memory | |
TW201921651A (zh) | 三維記憶體陣列 | |
US11723290B2 (en) | Semiconductor device including data storage structure | |
US20230413696A1 (en) | Diffusion barrier layer in programmable metallization cell | |
US10269825B2 (en) | Semiconductor device and method for manufacturing same | |
US10199391B2 (en) | Semiconductor device and method of manufacturing the same | |
US20220246639A1 (en) | 3-dimensional nand memory with reduced thermal budget | |
US20230422500A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
TWI820631B (zh) | 半導體裝置、半導體記憶裝置及半導體裝置之製造方法 | |
KR102670089B1 (ko) | 3차원 반도체 메모리 장치 | |
US9673215B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR20090084218A (ko) | 가변 저항 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170620 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6346595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |