JP2021174905A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2021174905A
JP2021174905A JP2020078531A JP2020078531A JP2021174905A JP 2021174905 A JP2021174905 A JP 2021174905A JP 2020078531 A JP2020078531 A JP 2020078531A JP 2020078531 A JP2020078531 A JP 2020078531A JP 2021174905 A JP2021174905 A JP 2021174905A
Authority
JP
Japan
Prior art keywords
film
layer
body layer
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020078531A
Other languages
English (en)
Inventor
桂 渡邉
Katsura Watanabe
俊行 佐々木
Toshiyuki Sasaki
壮一 山崎
Soichi Yamazaki
俊輔 落合
Shunsuke Ochiai
雄也 松原
Yuya Matsubara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020078531A priority Critical patent/JP2021174905A/ja
Priority to US17/184,828 priority patent/US11935750B2/en
Publication of JP2021174905A publication Critical patent/JP2021174905A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】基板の反りを抑制することが可能な半導体装置の製造方法を提供する。【解決手段】一の実施形態によれば、半導体装置の製造方法は、基板上に被加工膜を形成することを含む。前記方法はさらに、前記被加工膜上に、金属元素を含む第1膜と、炭素およびボロンの少なくともいずれかを含む第2膜とを形成することを含む。前記方法はさらに、前記第1および第2膜上に絶縁膜を形成することを含む。前記方法はさらに、前記第1膜、前記第2膜、および前記絶縁膜をマスクとして用いて、前記被加工膜を加工することを含む【選択図】図5

Description

本発明の実施形態は、半導体装置の製造方法に関する。
基板上の被加工膜をマスク層を用いて加工する場合、例えば、ハードマスク層を用いてエッチングする場合には、マスク層が基板の反りを生じさせることが問題となる。
特許第6527677号公報 米国特許出願公開公報US2017/0186766号公報
A. C. Ferrari and J. Robertson, "Interpretation of Raman spectra of disordered and amorphous carbon", Phys. Rev. B, Vol. 61, No. 20 (2000)
基板の反りを抑制することが可能な半導体装置の製造方法を提供する。
一の実施形態によれば、半導体装置の製造方法は、基板上に被加工膜を形成することを含む。前記方法はさらに、前記被加工膜上に、金属元素を含む第1膜と、炭素およびボロンの少なくともいずれかを含む第2膜とを形成することを含む。前記方法はさらに、前記第1および第2膜上に絶縁膜を形成することを含む。前記方法はさらに、前記第1膜、前記第2膜、および前記絶縁膜をマスクとして用いて、前記被加工膜を加工することを含む。
第1実施形態の半導体装置の構造を示す断面図である。 第1実施形態の半導体装置の製造方法を示す断面図(1/8)である。 第1実施形態の半導体装置の製造方法を示す断面図(2/8)である。 第1実施形態の半導体装置の製造方法を示す断面図(3/8)である。 第1実施形態の半導体装置の製造方法を示す断面図(4/8)である。 第1実施形態の半導体装置の製造方法を示す断面図(5/8)である。 第1実施形態の半導体装置の製造方法を示す断面図(6/8)である。 第1実施形態の半導体装置の製造方法を示す断面図(7/8)である。 第1実施形態の半導体装置の製造方法を示す断面図(8/8)である。 第2実施形態の半導体装置の製造方法を示す断面図である。
以下、本発明の実施形態を、図面を参照して説明する。図1から図10において、同一の構成には同一の符号を付し、重複する説明は省略する。
(第1実施形態)
図1は、第1実施形態の半導体装置の構造を示す断面図である。図1の半導体装置は、例えば3次元型のNANDメモリである。
図1の半導体装置は、コア絶縁膜1と、チャネル半導体層2と、トンネル絶縁膜3と、電荷蓄積層4と、ブロック絶縁膜5と、電極層6とを備えている。ブロック絶縁膜5は、絶縁膜5aと、絶縁膜5bとを含んでいる。電極層6は、バリアメタル層6aと、電極材層6bとを含んでいる。
図1では、基板上に複数の電極層と複数の絶縁層とが交互に積層されており、これらの電極層および絶縁層内にメモリホールH1が設けられている。図1は、これらの電極層のうちの1つの電極層6を示している。これらの電極層は例えば、NANDメモリのワード線として機能する。図1は、基板の表面に平行で互いに垂直なX方向およびY方向と、基板の表面に垂直なZ方向とを示している。本明細書においては、+Z方向を上方向として取り扱い、−Z方向を下方向として取り扱う。−Z方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。
コア絶縁膜1、チャネル半導体層2、トンネル絶縁膜3、電荷蓄積層4、および絶縁膜5aは、メモリホールH1内に形成されており、NANDメモリのメモリセルを構成している。絶縁膜5aは、メモリホールH1内の電極層および絶縁層の表面に形成され、電荷蓄積層4は、絶縁膜5aの表面に形成されている。電荷蓄積層4は、外側の側面と内側の側面との間に電荷を蓄積することが可能である。トンネル絶縁膜3は、電荷蓄積層4の表面に形成され、チャネル半導体層2は、トンネル絶縁膜3の表面に形成されている。チャネル半導体層2は、メモリセルのチャネルとして機能する。コア絶縁膜1は、チャネル半導体層2内に形成されている。
絶縁膜5aは、例えばSiO膜(シリコン酸化膜)である。電荷蓄積層4は、例えばSiN膜(シリコン窒化膜)である。電荷蓄積層4は、ポリシリコン層でもよい。トンネル絶縁膜3は、例えばSiO膜である。チャネル半導体層2は、例えばポリシリコン層である。コア絶縁膜1は、例えばSiO膜である。
絶縁膜5b、バリアメタル層6a、および電極材層6bは、互いに隣接する絶縁層間に形成されており、上側の絶縁層の下面と、下側の絶縁層の上面と、絶縁膜5aの側面とに順に形成されている。絶縁膜5bは例えば、Al膜(アルミニウム酸化膜)などの金属絶縁膜である。バリアメタル層6aは、例えばTiN膜(チタン窒化膜)である。電極材層6bは、例えばW(タングステン)層である。
図2から図9は、第1実施形態の半導体装置の製造方法を示す断面図である。
まず、基板11上に層間絶縁膜12を形成し、層間絶縁膜12上に複数の犠牲層13と複数の絶縁層14とを交互に形成する(図2)。その結果、層間絶縁膜12上に、複数の犠牲層13と複数の絶縁層14とを交互に含む積層膜S1が形成される。次に、積層膜S1上に層間絶縁膜15を形成する(図2)。層間絶縁膜12、積層膜S1、および層間絶縁膜15は、被加工膜の例である。
基板11は例えば、シリコン基板などの半導体基板である。層間絶縁膜12は、例えばSiO膜である。層間絶縁膜12は、基板11上に直接形成されてもよいし、基板11上に他の層を介して形成されてもよい。各犠牲層13は、例えばSiN膜である。各絶縁層14は、例えばSiO膜である。層間絶縁膜15は、例えばSiO膜である。
次に、層間絶縁膜15上にグルー層21、ボディ層22、グルー層23、ボディ層24、およびカバー層25を順に形成する(図3)。本実施形態のグルー層21、ボディ層22、グルー層23、ボディ層24、およびカバー層25は、後述するように、層間絶縁膜12、積層膜S1、および層間絶縁膜15をエッチングするためのハードマスク層として使用される。ボディ層22は第1膜の例であり、ボディ層24は第2膜の例である。また、グルー層21は第3膜の例であり、グルー層23は第4膜の例である。また、カバー層25は絶縁膜の例である。
ここで、ボディ層22の詳細を説明する。
ボディ層22は例えば、金属元素を含んでおり、引張応力を有している。よって、ボディ層22は、基板11を下に凸な形状に反らせようとする作用を有している。ボディ層22の引張応力は、例えば+0.1〜+2.0GPaである。ボディ層22の膜厚は、例えば1.0μm以下である。上記金属元素は、例えばタングステン(W)、タンタル(Ta)、ジルコニウム(Zr)、ハフニウム(Hf)、モリブデン(Mo)、ニオブ(Nb)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、イリジウム(Ir)などである。
本実施形態のボディ層22は、上記金属元素を含む金属膜であり、例えばWBC膜である(Bはボロン、Cは炭素を表す)。このWBC膜は例えば、60atom%より高い濃度のW原子と、5〜30atom%の濃度のB原子と、10〜35atom%の濃度のC原子とを含むように形成される。
なお、ボディ層22が金属元素を含むことには、例えば、ボディ層22のエッチング耐性を向上させることができるという利点がある。また、ボディ層22がボロンを含むことには、例えば、ボディ層22をハードマスク層として使用した後にボディ層22を容易に除去できるという利点がある。また、ボディ層22が炭素を含むことには、例えば、ボディ層22の結晶化を防止できるという利点がある。ボディ層22がWB膜である場合、W原子の濃度が60atom%より高いと、WB膜が結晶化する可能性がある。本実施形態によれば、ボディ層22をWBC膜とし、WBC膜内に十分な濃度のC原子を含ませることで、WBC膜の結晶化を防止することが可能となる。
次に、グルー層21の詳細を説明する。
グルー層21は例えば、金属元素、ボロン、または炭素を含んでおり、ボディ層22とは異なる組成および/または化学結合構造を有している。本実施形態のグルー層21は、例えばWBC膜である。このWBC膜は例えば、40atom%より高い濃度のW原子と、5〜30atom%の濃度のB原子と、10〜35atom%の濃度のC原子とを含むように形成される。グルー層21とボディ層22が共にWBC膜である場合、グルー層21内のW原子の濃度(atom%)は、ボディ層22内のW原子の濃度(atom%)より低く設定することが望ましい。また、本実施形態のグルー層21は例えば、BC膜でもよい。グルー層21の膜厚は、例えば約10nmである。
本実施形態のグルー層21は、積層膜S1とボディ層22との密着性を確保するために形成される。グルー層21は、積層膜S1とボディ層22との密着性を確保することが可能であれば、金属元素、ボロン、または炭素を含む膜以外の膜としてもよい。
次に、ボディ層24の詳細を説明する。
ボディ層24は例えば、炭素およびボロンの少なくともいずれかを含んでおり、圧縮応力を有している。よって、ボディ層24は、基板11を上に凸な形状に反らせようとする作用を有している。ボディ層24の圧縮応力は、例えば−0.1〜−2.0GPaである。ボディ層24の膜厚は、例えば5.0μm以下である。本実施形態では、ボディ層24の組成が、ボディ層22の組成と異なっている。
本実施形態のボディ層24は、炭素およびボロンの少なくともいずれかを含む非金属膜であり、例えばC膜、BC膜、BN膜、またはBCN膜である(Nは窒素を表す)。上部ボディ層24はさらに、水素を含んでいてもよい。この場合、ボディ層24は例えば、不純物原子としてH原子を含むC膜、BC膜、BN膜、またはBCN膜である(Hは水素を表す)。
上記C膜は例えば、70atom%より高い濃度のC原子と、30atom%より低い濃度のH原子とを含むように形成される。上記BC膜は例えば、30〜80atom%の濃度のB原子と、10〜30atom%の濃度のC原子と、50atom%より低い濃度のH原子とを含むように形成される。上記BN膜は例えば、30〜80atom%の濃度のB原子と、10〜40atom%の濃度のN原子と、50atom%より低い濃度のH原子とを含むように形成される。上記BCN膜は例えば、30〜80atom%の濃度のB原子と、10〜30atom%の濃度のC原子と、10〜40atom%の濃度のN原子と、50atom%より低い濃度のH原子とを含むように形成される。
ボディ層24がC膜である場合には、ボディ層24は、炭素のsp構造を含むことが望ましく、例えば、炭素のsp構造と炭素のsp構造の両方を含むことが望ましい。sp構造は、グラファイト内のC原子の構造であり、sp構造は、ダイヤモンド内のC原子の構造である。本実施形態のボディ層24は、ハードマスク層として使用されるため、硬い層であることが望ましい。そのため、本実施形態のボディ層24では、sp構造およびsp構造のうちのsp構造の割合が、10%以上であることが望ましく、さらには50%より多いことが望ましい。これにより、ボディ層24を、ダイヤモンドライクなC膜とすることが可能となり、硬いC膜とすることが可能となる。
ボディ層24がC膜である場合において、ボディ層24内のsp構造の割合は、ラマン分光を用いて測定することが可能である。具体的には、ボディ層24内のsp構造の割合が多いほど、ボディ層24のラマン分光におけるId/Ig比が小さくなる。Id/Ig比は、Dバンドのピーク強度(Id)とGバンドのピーク強度(Ig)との比である。例えば、Id/Ig比が1.0より小さく、かつ、G positionが1570cm−1より小さい場合には、sp構造の割合が10%より多くなる。本実施形態では、ボディ層24のラマン分光におけるId/Ig比を、1.0より小さくすることが望ましい。
本実施形態のボディ層24は、ハードマスク層として使用されるため、高い密度を有することが望ましい。そのため、本実施形態のボディ層24の密度は、2.0g/cmより高いことが望ましく、例えば2.4g/cmより高いことが望ましい。ボディ層24がC膜である場合、ボディ層24の密度を2.0g/cmより高くすることで、ダイヤモンドライクなC膜を形成することが可能となる。
上述のように、ボディ層24は、C膜とする代わりに、B原子を含む膜としてもよく、例えば、BC膜、BN膜、またはBCN膜としてもよい。ボディ層24がB原子を含むことには、例えば、ボディ層24のエッチング耐性を向上させることができるという利点がある。なお、ボディ層24がB原子とC原子とを含む場合、ボディ層24内のB原子の濃度(atom%)は、ボディ層24内のC原子の濃度(atom%)より高く設定することが望ましい。
次に、グルー層23の詳細を説明する。
グルー層23は例えば、炭素およびボロンの少なくともいずれかを含んでおり、ボディ層24とは異なる組成および/または化学結合構造を有している。本実施形態のグルー層23は、例えばC膜、BC膜、BN膜、またはBCN膜である。上部ボディ層23はさらに、水素を含んでいてもよい。この場合、グルー層23は例えば、不純物原子としてH原子を含むC膜、BC膜、BN膜、またはBCN膜である。グルー層23の膜厚は、例えば約10nmである。
本実施形態のグルー層23は、ボディ層22とボディ層24との密着性を確保するために形成される。グルー層23は、ボディ層22とボディ層24との密着性を確保することが可能であれば、炭素およびボロンの少なくともいずれかを含む膜以外の膜としてもよい。
グルー層23がC膜である場合には、グルー層23は、炭素のsp構造を含むことが望ましく、例えば、炭素のsp構造と炭素のsp構造の両方を含むことが望ましい。本実施形態のグルー層23は、ボディ層22とボディ層24との密着性を確保するために形成されるため、ダイヤモンドライクなC膜とするよりも、グラファイトライクなC膜とする方が望ましい。そのため、本実施形態のグルー層23では、sp構造およびsp構造のうちのsp構造の割合が、ボディ層24における当該割合よりも少ないことが望ましい。具体的には、本実施形態のグルー層23では、sp構造およびsp構造のうちのsp構造の割合が、50%より少ないことが望ましく、例えば30%より少ないことが望ましい。これにより、グルー層23を、グラファイトライクなC膜とすることが可能となり、上述の密着性を確保するために適したC膜とすることが可能となる。
なお、本実施形態では、グルー層23を形成せずに、ボディ層22上にボディ層24を直接形成してもよい。この場合、ボディ層22の上面を、NHを用いたプラズマ処理により処理してから、ボディ層22上にボディ層24を形成することが望ましい。これにより、グルー層23を形成せずに、ボディ層22とボディ層24との密着性を確保することが可能となる。
この場合、ボディ層22のプラズマ処理と、ボディ層24の形成処理は、同じ装置内で連続的に行うことが望ましい。これにより、ボディ層22のプラズマ処理とボディ層24の形成処理との間に、基板11を装置外に搬出することを不要とすることが可能となる。この装置は、例えばPECVD(Plasma Enhanced Chemical Vapor Deposition)装置である。この場合、ボディ層22は、PECVD装置内で生成されたプラズマにより処理され、ボディ層24は、PECVDにより形成される。
次に、カバー層25の詳細を説明する。
カバー層25は、シリコン(Si)を含む膜であり、例えばSiO膜、SiON膜、またはSiN膜などの絶縁膜である。本実施形態のカバー層25は、引張応力または圧縮応力を有していてもよい。カバー層25の応力は、例えば+1.0〜−1.0GPaである。本実施形態のカバー層25は、TEOS(Tetraethyl Orthosilicate)膜でもよい。カバー層25の膜厚は、例えば1.0μm以下である。
以上のように、本実施形態のハードマスク層は、金属元素を含むボディ層22を含んでいる。本実施形態によれば、ボディ層22が金属元素を含むことで、ハードマスク層のエッチング耐性を向上させることが可能となる。しかしながら、ボディ層22は、上述のように引張応力を有している。よって、ハードマスク層がボディ層22を含んでいると、基板11が下に凸な形状に反ってしまう可能性がある。基板11の反りは例えば、基板11の搬送エラーや、基板11上に形成される構造物の不具合の原因となり得る。
そこで、本実施形態のハードマスク層は、金属元素を含むボディ層22と、炭素およびボロンの少なくともいずれかを含むボディ層24とを含んでいる。これにより、ハードマスク層の膜厚をボディ層24の分だけ増大させることが可能となり、ハードマスク層のエッチングマスクとしての性能(マスク性能)をより向上させることが可能となる。さらに、ボディ層24は、上述のように圧縮応力を有している。これにより、ボディ層22から基板11への引張応力の作用を、ボディ層24から基板11への圧縮応力の作用で打ち消すことが可能となる。よって、本実施形態によれば、ハードマスク層がボディ層22とボディ層24とを含むことで、ハードマスク層のマスク性能を向上させつつ、基板11の反りを抑制することが可能となる。
なお、ボディ層22の引張応力と、ボディ層24の圧縮応力とに応力差がある場合には、この応力差を、カバー層25の応力により打ち消してもよい。これにより、基板11の反りをより抑制することが可能となる。
本実施形態のハードマスク層は、後述するように、層間絶縁膜12、積層膜S1、および層間絶縁膜15内にメモリホールH1を形成するために使用される。NANDメモリの集積度が向上し、積層膜S1の膜厚が増大すると、ハードマスク層のマスク性能をより向上させることが求められる。しかしながら、単にボディ層22の膜厚を増大させて、ハードマスク層のマスク性能を向上させようとすると、ボディ層22が基板11の反りを生じさせることが問題となる。本実施形態によれば、ハードマスク層がボディ層22とボディ層24とを含むことで、積層膜S1の膜厚が増大しても、基板11の反りを抑制しながらハードマスク層のマスク性能を向上させることが可能となる。本実施形態によれば、膜厚が薄くても高選択比を有するハードマスク層を提供することができるため、ハードマスク層の膜厚を薄くして、ハードマスク層の形成や処理に要する時間を短縮することも可能となる。
なお、本実施形態のグルー層21、ボディ層22、グルー層23、ボディ層24、およびカバー層25は、例えばPECVDにより形成可能である。この場合には、これらの層を上述のPECVD装置内で連続的に形成してもよい。
以下、図4から図9の説明を続ける。
次に、フォトリソグラフィおよびRIE(Reactive Ion Etching)により、カバー層25、ボディ層24、グルー層23、ボディ層22、およびグルー層21を加工する(図4)。これにより、これらの層内に複数のホールH2が形成される。これらのホールH2は、カバー層25、ボディ層24、グルー層23、ボディ層22、およびグルー層21を貫通し、層間絶縁膜15に到達するように形成される。なお、カバー層25は、図4の工程中に消滅してもよいし、図4の工程後に除去されてもよい。
ボディ層24とグルー層23がC膜である場合には、ボディ層24とグルー層23は例えば、COSガスまたはOガスを用いて加工される(Oは酸素を表し、Sは硫黄を表す)。また、ボディ層22とグルー層21がWBC膜である場合には、ボディ層22とグルー層21は例えば、Clガス、Oガス、またはSiClガスを用いて加工される(Clは塩素を表す)。ボディ層22とグルー層21とをSiClガスを用いて加工する場合には、ホールH2に露出したボディ層24およびグルー層23(C膜)の側面をSiClガスにより保護することが可能となる。
次に、RIEにより、ホールH2から層間絶縁膜15、積層膜S1、および層間絶縁膜12を加工する(図5)。これにより、層間絶縁膜15、積層膜S1、および層間絶縁膜12にホールH2が転写され、層間絶縁膜15、積層膜S1、および層間絶縁膜12内に複数のメモリホールH1が形成される。すなわち、ボディ層24、グルー層23、ボディ層22、およびグルー層21をマスクとして用いて、層間絶縁膜15、積層膜S1、および層間絶縁膜12が加工される。なお、ボディ層24、グルー層23、ボディ層22、およびグルー層21の各々は、図5の工程中に消滅してもよいし、図5の工程後に除去されてもよい(図6を参照)。
次に、各メモリホールH1内に、絶縁膜5a、電荷蓄積層4、トンネル絶縁膜3、チャネル半導体層2、およびコア絶縁膜1を順に形成する(図7)。その結果、各メモリホールH1内の層間絶縁膜15、積層膜S1、および層間絶縁膜12の側面に、絶縁膜5a、電荷蓄積層4、トンネル絶縁膜3、チャネル半導体層2、およびコア絶縁膜1が順に形成される。
次に、層間絶縁膜15、積層膜S1、および層間絶縁膜12内にスリット(図示せず)を形成し、このスリットからリン酸などの薬液により犠牲層13を除去する(図8)。その結果、絶縁層14間に複数の空洞H3が形成される。
次に、これらの空洞H3内の絶縁層14および絶縁膜5aの表面に、絶縁膜5b、バリアメタル層6a、および電極材層6bを順に形成する(図9)。その結果、絶縁膜5aと絶縁膜5bとを含むブロック絶縁膜5が形成される。さらには、各空洞H3内に、バリアメタル層6aと電極材層6bとを含む電極層6が形成される。こうして、層間絶縁膜12上に、複数の電極層6と複数の絶縁層14とを交互に含む積層膜S2が形成される。なお、犠牲層13を除去して絶縁膜5b、バリアメタル層6a、および電極材層6bを形成する処理は、リプレイス処理と呼ばれる。
その後、基板11上に種々のプラグ層、配線層、層間絶縁膜などが形成される。このようにして、本実施形態の半導体装置が製造される(図1を参照)。
以上のように、本実施形態の層間絶縁膜15、積層膜S1、および層間絶縁膜12は、金属元素(例えばタングステン)を含むボディ層22と、炭素およびボロンの少なくともいずれかを含むボディ層24とを含むハードマスク層を用いて加工される。よって、本実施形態によれば、ハードマスク層に起因する基板11の反りを抑制することが可能となる。
なお、本実施形態のハードマスク層は、メモリホールH1以外の開口部を形成するために使用してもよい。このような開口部の例は、メモリホールH1以外のホールや、基板11の面内方向に延びるトレンチやスリットである。
また、本実施形態のハードマスク層は、積層膜S1以外の膜を加工するために使用してもよい。例えばリプレイス処理を行わない場合には、複数の電極層6と複数の絶縁層14とを交互に含む積層膜S2を加工するために、本実施形態のハードマスク層を使用してもよい。
(第2実施形態)
図10は、第2実施形態の半導体装置の製造方法を示す断面図である。本実施形態の半導体装置の製造方法は、第1実施形態の半導体装置の製造方法の変形例である。
まず、図2の工程を実施する。その結果、基板11上に層間絶縁膜12、積層膜S1、および層間絶縁膜15が順に形成される。
次に、層間絶縁膜15上にグルー層23、ボディ層24、グルー層21、ボディ層22、およびカバー層25を順に形成する(図10)。このように、本実施形態では、グルー層23およびボディ層24を先に形成し、グルー層21およびボディ層22を後に形成する。よって、グルー層23およびボディ層24が下に形成され、グルー層21およびボディ層22が上に形成される。これらの層の詳細については、図3の説明箇所を参照されたい。ボディ層22は第1膜の例であり、ボディ層24は第2膜の例である。また、グルー層21は第3膜の例であり、グルー層23は第4膜の例である。また、カバー層25は絶縁膜の例である。
次に、図4から図9の工程を実施する。なお、図4から図9の工程を本実施形態に適用する際には、グルー層23およびボディ層24に関する処理と、グルー層21およびボディ層22に関する処理が逆に行われる。例えば、ホールH2は、ボディ層22、グルー層21、ボディ層24、およびグルー層23を順に貫通するように形成される。
その後、基板11上に種々のプラグ層、配線層、層間絶縁膜などが形成される。このようにして、本実施形態の半導体装置が製造される。本実施形態によれば、第1実施形態と同様に、図1に示す構造を有する半導体装置が製造される。
以上のように、本実施形態の層間絶縁膜15、積層膜S1、および層間絶縁膜12は、炭素およびボロンの少なくともいずれかを含むボディ層24と、金属元素(例えばタングステン)を含むボディ層22とを含むハードマスク層を用いて加工される。よって、本実施形態によれば、第1実施形態と同様に、ハードマスク層に起因する基板11の反りを抑制することが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な方法は、その他の様々な形態で実施することができる。また、本明細書で説明した方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
1:コア絶縁膜、2:チャネル半導体層、3:トンネル絶縁膜、4:電荷蓄積層、
5:ブロック絶縁膜、5a:絶縁膜、5b:絶縁膜、
6:電極層、6a:バリアメタル層、6b:電極材層、
11:基板、12:層間絶縁膜、13:犠牲層、14:絶縁層、15:層間絶縁膜、
21:グルー層、22:ボディ層、
23:グルー層、24:ボディ層、25:カバー層

Claims (18)

  1. 基板上に被加工膜を形成し、
    前記被加工膜上に、金属元素を含む第1膜と、炭素およびボロンの少なくともいずれかを含む第2膜とを形成し、
    前記第1および第2膜上に絶縁膜を形成し、
    前記第1膜、前記第2膜、および前記絶縁膜をマスクとして用いて、前記被加工膜を加工する、
    ことを含む半導体装置の製造方法。
  2. 前記第2膜の組成は、前記第1膜の組成と異なる、請求項1に記載の半導体装置の製造方法。
  3. 前記第1膜は、引張応力を有し、前記第2膜は、圧縮応力を有する、請求項1または2に記載の半導体装置の製造方法。
  4. 前記第2膜は、前記第1膜上に形成される、請求項1から3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記第1膜は、前記第2膜上に形成される、請求項1から3のいずれか1項に記載の半導体装置の製造方法。
  6. 前記第1膜は、前記金属元素と、ボロンと、炭素とを含む、請求項1から5のいずれか1項に記載の半導体装置の製造方法。
  7. 前記第2膜は、炭素と、水素とを含む、請求項1から6のいずれか1項に記載の半導体装置の製造方法。
  8. 前記第2膜は、ボロンと、水素とを含む、請求項1から6のいずれか1項に記載の半導体装置の製造方法。
  9. 前記第2膜はさらに、炭素および窒素の少なくともいずれかを含む、請求項8に記載の半導体装置の製造方法。
  10. 前記第2膜の密度は、2.0g/cmより高い、請求項1から9のいずれか1項に記載の半導体装置の製造方法。
  11. 前記第2膜は、炭素のsp構造と、炭素のsp構造とを含み、
    前記第2膜では、前記sp構造および前記sp構造のうちの前記sp構造の割合が10%以上である、請求項1から10のいずれか1項に記載の半導体装置の製造方法。
  12. 前記第2膜のラマン分光におけるId/Ig比は、1.0より小さい、請求項1から11のいずれか1項に記載の半導体装置の製造方法。
  13. 前記第1膜は、前記金属元素、ボロン、または炭素を含む第3膜上に形成され、
    前記第2膜は、炭素およびボロンの少なくともいずれかを含む第4膜上に形成される、
    請求項1から12のいずれか1項に記載の半導体装置の製造方法。
  14. 前記第3膜は、前記第1膜の組成と異なる組成を有する、請求項13に記載の半導体装置の製造方法。
  15. 前記第4膜は、炭素のsp構造と、炭素のsp構造とを含み、
    前記第4膜では、前記sp構造および前記sp構造のうちの前記sp構造の割合が前記第2膜よりも少ない、請求項13または14に記載の半導体装置の製造方法。
  16. 基板上に被加工膜を形成し、
    前記被加工膜上に、引張応力を有する第1膜と、圧縮応力を有する第2膜とを形成し、
    前記第1および第2膜上に絶縁膜を形成し、
    前記第1膜、前記第2膜、および前記絶縁膜をマスクとして用いて、前記被加工膜を加工する、
    ことを含む半導体装置の製造方法。
  17. 前記第1膜の前記引張応力は、+0.1〜+2.0GPaであり、
    前記第2膜の前記圧縮応力は、−0.1〜−2.0GPaである、
    請求項16に記載の半導体装置の製造方法。
  18. 前記第1膜は、金属元素を含み、前記第2膜は、炭素およびボロンの少なくともいずれかを含む、請求項16または17に記載の半導体装置の製造方法。
JP2020078531A 2020-04-27 2020-04-27 半導体装置の製造方法 Pending JP2021174905A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020078531A JP2021174905A (ja) 2020-04-27 2020-04-27 半導体装置の製造方法
US17/184,828 US11935750B2 (en) 2020-04-27 2021-02-25 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020078531A JP2021174905A (ja) 2020-04-27 2020-04-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2021174905A true JP2021174905A (ja) 2021-11-01

Family

ID=78222733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020078531A Pending JP2021174905A (ja) 2020-04-27 2020-04-27 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11935750B2 (ja)
JP (1) JP2021174905A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117476452A (zh) * 2022-07-20 2024-01-30 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003023842A1 (fr) * 2001-09-10 2003-03-20 Kabushiki Kaisha Watanabe Shoko Procede et dispositif de fabrication d'un film a permittivite faible et appareil electronique faisant intervenir ce film
US20090115060A1 (en) * 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
JP5309619B2 (ja) * 2008-03-07 2013-10-09 ソニー株式会社 半導体装置およびその製造方法
US9589799B2 (en) 2013-09-30 2017-03-07 Lam Research Corporation High selectivity and low stress carbon hardmask by pulsed low frequency RF power
JP2016058456A (ja) * 2014-09-05 2016-04-21 株式会社東芝 半導体装置の製造方法
US10541250B2 (en) 2015-12-29 2020-01-21 Toshiba Memory Corporation Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20210335610A1 (en) 2021-10-28
US11935750B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
US11296109B2 (en) Method for manufacturing semiconductor device
JP2015177006A (ja) 半導体装置及びその製造方法
JP7295749B2 (ja) 半導体装置の製造方法
US9780116B2 (en) Semiconductor device and method for manufacturing the same
JP2021174905A (ja) 半導体装置の製造方法
US10763122B2 (en) Method of manufacturing semiconductor device and etching mask
US9953998B2 (en) Semiconductor memory device and method for manufacturing same
JP2020043285A (ja) 半導体装置およびその製造方法
JP2020047706A (ja) 半導体装置およびその製造方法
US11342468B2 (en) Semiconductor device
US10872782B2 (en) Method of manufacturing semiconductor device
US10804113B2 (en) Manufacturing method of semiconductor device and etching gas
JP2021040008A (ja) 半導体装置の製造方法
WO2020054200A1 (ja) 半導体装置の製造方法およびエッチングガス
TWI797691B (zh) 半導體製造方法及半導體裝置
JP2006161061A (ja) 薄膜の形成方法および半導体装置の製造方法
TWI837718B (zh) 半導體裝置及其製造方法
JP2022144175A (ja) 半導体装置およびその製造方法
TW202339227A (zh) 半導體裝置及其製造方法
TWI817151B (zh) 半導體裝置
TWI794618B (zh) 半導體裝置及其製造方法
US20240008273A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2024042440A (ja) 半導体装置およびその製造方法
JP4678251B2 (ja) キャパシタの製造方法
JP2022050179A (ja) 半導体装置およびその製造方法