CN117476452A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN117476452A
CN117476452A CN202210859721.2A CN202210859721A CN117476452A CN 117476452 A CN117476452 A CN 117476452A CN 202210859721 A CN202210859721 A CN 202210859721A CN 117476452 A CN117476452 A CN 117476452A
Authority
CN
China
Prior art keywords
carbon film
film layer
initial
target
initial carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210859721.2A
Other languages
English (en)
Inventor
廉婷
符云飞
刘宇恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210859721.2A priority Critical patent/CN117476452A/zh
Priority to PCT/CN2022/109551 priority patent/WO2024016381A1/zh
Publication of CN117476452A publication Critical patent/CN117476452A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/05—Preparation or purification of carbon not covered by groups C01B32/15, C01B32/20, C01B32/25, C01B32/30
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本公开是关于半导体技术领域，涉及一种半导体结构及其形成方法。本公开的形成方法包括：提供衬底；在所述衬底的表面形成初始碳膜层，所述初始碳膜层至少包括SP2杂化键；向所述初始碳膜层内注入改性离子，以使所述SP2杂化键转化为SP3杂化键，以得到目标碳膜层。本公开的形成方法可增大碳膜层的硬度，在蚀刻过程中蚀刻选择比增大，碳膜层不易变形，可保证蚀刻窗口的蚀刻形状，提高产品良率；同时，由于增大了碳膜层的硬度，在蚀刻过程中，可适当的减小碳膜层的厚度，可节省碳材料，降低制造成本。

Description

半导体结构及其形成方法
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种半导体结构及其形成方法。
背景技术
图案化工艺是半导体器件制程过程中的重要工艺之一，目前，在图案化工艺过程中常采用碳膜层作为硬掩膜；然而，现有碳膜层的硬度较小，在蚀刻过程中，常因损耗较大而变形，进而导致蚀刻窗口变形，产品良率较低。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
有鉴于此，本公开提供一种半导体结构及其形成方法，可增大碳膜层的硬度，提高产品良率。
根据本公开的一个方面，提供一种半导体结构的形成方法，包括：
提供衬底；
在所述衬底的表面形成初始碳膜层，所述初始碳膜层至少包括SP2杂化键；
向所述初始碳膜层内注入改性离子，以使所述SP2杂化键转化为SP3杂化键，得到目标碳膜层。
在本公开的一种示例性实施例中，所述目标碳膜层的硬度大于所述初始碳膜层的硬度。
在本公开的一种示例性实施例中，所述目标碳膜层的刻蚀选择比高于所述初始碳膜层的刻蚀选择比。
在本公开的一种示例性实施例中，在所述衬底表面形成初始碳膜层，所述初始碳膜层至少包括SP2杂化键，包括：
在第一预设温度、第一预设功率、第一预设频率及第一预设压力下对含碳气体进行等离子体轰击，以形成附着于所述衬底的表面的初始碳膜层。
在本公开的一种示例性实施例中，所述含碳气体包括环丙烷。
在本公开的一种示例性实施例中，所述第一预设温度包括300℃～650℃，所述第一预设功率包括1500W～2500W，所述第一预设频率包括10MHZ～15MHZ，所述第一预设压力包括3torr～10torr。
在本公开的一种示例性实施例中，向所述初始碳膜层内注入改性离子，以使所述SP2杂化键转化为SP3杂化键，得到目标碳膜层，包括：
在第二预设温度下对改性气体进行离子化，以形成改性离子；
对所述改性离子进行加速，以形成高能离子束；
将所述高能离子束经过高速电场后注入至所述初始碳膜层内，以形成目标碳膜层。
在本公开的一种示例性实施例中，所述改性气体为一氧化碳，所述改性离子为碳离子。
在本公开的一种示例性实施例中，所述改性气体为乙硼烷，所述改性离子为硼离子。
在本公开的一种示例性实施例中，所述第二预设温度为常温。
在本公开的一种示例性实施例中，所述初始碳膜层的厚度包括100nm～300nm。
在本公开的一种示例性实施例中，所述初始碳膜层的所述改性离子的注入深度小于所述初始碳膜层的厚度的2/3。
在本公开的一种示例性实施例中，所述改性离子的注入量为1×1015～4Ions/cm2×1015Ions/cm2。
根据本公开的一个方面，提供一种半导体结构，所述半导体结构包括：
衬底；
目标碳膜层，所述目标碳膜层包括SP2杂化键和SP3杂化键，所述目标碳膜层通过对形成于所述衬底上的初始碳膜层注入改性离子的方法获得，所述目标碳膜层的SP2杂化键的含量高于所述初始碳膜层的SP2杂化键的含量。
在本公开的一种示例性实施例中，所述目标碳膜层的硬度大于所述初始碳膜层的硬度。
在本公开的一种示例性实施例中，所述目标碳膜层的刻蚀选择比高于所述初始碳膜层的刻蚀选择比。
本公开的半导体结构及其形成方法，初始碳膜层中的SP2杂化键的轨道是类似石墨烯的正三角形结构，碳原子以SP2杂化轨道与邻近的三个碳原子形成共价单键，此时，碳原子结构中还存在一个未参与杂化的孤对电子，导致SP2杂化键较为活泼，碳膜层硬度较小；当改性离子进入初始碳膜层后，孤对电子获得能量发生跃迁，使得相邻的碳原子之间形成SP3杂化键，SP3杂化键的轨道是类金刚石正四面体结构，每个碳原子都以SP3杂化轨道与另外四个碳原子形成共价键，构成正四面体结构，所有的C原子价电子都参与共价键的形成，此时，没有自由电子，因而SP3杂化键硬度较大。因此，注入改性离子后的碳膜层的硬度较大，在蚀刻过程中蚀刻选择比增大，碳膜层不易变形，可保证蚀刻窗口的蚀刻形状，提高产品良率；同时，由于增大了碳膜层的硬度，在蚀刻过程中，可适当的减小碳膜层的厚度，可节省碳材料，降低制造成本。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中蚀刻窗口的示意图；
图2为本公开实施方式中半导体结构的蚀刻方法的流程图；
图3为本公开实施方式中初始碳膜层的示意图；
图4为本公开实施方式中目标碳膜层的示意图；
图5为本公开实施方式中初始碳膜层的XPS能谱示意图；
图6为本公开实施方式中目标碳膜层的XPS能谱示意图；
图7为本公开实施方式中蚀刻窗口的示意图。
附图标记说明：
100、待蚀刻膜层；101、蚀刻窗口；200、碳膜层；1、衬底；2、初始碳膜层；3、目标碳膜层；4、基底；5、待测膜层；501、蚀刻窗口；300、SP2杂化键；400、SP3杂化键。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
在半导体器件的制程过程中，通常采用蚀刻工艺进行图案化，进而形成所需图案。在图案化过程中，需要在待蚀刻膜层100的表面形成掩膜层，对掩膜层进行光刻形成掩膜图案，随后通过蚀刻的方式将掩膜图案转移至待蚀刻膜层100中。碳膜层200是常用的掩膜层之一，目前，在以碳膜层200作为掩膜层进行蚀刻的过程中，由于碳膜层200的硬度较小，在蚀刻过程中损耗较大，因此，需要涂覆一层厚度较大的碳膜层200，制造成本较高；且在蚀刻过程中碳膜层200的蚀刻选择比较小，掩膜图案边缘的掩膜材料损耗较大，致使掩膜图案变形，进而导致最终在待蚀刻膜层100中形成的蚀刻窗口101变形(如图1所示)，产品良率较低。
基于此，本公开实施方式提供了一种半导体结构的形成方法，图2示出了本公开的半导体结构的形成方法的流程图，参见图2所示，本公开的形成方法包括步骤S110-步骤S130，其中：
步骤S110，提供衬底；
步骤S120，在所述衬底的表面形成初始碳膜层，所述初始碳膜层至少包括SP2杂化键；
步骤S130，向所述初始碳膜层内注入改性离子，以使所述SP2杂化键转化为SP3杂化键，得到目标碳膜层。
本公开的半导体结构的形成方法，初始碳膜层中的SP2杂化键的轨道是类似石墨烯的正三角形结构，碳原子以SP2杂化轨道与邻近的三个碳原子形成共价单键，此时，碳原子结构中还存在一个未参与杂化的孤对电子，导致SP2杂化键较为活泼，碳膜层硬度较小；当改性离子进入初始碳膜层后，孤对电子获得能量发生跃迁，使得相邻的碳原子之间形成SP3杂化键，SP3杂化键的轨道是类金刚石正四面体结构，每个碳原子都以SP3杂化轨道与另外四个碳原子形成共价键，构成正四面体结构，所有的C原子价电子都参与共价键的形成，此时，没有自由电子，因而SP3杂化键硬度较大。因此，注入改性离子后的碳膜层的硬度较大，在蚀刻过程中蚀刻选择比增大，碳膜层不易变形，可保证蚀刻窗口的蚀刻形状，提高产品良率；同时，由于增大了碳膜层的硬度，在蚀刻过程中，可适当的减小碳膜层的厚度，可节省碳材料，降低制造成本。
下面对本公开的半导体结构的形成方法的各步骤及其技术细节进行详细说明：
如图2所示，在步骤S110中，提供衬底。
如图3及图4所示，衬底1可呈平板结构，其可为矩形、圆形、椭圆形、多边形或不规则图形，其材料可以是硅或其他半导体材料，在此不对衬底1的形状及材料做特殊限定。
如图2所示，在步骤S120中，在所述衬底1的表面形成初始碳膜层，所述初始碳膜层至少包括SP2杂化键。
如图3所示，初始碳膜层2可以是形成于衬底1上的薄膜，也可以是形成于衬底1上的涂层，在此不对初始碳膜层2的类型做特殊限定。举例而言，可采用化学气相沉积、物理气相沉积、原子层沉积、真空蒸镀或磁控溅射等方式在衬底1表面形成初始碳膜层2。初始碳膜层2的材料可为碳，其内部可包括SP2杂化键300，当然，初始碳膜层2还可包括SP3杂化键400，在此初始碳膜层2中的杂化键的类型做特殊限定。
在本公开的一些实施方式中，初始碳膜层2的厚度可为100nm～300nm，举例而言，其可为100nm、150nm、200nm、250nm或300nm，当然，初始碳膜层2的厚度还可以是其他，在此不再一一列举。
在本公开的一种示例性实施方式中，可在第一预设温度、第一预设功率、第一预设频率及第一预设压力下，并利用惰性气体对含碳气体进行等离子体轰击，产生大量的活跃的等离子体，等离子体可沉积在衬底1表面，进而形成附着于衬底1的表面的初始碳膜层2。
在本公开的一些实施方式中，第一预设温度可为较高的温度，举例而言，第一预设温度可包括300℃～650℃，例如，其可为300℃、400℃、500℃、600℃或650℃，当然，第一预设温度还可以是其他温度值，在此不再一一列举。
在本公开的一些实施方式中，第一预设功率可为较高功率，举例而言，第一预设功率可包括1500W～2500W，例如，其可为1500W、1800W、2100W、2400W或2500W，当然，第一预设功率还可以是其他功率值，在此不再一一列举。
在本公开的一些实施方式中，第一预设频率可为较高频率，举例而言，第一预设频率可包括10MHZ～15MHZ，例如，其可为10MHZ、11MHZ、12MHZ、13MHZ、13.56MHZ、14MHZ或15MHZ，当然，第一预设频率还可以是其他频率值，在此不再一一列举。
在本公开的一些实施方式中，第一预设压力可包括较高压力，举例而言，第一预设压力可包括3torr～10torr，例如，其可为3torr、5torr、7torr、9torr或10torr，当然，第一预设压力还可以是其他压力值，在此不再一一列举。
在本公开的一种示例性实施方式中，含碳气体可包括环丙烷(C3H6)，可通过环丙烷(C3H6)提供用于形成初始碳膜层2碳原子。当然，含碳气体，还可以是其他气体，例如，其还可以乙烯(C2H4)等，在此不对含碳气体做特殊限定。
在本公开的一种示例性实施方式中，可采用化学气相沉积的方式，以环丙烷(C3H6)为含碳气体，在550℃的高温条件、2100W的功率、13.56Mhz的高频率和8torr的压力条件下利用氩离子或氦离子轰击含碳气体，进而产生大量活跃的碳等离子体，碳等离子体可沉积在衬底1上，进而形成初始碳膜层2。
在本公开的一些实施方式中，可根据不同的形成条件形成多种不同类型的碳膜层，各碳膜层中SP3杂化键400与SP2杂化键300的比例不同，可筛选出SP3杂化键400与SP2杂化键300的比例较高的碳膜层，并将该碳膜层作为本公开中的初始碳膜层2。
举例而言，可将第一种碳膜层定义为APFe膜层，可以环丙烷(C3H6)为含碳气体，在温度为300℃，功率为1250W的条件下采用原子层沉积工艺形成APFe膜层，经检测APFe膜层中的SP2杂化键300的占比为83.81％，SP3杂化键400的占比为16.19％；可将第二种碳膜层定义为APF550膜层，可以环丙烷(C3H6)为含碳气体，在温度为550℃，功率为1600W的条件下采用原子层沉积工艺形成APF550膜层，经检测APF550膜层中的SP2杂化键300的占比为75.63％，SP3杂化键400的占比为24.37％；可将第三种碳膜层定义为DLC膜层，可以乙烯(C2H4)为含碳气体，在温度为275℃，功率为400W/2400W的条件下采用原子层沉积工艺形成DLC膜层，经检测DLC膜层中的SP2杂化键300的占比为71.16％，SP3杂化键400的占比为28.84％；可将第四种碳膜层定义为Kodiak膜层，可以环丙烷(C3H6)为含碳气体，在温度为630℃，功率为2100W的条件下采用原子层沉积工艺形成Kodiak膜层，经检测Kodiak膜层中的SP2杂化键300的占比为70.14％，SP3杂化键400的占比为29.76％。可将Kodiak膜层作为本公开中的初始碳膜层2。
如图2所示，在步骤S130中，向所述初始碳膜层内注入改性离子，以使所述SP2杂化键转化为SP3杂化键，得到目标碳膜层。
可通过离子注入的方式向初始碳膜层2中注入改性离子，进而得到目标碳膜层3。改性离子进入初始碳膜层2后，初始碳膜层2中的SP2杂化键300中的碳氢键发生断裂，碳离子与改性离子发生重组，进而形成SP3杂化键400，SP3杂化键400中的每个碳原子都以SP3杂化轨道与另外四个碳原子形成共价键，构成正四面体结构，所有的C原子价电子都参与共价键的形成，此时，没有自由电子，因而，相比于SP2杂化键300，SP3杂化键400硬度较大，进而使得最终形成的目标碳膜层3的硬度大于初始碳膜层2的硬度。因此，注入改性离子后的目标碳膜层3的硬度较大，在蚀刻过程中蚀刻选择比增大(即，目标碳膜层3的刻蚀选择比高于初始碳膜层2的刻蚀选择比)，目标碳膜层3不易变形，可保证蚀刻窗口的蚀刻形状，提高产品良率；同时，由于增大了目标碳膜层3的硬度，在蚀刻过程中，可适当的减小目标碳膜层3的厚度，可节省碳材料，降低制造成本。
在本公开的一种示例性实施方式中，初始碳膜层2的改性离子的注入深度小于初始碳膜层2的厚度的2/3，一方面，可以避免在离子注入过程中损伤其下层的衬底1，避免因离子注入而引发衬底1缺陷，可提高产品良率；另一方面，通过控制改性离子的注入深度，可以使改性离子与初始碳膜层2上部的结构发生反应，进而使得最终得到的目标碳膜层3形成上面硬度大，下面硬度小的特性，进而使得后续以目标碳膜层3作为硬掩膜进行蚀刻的过程中，对目标碳膜层3而言，其远离衬底1的一侧的蚀刻速率较小，其靠近衬底1的一侧的蚀刻速率较大，避免在对目标碳膜层3进行等离子蚀刻的过程中，其靠近衬底1的一侧因能量不足而使得蚀刻速率减慢。
举例而言，初始碳膜层2的离子注入深度可为初始碳膜层2厚度的1/5、1/4、1/3或2/3，当然，也可以是其他深度，在此不再一一列举。
在本公开的一种示例性实施方式中，改性离子的注入量为1×1015Ions/cm2～4×1015Ions/cm2，例如，其注入量可为1×1015Ions/cm2、2×1015Ions/cm2、3×1015Ions/cm2或4×1015Ions/cm2，当然，也可以是其他注入量，在此不再一一列举。
在本公开的一种示例性实施方式中，向初始碳膜层2内注入改性离子，以使SP2杂化键300转化为SP3杂化键400，以得到目标碳膜层3(即步骤S130)可包括步骤S210-步骤S230，其中：
步骤S210，在第二预设温度下对改性气体进行离子化，以形成改性离子。
可在第二预设温度下使改性气体经过离子机，进而将改性气体离子化，以获得改性离子。在本公开实施方式中，第二预设温度可以是常温。
在本公开的一些实施方式中，改性气体可以为含碳气体，含碳气体经过离子机离子化后可获得碳离子，即：改性离子可为碳离子。举例而言，改性气体可为一氧化碳(CO)，当然，改性气体还可以是其他的含碳气体，在此不再一一列举。
在本公开的另一些实施方式中，改性气体可以为含硼气体，含硼气体经过离子机离子化后可获得硼离子，即：改性离子可为硼离子。举例而言，改性气体可为乙硼烷(B2H6)，当然，改性气体还可以是其他的含硼气体，在此不再一一列举。
需要说明的是，改性离子也可以是其他离子，只要能将初始碳膜层2中的SP2杂化键300转化为SP3杂化键400即可，在此不对改性离子的类型做特殊限定。
步骤S220，对所述改性离子进行加速，以形成高能离子束。
可采用电场对改性离子进行加速，进而获得较高能量的高能离子束。
步骤S230，将所述高能离子束经过高速电场后注入至所述初始碳膜层2内，以形成目标碳膜层3。
如图4所示，可通过高速电场对高能离子束进行进一步加速，以提高高能离子束的注入能量，可将注入改性离子后的初始碳膜层2定义为目标碳膜层3。
当改性离子为碳离子时，碳离子进入初始碳膜层2后，初始碳膜层2中的碳-氢键发生断裂，碳原子之间发生重组，原有的碳-氢键重组后形成碳-碳键，结合能增大，进而有助于增强碳膜层的硬度，即，目标碳膜层3的硬度大于初始碳膜层2的硬度，在图案化工艺过程中，可以目标碳膜层3作为掩膜层，可提高蚀刻选择比，在蚀刻过程中目标碳膜层3不易变形，可保证蚀刻窗口的蚀刻形状，提高产品良率；同时，在形成掩膜层的过程中可适当的减小目标碳膜层3的厚度，节省碳材料，降低制造成本。
当改性离子为硼离子时，硼离子进入初始碳膜层2后，初始碳膜层2中的碳-氢键发生断裂，碳原子和硼离子之间发生重组，原有的碳-氢键重组后形成碳-碳键或碳-硼键，结合能增大，进而有助于增强碳膜层的硬度。
在本公开的一种示例性实施方式中，可通过控制初始碳膜层2的厚度以及改性离子的注入条件，进而使得最终形成的目标碳膜层3中的SP3杂化键400与SP2杂化键300的比例大于2:3。举例而言，目标碳膜层3中的SP3杂化键400与SP2杂化键300的比例可为2:3、2.1:3、2.2:3、2.3:3或2.4:3，当然，目标碳膜层3中的SP3杂化键400与SP2杂化键300的比例也可为其他数值，在此不在一一列举。
在本公开的一种示例性实施方式中，在注入改性离子后可对目标碳膜层3中的SP2杂化键300和SP3杂化键400的比例进行检测，以便于确定目标碳膜层3相较于初始碳膜层2其硬度是否得以提高。
举例而言，可分别采集初始碳膜层2和目标碳膜层3的X射线光电子能谱(XPS)，根据X射线光电子能谱(XPS)中的峰值判断目标碳膜层3中的SP2杂化键300和SP3杂化键400的比例相较于初始碳膜层2中的SP2杂化键300和SP3杂化键400的比例是否发生变化。图5示出了本公开实施方式中的初始碳膜层2的X射线光电子能谱(XPS)，图6示出了本公开实施方式中的目标碳膜层3的X射线光电子能谱(XPS)，图中，X轴代表结合能；Y轴表示光电子强度；284.7Ev是碳SP2杂化的特征峰；285Ev结合能代表碳SP3杂化的特征峰；曲线a表示XPS测出来碳膜的总峰值；根据图5和图6可以得出，目标碳膜层3中SP3杂化的峰面积变大，说明改性离子注入后形成的碳膜层中的SP3比例变大。
经计算，可知初始碳膜层2中的SP3杂化键400与SP2杂化键300的比例为29.76:70.24；目标碳膜层3中的SP3杂化键400与SP2杂化键300的比例为42.15：57.85，相较于初始碳膜层2，SP3杂化键400的比例提升了41.6％。
为了进一步验证经改性离子注入后形成的目标碳膜层3的硬度是否得以增大，进而确定经改性离子注入后形成的目标碳膜层3的蚀刻选择比是否得以增大，可分别采用目标碳膜层3及初始碳膜层2作为掩膜层，对待测膜层进行蚀刻，通过对蚀刻后在待测膜层中形成的蚀刻窗口的形貌进行对比，进而确定目标碳膜层3的蚀刻选择比是否得以提高。
举例而言，如图7所示，可在一基底4上形成待测膜层5，在待测膜层5表面形成目标碳膜层3，同时，在另一基底4上形成待测膜层5，在待测膜层5的表面形成初始碳膜层2；采用同样的工艺分别在初始碳膜层2和目标碳膜层3内形成相同的掩膜图案；分别以具有掩膜图案的初始碳膜层2和目标碳膜层3为掩膜，采用同样的蚀刻气体或蚀刻溶液对待测膜层5进行蚀刻以形成蚀刻窗口501；采用透射电子显微镜(Transmission Electron Microscope，简称TEM)分别采集以具有掩膜图案的初始碳膜层2和以具有掩膜图案的目标碳膜层3为掩膜所形成的蚀刻窗口501的微观形貌，进而通过微观形貌判断目标碳膜层3的蚀刻选择比是否大于初始碳膜层2的时刻选择比。
采用初始碳膜层2为掩膜形成的蚀刻窗口101的侧壁轮廓出现上面大下面窄的现象；采用目标碳膜层3为掩膜形成的蚀刻窗口501的侧壁轮廓更直，没有出现上面大下面窄的现象，说明目标碳膜层3的硬度更大，蚀刻选择比更高。
在本公开的一种示例性实施方式中，由于目标碳膜层3相较于初始碳膜层2其硬度有所增大，进而使得在以目标碳膜层3为掩膜进行蚀刻的过程中目标碳膜层3的蚀刻率低于初始碳膜层2的蚀刻率，即目标碳膜层3的蚀刻选择比高于初始碳膜层2的蚀刻选择比。
在本公开的一种示例性实施方式中，经过大量实验验证，最终得出在初始碳膜层2的厚度为160nm，改性离子的注入量为3.00*E15的情况下获得的目标碳膜层3的蚀刻率最低，硬度最大。经改性离子注入后形成的目标碳膜层3的蚀刻速率为32.9，相较于未经改性离子注入的初始碳膜层2(其蚀刻速率为42.6)，其蚀刻率降低了25％。
需要说明的是，尽管在附图中以特定顺序描述了本公开中半导体结构的形成方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本公开实施方式还提供一种半导体结构，该半导体结构可由上述任一实施方式中的半导体结构的形成方法形成，如图4所示，本公开的半导体结构可包括衬底1及形成于衬底1上的目标碳膜层3，该目标碳膜层3可通过对形成于衬底1上的初始碳膜层2注入改性离子的方法获得，目标碳膜层3的SP2杂化键的含量可高于初始碳膜层2的SP2杂化键的含量。
本公开的半导体结构中的SP3杂化键400含量较多，SP3杂化键400的轨道是类金刚石正四面体结构，每个碳原子都以SP3杂化轨道与另外四个碳原子形成共价键，构成正四面体结构，所有的C原子价电子都参与共价键的形成，此时，没有自由电子，因而SP3杂化键400硬度较大。因此，本公开的半导体结构的硬度较大，以其作为蚀刻工艺中的掩膜层可增大蚀刻选择比，且在蚀刻过程中半导体结构不易变形，可保证蚀刻窗口的蚀刻形状，提高产品良率；同时，由于半导体结构的硬度较大，在蚀刻过程中，可适当的减小半导体结构的厚度，可节省材料，降低制造成本。
如图3及图4所示，衬底1可呈平板结构，其可为矩形、圆形、椭圆形、多边形或不规则图形，其材料可以是硅或其他半导体材料，在此不对衬底1的形状及材料做特殊限定。
如图4所示，目标碳膜层3可形成于衬底1的表面，举例而言，可在衬底1上形成初始碳膜层2，对初始碳膜层2注入改性离子，进而形成目标碳膜层3。
在本公开的一些实施方式中，初始碳膜层2的厚度可为100nm～300nm，举例而言，其可为100nm、150nm、200nm、250nm或300nm，当然，初始碳膜层2的厚度还可以是其他，在此不再一一列举。
可通过离子注入的方式向初始碳膜层2中注入改性离子，进而得到目标碳膜层3。改性离子进入初始碳膜层2后，初始碳膜层2中的SP2杂化键300中的碳氢键发生断裂，碳离子与改性离子发生重组，进而形成SP3杂化键400，SP3杂化键400中的每个碳原子都以SP3杂化轨道与另外四个碳原子形成共价键，构成正四面体结构，所有的C原子价电子都参与共价键的形成，此时，没有自由电子，因而，相比于SP2杂化键300，SP3杂化键400硬度较大，进而使得最终形成的目标碳膜层3的硬度大于初始碳膜层2的硬度。因此，注入改性离子后的目标碳膜层3的硬度较大，在蚀刻过程中蚀刻选择比增大(即，目标碳膜层3的刻蚀选择比高于初始碳膜层2的刻蚀选择比)，目标碳膜层3不易变形，可保证蚀刻窗口的蚀刻形状，提高产品良率；同时，由于增大了目标碳膜层3的硬度，在蚀刻过程中，可适当的减小目标碳膜层3的厚度，可节省碳材料，降低制造成本。
在本公开的一些实施方式中，改性离子可为碳离子，碳离子进入初始碳膜层2后，初始碳膜层2中的碳-氢键发生断裂，碳原子之间发生重组，原有的碳-氢键重组后形成碳-碳键，结合能增大，进而有助于增强碳膜层的硬度，即，目标碳膜层3的硬度大于初始碳膜层2的硬度，在图案化工艺过程中，可以目标碳膜层3作为掩膜层，可提高蚀刻选择比，在蚀刻过程中目标碳膜层3不易变形，可保证蚀刻窗口的蚀刻形状，提高产品良率；同时，在形成掩膜层的过程中可适当的减小目标碳膜层3的厚度，节省碳材料，降低制造成本。
在本公开的一些实施方式中，改性离子可为硼离子，硼离子进入初始碳膜层2后，初始碳膜层2中的碳-氢键发生断裂，碳原子和硼离子之间发生重组，原有的碳-氢键重组后形成碳-碳键或碳-硼键，结合能增大，进而有助于增强碳膜层的硬度。
在本公开的一种示例性实施方式中，可通过控制初始碳膜层2的厚度以及改性离子的注入条件，进而使得最终形成的目标碳膜层3中的SP3杂化键400与SP2杂化键300的比例大于2:3。举例而言，目标碳膜层3中的SP3杂化键400与SP2杂化键300的比例可为2:3、2.1:3、2.2:3、2.3:3或2.4:3，当然，目标碳膜层3中的SP3杂化键400与SP2杂化键300的比例也可为其他数值，在此不在一一列举。
在本公开的一种示例性实施方式中，在注入改性离子后可对目标碳膜层3中的SP2杂化键300和SP3杂化键400的比例进行检测，以便于确定目标碳膜层3相较于初始碳膜层2其硬度是否得以提高。
举例而言，可分别采集初始碳膜层2和目标碳膜层3的X射线光电子能谱(XPS)，根据X射线光电子能谱(XPS)中的峰值判断目标碳膜层3中的SP2杂化键300和SP3杂化键400的比例相较于初始碳膜层2中的SP2杂化键300和SP3杂化键400的比例是否发生变化。图5示出了本公开实施方式中的初始碳膜层2的X射线光电子能谱(XPS)，图6示出了本公开实施方式中的目标碳膜层3的X射线光电子能谱(XPS)，图中，X轴代表结合能；Y轴表示光电子强度；284.7Ev是碳SP2杂化的特征峰；285Ev结合能代表碳SP3杂化的特征峰；曲线a表示XPS测出来碳膜的总峰值；根据图5和图6可以得出，目标碳膜层3中SP3杂化的峰面积变大，说明改性离子注入后形成的碳膜层中的SP3比例变大。
经计算，可知初始碳膜层2中的SP3杂化键400与SP2杂化键300的比例为29.76:70.24；目标碳膜层3中的SP3杂化键400与SP2杂化键300的比例为42.15：57.85，相较于初始碳膜层2，SP3杂化键400的比例提升了41.6％。
为了进一步验证经改性离子注入后形成的目标碳膜层3的硬度是否得以增大，进而确定经改性离子注入后形成的目标碳膜层3的蚀刻选择比是否得以增大，可分别采用目标碳膜层3及初始碳膜层2作为掩膜层，对待测膜层进行蚀刻，通过对蚀刻后在待测膜层中形成的蚀刻窗口的形貌进行对比，进而确定目标碳膜层3的蚀刻选择比是否得以提高。
举例而言，如图7所示，可在一基底4上形成待测膜层5，在待测膜层5表面形成目标碳膜层3，同时，在另一基底4上形成待测膜层5，在待测膜层5的表面形成初始碳膜层2；采用同样的工艺分别在初始碳膜层2和目标碳膜层3内形成相同的掩膜图案；分别以具有掩膜图案的初始碳膜层2和目标碳膜层3为掩膜，采用同样的蚀刻气体或蚀刻溶液对待测膜层5进行蚀刻以形成蚀刻窗口501；采用透射电子显微镜(Transmission Electron Microscope，简称TEM)分别采集以具有掩膜图案的初始碳膜层2和以具有掩膜图案的目标碳膜层3为掩膜所形成的蚀刻窗口501的微观形貌，进而通过微观形貌判断目标碳膜层3的蚀刻选择比是否大于初始碳膜层2的时刻选择比。
采用初始碳膜层2为掩膜形成的蚀刻窗口101的侧壁轮廓出现上面大下面窄的现象；采用目标碳膜层3为掩膜形成的蚀刻窗口501的侧壁轮廓更直，没有出现上面大下面窄的现象，说明目标碳膜层3的硬度更大，蚀刻选择比更高。
在本公开的一种示例性实施方式中，由于目标碳膜层3相较于初始碳膜层2其硬度有所增大，进而使得在以目标碳膜层3为掩膜进行蚀刻的过程中目标碳膜层3的蚀刻率低于初始碳膜层2的蚀刻率，即目标碳膜层3的蚀刻选择比高于初始碳膜层2的蚀刻选择比。
在本公开的一种示例性实施方式中，经过大量实验验证，最终得出在初始碳膜层2的厚度为160nm，改性离子的注入量为3.00*E15的情况下获得的目标碳膜层3的蚀刻率最低，硬度最大。经改性离子注入后形成的目标碳膜层3的蚀刻速率为32.9，相较于未经改性离子注入的初始碳膜层2(其蚀刻速率为42.6)，其蚀刻率降低了25％。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底的表面形成初始碳膜层，所述初始碳膜层至少包括SP2杂化键；
向所述初始碳膜层内注入改性离子，以使所述SP2杂化键转化为SP3杂化键，得到目标碳膜层。
2.根据权利要求1所述的形成方法，其特征在于，所述目标碳膜层的硬度大于所述初始碳膜层的硬度。
3.根据权利要求1所述的形成方法，其特征在于，所述目标碳膜层的刻蚀选择比高于所述初始碳膜层的刻蚀选择比。
4.根据权利要求1所述的形成方法，其特征在于，在所述衬底表面形成初始碳膜层，所述初始碳膜层至少包括SP2杂化键，包括：
在第一预设温度、第一预设功率、第一预设频率及第一预设压力下对含碳气体进行等离子体轰击，以形成附着于所述衬底的表面的初始碳膜层。
5.根据权利要求4所述的形成方法，其特征在于，所述含碳气体包括环丙烷。
6.根据权利要求4所述的形成方法，其特征在于，所述第一预设温度包括300℃～650℃，所述第一预设功率包括1500W～2500W，所述第一预设频率包括10MHZ～15MHZ，所述第一预设压力包括3torr～10torr。
7.根据权利要求1-6任一项所述的形成方法，其特征在于，向所述初始碳膜层内注入改性离子，以使所述SP2杂化键转化为SP3杂化键，得到目标碳膜层，包括：
在第二预设温度下对改性气体进行离子化，以形成改性离子；
对所述改性离子进行加速，以形成高能离子束；
将所述高能离子束经过高速电场后注入至所述初始碳膜层内，以形成目标碳膜层。
8.根据权利要求7所述的形成方法，其特征在于，所述改性气体为一氧化碳，所述改性离子为碳离子。
9.根据权利要求7所述的形成方法，其特征在于，所述改性气体为乙硼烷，所述改性离子为硼离子。
10.根据权利要求7所述的形成方法，其特征在于，所述第二预设温度为常温。
11.根据权利要求7所述的形成方法，其特征在于，所述初始碳膜层的厚度包括100nm～300nm。
12.根据权利要求7所述的形成方法，其特征在于，所述初始碳膜层的所述改性离子的注入深度小于所述初始碳膜层的厚度的2/3。
13.根据权利要求7所述的形成方法，其特征在于，所述改性离子的注入量为1×1015Ions/cm2～4×1015Ions/cm2。
14.一种半导体结构，其特征在于，所述半导体结构包括：
衬底；
目标碳膜层，所述目标碳膜层包括SP2杂化键和SP3杂化键，所述目标碳膜层通过对形成于所述衬底上的初始碳膜层注入改性离子的方法获得，所述目标碳膜层的SP2杂化键的含量高于所述初始碳膜层的SP2杂化键的含量。
15.根据权利要求14所述的半导体结构，其特征在于，所述目标碳膜层的硬度大于所述初始碳膜层的硬度。
16.根据权利要求14所述的半导体结构，其特征在于，所述目标碳膜层的刻蚀选择比高于所述初始碳膜层的刻蚀选择比。
CN202210859721.2A 2022-07-20 2022-07-20 半导体结构及其形成方法 Pending CN117476452A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210859721.2A CN117476452A (zh) 2022-07-20 2022-07-20 半导体结构及其形成方法
PCT/CN2022/109551 WO2024016381A1 (zh) 2022-07-20 2022-08-01 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210859721.2A CN117476452A (zh) 2022-07-20 2022-07-20 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN117476452A true CN117476452A (zh) 2024-01-30

Family

ID=89616889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210859721.2A Pending CN117476452A (zh) 2022-07-20 2022-07-20 半导体结构及其形成方法

Country Status (2)

Country Link
CN (1) CN117476452A (zh)
WO (1) WO2024016381A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378524B2 (ja) * 1999-02-26 2003-02-17 株式会社東芝 電子放出素子及びその製造方法
US20050227079A1 (en) * 2004-04-13 2005-10-13 Ravi Kramadhati V Manufacture of porous diamond films
KR100827528B1 (ko) * 2006-01-11 2008-05-06 주식회사 하이닉스반도체 ｓｐ3 분율이 높은 비정질 탄소를 하드마스크로 이용하는반도체 소자의 제조방법
KR102463893B1 (ko) * 2015-04-03 2022-11-04 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
JP2021174905A (ja) * 2020-04-27 2021-11-01 キオクシア株式会社 半導体装置の製造方法
CN113517189A (zh) * 2021-03-30 2021-10-19 长江存储科技有限责任公司 碳膜的制备方法、碳膜、以及刻蚀方法

Also Published As

Publication number Publication date
WO2024016381A1 (zh) 2024-01-25

Similar Documents

Publication Publication Date Title
US9947549B1 (en) Cobalt-containing material removal
US9659791B2 (en) Metal removal with reduced surface roughness
JP5581366B2 (ja) プラズマ処理装置
US20190006149A1 (en) Apparatus and techniques to treat substrates using directional plasma and point of use chemistry
US9607811B2 (en) Workpiece processing method
US20060201911A1 (en) Methods of etching photoresist on substrates
KR20140037202A (ko) 산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착
JPH05308062A (ja) ドライエッチング方法
WO2006028858A2 (en) Methods of removing photoresist on substrates
US20140263173A1 (en) Methods for improving etching resistance for an amorphous carbon film
TW201633017A (zh) 被處理體之處理方法
KR20210129731A (ko) 고 종횡비 피처 에칭 동안 CD (Critical Dimension) 제어를 위해 그리고 보호 층들을 형성하기 위해 사용된 탄소 기반 증착물들
US10280512B2 (en) Apparatus and method for carbon film deposition profile control
US11495469B2 (en) Method for processing substrates
US10658192B2 (en) Selective oxide etching method for self-aligned multiple patterning
US8664122B2 (en) Method of fabricating a semiconductor device
CN117476452A (zh) 半导体结构及其形成方法
WO2021126365A1 (en) Ribbon beam plasma enhanced chemical vapor deposition system for anisotropic deposition of thin films
CN108133888B (zh) 一种深硅刻蚀方法
Matsuo Reactive ion-beam etching and plasma deposition techniques using electron cyclotron resonance plasmas
JP2000164732A (ja) 半導体装置およびその製造方法
US10607852B2 (en) Selective nitride etching method for self-aligned multiple patterning
KR100557674B1 (ko) 낮은 플라즈마 소스 파워를 사용하여 높은 식각 선택비를구현하는 플라즈마 식각 방법
US20240006158A1 (en) Co-doping to control wet etch rate of fcvd oxide layers
US20230402284A1 (en) Patterning layer modification using directional radical ribbon beam

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination