KR100827528B1 - ｓｐ3 분율이 높은 비정질 탄소를 하드마스크로 이용하는반도체 소자의 제조방법 - Google Patents
ｓｐ3 분율이 높은 비정질 탄소를 하드마스크로 이용하는반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100827528B1 KR100827528B1 KR1020060003135A KR20060003135A KR100827528B1 KR 100827528 B1 KR100827528 B1 KR 100827528B1 KR 1020060003135 A KR1020060003135 A KR 1020060003135A KR 20060003135 A KR20060003135 A KR 20060003135A KR 100827528 B1 KR100827528 B1 KR 100827528B1
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- film
- amorphous carbon
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910003481 amorphous carbon Inorganic materials 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000005259 measurement Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- -1 diamond Chemical compound 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
- E03F5/06—Gully gratings
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
- E03F5/0401—Gullies for use in roads or pavements
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
- E03F5/06—Gully gratings
- E03F2005/066—Gully gratings with means for protecting against vandalism
Landscapes
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Engineering & Computer Science (AREA)
- Hydrology & Water Resources (AREA)
- Public Health (AREA)
- Water Supply & Treatment (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 sp3 분율이 높은 비정질 탄소를 하드마스크로 이용하는 반도체 소자의 제조방법에 관한 것으로, 반도체 소자 제조 공정 중 하드마스크로 비정질 탄소를 증착할 때 탄소 원자 결합 구조가 sp2 구조에서 sp3 구조로 변경되도록 함으로써 하드마스크가 특정 두께 이상으로 도포된 경우에도 정렬 측정을 가능하게 한다.
Description
도 1은 sp2 탄소 결합을 갖는 구조를 나타낸다.
도 2는 sp3 탄소 결합을 갖는 구조를 나타낸다.
본 발명은 sp3 분율이 높은 비정질 탄소를 하드마스크로 이용하는 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 소자 제조 공정 중 하드마스크로 비정질 탄소 (amorphous carbon)를 화학기상 증착 방법 (Chemical Vapor Deposition: 이하 "CVD"라 약칭함)으로 증착할 때 탄소 원자 결합 구조가 sp2 구조에서 sp3 구조로 변경되도록 함으로써 하드마스크가 특정 두께 이상으로 도포된 경우에도 정렬 (alignment) 측정을 가능하게 하는 반도체 소자의 제조방법에 관한 것이다.
90㎚ 이하의 미세 패턴 형성시 패턴의 쓰러짐 현상이 발생하는 것을 방지하기 위하여 포토레지스트 막의 두께를 100㎚ 이하까지 낮춰야 한다. 이 경우, 포토 레지스트 막은 하부층을 식각할 때에 충분히 견딜 정도의 두께가 되지 않기 때문에 새로운 하드마스크가 필요하게 되고, 이러한 하드마스크의 한 예로서 비정질 탄소막을 이용하였다.
상기 비정질 탄소는 유기물과 같은 성질을 갖는 것으로, 하부층을 식각할 때에 충분한 선택비를 나타낼 뿐만 아니라 두껍게 코팅하는 것이 가능하기 때문에, 포토레지스트 막을 충분히 얇게 형성하여도 두꺼운 하부층을 식각할 수 있는 하드마스크로서의 사용이 가능하다. 이는 비정질 탄소가 400℃ 이상의 고온에서 견디기 때문에 비정질 탄소로 형성되는 하드마스크 상부에 또 다른 하드마스크의 역할을 하는 실리콘 산화질화막 (SiON)을 증착할 수 있어 가능한 것이다. 즉, 비정질 탄소와 실리콘 산화질화막의 적층 형태를 이용하여 식각 선택비를 조절함으로써 비정질 탄소 하드마스크의 두께를 충분히 두껍게 할 수 있고, 이에 따라 하부층의 타겟 물질을 충분히 식각할 수 있다.
그러나 비정질 탄소 하드마스크는 그 분자 구조에 의해서 두께가 두꺼워짐에 따라 불투명해져서 반도체 공정 측정상의 중요한 요소인 정렬 측정이 불가능해지므로 특정 두께 이상에서는 사용하지 못한다는 단점이 있다. 이는 비정질 탄소의 결합 구조가 전체적으로 sp2 구조로 이루어져 있고, 이러한 구조의 특성상 일정 두께를 넘어서게 되면 빛이 투과하지 못하는 불투명성을 가지게 되기 때문이다. 즉, 하부층으로 고유전 물질 (high k material)을 사용한 경우에는 하부층에 단차가 있는 경우는 3000Å까지, 단차가 없는 경우는 1500Å까지 그 식별이 가능하며, 저유전 물질 (low k material)을 사용한 경우에는 7000Å까지만 그 두께를 올릴 수 있 으므로, 전반적인 반도체 공정에서 하드마스크로 사용하기에는 한계가 있다.
이에, 본 발명의 목적은 특정 두께 이상에서도 투명성을 유지하여 정렬 측정할 수 있는 비정질 탄소를 하드마스크로 이용하는 반도체 소자의 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명에서는 반도체 소자 제조 공정 중 하드마스크로 비정질 탄소를 CVD 방법으로 증착할 때 탄소 원자 결합 구조가 sp2 구조에서 sp3 구조로 변경되도록 함으로써 하드마스크가 특정 두께 이상으로 도포된 경우에도 정렬 측정을 가능하게 하는 반도체 소자의 제조방법을 제공한다.
이하 본 발명을 상세히 설명한다.
본 발명에서는, 반도체 기판 상부에 피식각층을 형성하는 단계;
상기 피식각층 상부에 제1 하드마스크로서 탄소 원자 결합구조로서 sp3 구조가 지배적인 비정질 탄소막을 증착하는 단계;
상기 비정질 탄소막 상부에 포토레지스트 패턴을 형성하는 단계; 및
상기 포토레지스트 패턴을 식각 마스크로 하부의 층들을 순차적으로 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
이때 sp3 구조가 지배적이라는 의미는, 비정질 탄소막 내에 sp3 탄소 원자 결합구조가 45% 이상 포함되어 있는 것을 의미한다.
이때 상기 비정질 탄소막은 탄소원 CH4 + H2 가스, 온도 상온~200℃, 압력 0.01~1mTorr, 이온 에너지 50~500eV 조건의 화학기상 증착 (CVD) 방법으로 증착되어 탄소 원자 결합구조가 sp2 구조에서 sp3 구조로 변경된다.
상기 포토레지스트 패턴을 형성하기 전에, 비정질 탄소막 상부에 제2 하드마스크막을 도포하는 단계를 더 포함할 수 있다.
제2 하드마스크 막은 실리콘 산화질화막, 실리콘 산화막 또는 실리콘 질화막 등을 사용할 수 있다.
이때, 상기 제1 하드마스크막은 100~500㎚의 두께로 형성되고, 상기 제2 하드마스크막은 25~100㎚의 두께로 형성되며, 상기 포토레지스트 막은 100~500㎚의 두께로 형성되는 것이 바람직하다.
전술한 바와 같이, 비정질 탄소는 그 구조가 전형적인 판상 구조인 sp2로 대부분이 이루어져 있다. 이러한 구조는 탄소의 전형적인 흑연 (graphite) 구조로 적층 형태상 불투명성을 가지게 되고, 이로 인해 일정 두께 이상에서는 반도체 공정상의 정렬 측정이 불가능하다.
따라서, 본 발명에서는 현재 일반적으로 사용되고 있는 비정질 탄소의 지배적인 결합 구조인 sp2 구조를 증착 분위기를 조절하여 sp3가 지배적인 구조로 변경함으로써 구조적 특성을 이용하여 투명성을 확보하고자 하였다. sp3 구조는 현재 다이아몬드와 같은 탄소의 혼성 결합 구조로 sp2가 흑연의 2차원적인 구조인 반면 sp3는 정사면체의 3차원적 결합 구조로 경도가 증가할 뿐만 아니라 sp2 구조에 비하여 투명성이 매우 높다.
이러한 sp2 구조의 sp3 구조로의 변경은 CVD 증착시 이온화된 탄소 이온이 기판과 어느 정도 세기로 충돌 (bombardment) 하는가에 따라서 sp3 구조의 형성이 좌우될 수 있다. 본 발명의 경우 sp3 분율이 높은 비정질 탄소막을 형성하기 위하여 상기한 바와 같이 기존의 CVD 조건에서 이온 에너지를 50~500eV 조건으로 함으로써 비정질 탄소막의 sp3 분율을 크게 높일 수 있다.
이때 이온 에너지가 50eV 미만이면 이온 에너지에 의해 결정되는 충돌의 강도가 종래의 공정과 유사하여 sp3 구조가 잘 형성되지 않고, 500eV를 초과하는 이온 에너지가 가해지면 비정질 탄소막의 스트레스에 의한 접착력 문제가 발생하여 탄소막이 손상되므로 응용이 불가능하다.
또한, 기타 CVD 조건을 조절하면 사용하고자 하는 용도에 맞게 비정질 탄소의 구조적 특성을 변화시킬 수 있다.
이상에서 살펴본 바와 같이, 현재 반도체 공정에서 사용되고 있는 비정질 탄소 하드마스크의 지배적인 구조인 sp2 구조를 sp3가 지배적인 구조로 변형시킬 경우 필름의 투명도가 증가하여 반도체 공정상의 측정 요소인 정렬 측정이 쉬워지므로 기존에 사용되고 있는 비정질 탄소 하드마스크의 두께를 상향할 수 있으며 중첩 정확도 (overlay accuracy)가 향상된다. 또한, 비정질 탄소 하드마스크의 두께를 두껍게 할 수 있으므로 포토레지스트의 두께를 감소시킬 수 있어 경제적으로 유리 하고, 하드마스크를 이용하여 식각할 때 타겟 물질을 더욱 깊게 식각할 수 있으며, 하부층 재료의 두께에 따라 하드마스크의 두께를 조절할 수 있으므로 제2의 다른 하드마스크 없이도 식각 공정이 가능하다는 장점도 있다.
Claims (5)
- 반도체 기판 상부에 피식각층을 형성하는 단계;상기 피식각층 상부에 제1 하드마스크로서 비정질 탄소막을 증착하는 단계;상기 비정질 탄소막 상부에 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 식각 마스크로 하부의 층들을 순차적으로 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조방법에 있어서,상기 비정질 탄소막은 탄소원 CH4 + H2 가스, 온도 상온~200℃, 압력 0.01~1mTorr, 이온 에너지 50~500eV 조건의 화학기상 증착 (CVD) 방법으로 증착되어 탄소 원자 결합구조가 sp2 구조에서 sp3 구조로 변경되며, sp3 탄소 원자 결합구조를 45% 이상 포함한 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 제 1 항에 있어서,상기 포토레지스트 패턴을 형성하기 전에, 비정질 탄소막 상부에 제2 하드마스크막을 도포하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방 법.
- 제 3 항에 있어서,상기 제2 하드마스크 막은 실리콘 산화질화막, 실리콘 산화막 및 실리콘 질화막으로 이루어진 군에서 선택된 것을 특징으로 하는 반도체 소자 제조방법.
- 제 1 항 또는 제 3 항에 있어서,상기 제1 하드마스크막은 100~500㎚의 두께로 형성되고,상기 제2 하드마스크막은 25~100㎚의 두께로 형성되며,상기 포토레지스트 막은 100~500㎚의 두께로 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060003135A KR100827528B1 (ko) | 2006-01-11 | 2006-01-11 | ｓｐ3 분율이 높은 비정질 탄소를 하드마스크로 이용하는반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060003135A KR100827528B1 (ko) | 2006-01-11 | 2006-01-11 | ｓｐ3 분율이 높은 비정질 탄소를 하드마스크로 이용하는반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070074955A KR20070074955A (ko) | 2007-07-18 |
| KR100827528B1 true KR100827528B1 (ko) | 2008-05-06 |
Family
ID=38500175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060003135A Expired - Fee Related KR100827528B1 (ko) | 2006-01-11 | 2006-01-11 | ｓｐ3 분율이 높은 비정질 탄소를 하드마스크로 이용하는반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100827528B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022031475A1 (en) * | 2020-08-07 | 2022-02-10 | Applied Materials, Inc. | Deposition of low-stress carbon-containing layers |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102295525B1 (ko) | 2015-01-16 | 2021-08-30 | 삼성전자 주식회사 | 스핀 코팅용 하드 마스크 조성물 |
| JP6917777B2 (ja) * | 2017-05-24 | 2021-08-11 | リンナイ株式会社 | 浴室空調・風呂システム |
| SG11202009289PA (en) * | 2018-05-03 | 2020-11-27 | Applied Materials Inc | Pulsed plasma (dc/rf) deposition of high quality c films for patterning |
| US11501977B1 (en) * | 2021-05-10 | 2022-11-15 | Nanya Technology Corporation | Semiconductor device and manufacturing method thereof |
| CN117476452A (zh) * | 2022-07-20 | 2024-01-30 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010087189A (ko) * | 2000-02-17 | 2001-09-15 | 조셉 제이. 스위니 | 비정질 탄소층 증착 방법 |
| KR20060058914A (ko) * | 2004-11-26 | 2006-06-01 | 삼성전자주식회사 | 사면체 탄소 화합물로 이루어지는 하드 마스크용 폴리머막및 그 제조 방법과 이를 이용한 미세 패턴 형성 방법 |
| KR20060062586A (ko) * | 2004-12-04 | 2006-06-12 | 주식회사 아이피에스 | 박막 증착 방법 및 이를 이용한 반도체 제조방법 |
-
2006
- 2006-01-11 KR KR1020060003135A patent/KR100827528B1/ko not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010087189A (ko) * | 2000-02-17 | 2001-09-15 | 조셉 제이. 스위니 | 비정질 탄소층 증착 방법 |
| KR20060058914A (ko) * | 2004-11-26 | 2006-06-01 | 삼성전자주식회사 | 사면체 탄소 화합물로 이루어지는 하드 마스크용 폴리머막및 그 제조 방법과 이를 이용한 미세 패턴 형성 방법 |
| KR20060062586A (ko) * | 2004-12-04 | 2006-06-12 | 주식회사 아이피에스 | 박막 증착 방법 및 이를 이용한 반도체 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022031475A1 (en) * | 2020-08-07 | 2022-02-10 | Applied Materials, Inc. | Deposition of low-stress carbon-containing layers |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070074955A (ko) | 2007-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8986921B2 (en) | Lithographic material stack including a metal-compound hard mask | |
| KR100827528B1 (ko) | ｓｐ3 분율이 높은 비정질 탄소를 하드마스크로 이용하는반도체 소자의 제조방법 | |
| US7368390B2 (en) | Photolithographic patterning process using a carbon hard mask layer of diamond-like hardness produced by a plasma-enhanced deposition process | |
| CN109119330B (zh) | 一种半导体器件的形成方法 | |
| TWI720487B (zh) | 具有抗偏折層之半導體裝置 | |
| US7001805B2 (en) | Method for fabricating n-type carbon nanotube device | |
| CN110484869B (zh) | 一种防霉防潮光学薄膜及其制备方法 | |
| WO2003041124A3 (en) | Method of fabricating a gate stack at low temperature | |
| CN100461350C (zh) | 具有有机抗反射涂层(arc)的半导体器件及其制造方法 | |
| JP2005285659A (ja) | 有機ｅｌ装置及びその製造方法 | |
| KR102073414B1 (ko) | 저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 ｐｖｄ ａｌｎ 막 | |
| JP6223116B2 (ja) | 無機光学素子 | |
| CN102437101B (zh) | 一种改进的硬质掩膜与多孔低介电常数值材料的集成方法 | |
| TW202305168A (zh) | 基於薄膜壓力控制的塗佈方法及利用其的塗層結構物 | |
| JP3686582B2 (ja) | 窒化シリコン固体表面保護膜 | |
| CN102832119A (zh) | 低温二氧化硅薄膜的形成方法 | |
| KR101942749B1 (ko) | 다층무기봉지박막 및 이의 제조방법 | |
| JP3926690B2 (ja) | ガスクラスターイオン援用酸化物薄膜形成方法 | |
| JPH06244150A (ja) | エッチング終点検出方法 | |
| TWI384665B (zh) | 有機半導體元件保護層結構及其製造方法 | |
| JPH08288285A (ja) | 絶縁膜の形成方法 | |
| US20090166874A1 (en) | Semiconductor Device and Method of Fabricating the Same | |
| KR20000003908A (ko) | 고밀도 플라즈마 산화막 제조방법 | |
| Castillón et al. | Influence of the bilayer thickness on the optical properties of Al2O3-Y2O3 dielectric nanolaminate films grown by thermal atomic layer deposition | |
| JPH0521433A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20060111 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20061212 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20060111 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20071123 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20080414 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20080428 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20080428 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110325 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |