KR102073414B1 - 저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 ｐｖｄ ａｌｎ 막 - Google Patents

저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 ｐｖｄ ａｌｎ 막 Download PDF

Info

Publication number
KR102073414B1
KR102073414B1 KR1020147030614A KR20147030614A KR102073414B1 KR 102073414 B1 KR102073414 B1 KR 102073414B1 KR 1020147030614 A KR1020147030614 A KR 1020147030614A KR 20147030614 A KR20147030614 A KR 20147030614A KR 102073414 B1 KR102073414 B1 KR 102073414B1
Authority
KR
South Korea
Prior art keywords
hardmask
aluminum nitride
oxygen
hard mask
containing gas
Prior art date
Application number
KR1020147030614A
Other languages
English (en)
Other versions
KR20150022755A (ko
Inventor
용 카오
카즈야 다이토
라주쿠마 자카라주
시안민 탕
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20150022755A publication Critical patent/KR20150022755A/ko
Application granted granted Critical
Publication of KR102073414B1 publication Critical patent/KR102073414B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/581—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Structural Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 일반적으로, 도핑된 알루미늄 질화물 하드마스크, 및 도핑된 알루미늄 질화물 하드마스크를 제조하는 방법에 관한 것이다. 알루미늄 질화물 하드마스크를 형성하는 경우에, 산소와 같은 소량의 도펀트를 부가함으로써, 하드마스크의 습식 에칭 레이트가 상당히 감소될 수 있다. 부가적으로, 도펀트의 존재로 인해, 하드마스크의 입자 사이즈는 도핑되지 않은 알루미늄 질화물 하드마스크와 비교하여 감소된다. 감소된 입자 사이즈는 하드마스크에서의 더 매끄러운(smoother) 피쳐들을 발생시키고, 이는, 하드마스크를 활용하는 경우에 아래놓인 층의 더 정밀한 에칭을 발생시킨다.

Description

저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 ＰＶＤ ＡＬＮ 막{PVD ALN FILM WITH OXYGEN DOPING FOR A LOW ETCH RATE HARDMASK FILM}
본 발명의 실시예들은 일반적으로, 도핑된(doped) 알루미늄 질화물 하드마스크, 및 도핑된 알루미늄 질화물 하드마스크를 제조하는 방법에 관한 것이다.
반도체 디바이스들의 사이즈가 계속 축소됨에 따라, 그러한 작은 디바이스들을 형성하기 위해 필요한 정밀도(precision)가 증가된다. 반도체 칩, 뿐만 아니라, 전기 인터커넥트(electrical interconnect)들을 형성하는 개별적인 피쳐들(features)의 사이즈를 축소시키는 것이 점점 더 어려워지고 있다.
반도체 칩을 제조하기 위해 수행되는 다수의 프로세스들이 존재한다. 패터닝은 그러한 프로세스들 중 하나이다. 패터닝 프로세스에서, 패터닝될 하나 또는 둘 이상의 층들 위에 하드마스크와 같은 마스크가 형성된다. 그 후에, 하드마스크를 활용하여, 노출된 재료(즉, 하드마스크 또는 포토마스크에 의해 덮이지 않은 재료)가 제거되고 아래놓인 층 또는 층들로 하드마스크의 패턴이 전사되도록(transferred), 아래놓인 층 또는 층들이 에천트(etchant)에 노출된다.
이상적인 에칭 프로세스에서, 노출된 재료는 에칭되지만, 하드마스크는 에칭되지 않는다. 즉, 하드마스크는 에천트에 대해 이상적으로 불활성적(inert)이고, 그러한 에천트는 액체 에천트 또는 가스성(gaseous) 에천트의 형태를 취할 수 있다. 하드마스크가 에천트에 대해 불활성적인 경우에, 하드마스크의 피쳐들은 아래놓인 층 또는 층들로 상당히 양호하게 전사될 수 있다.
당연히, 화학적으로 불활성적인 하드마스크는 실제로 제조될 수 없다. 따라서, 하드마스크의 어느 정도의(some) 에칭이 예상된다. 하드마스크가 에칭되므로, 패턴 전사의 정밀도가 손상된다.
따라서, 하드마스크로부터 아래놓인 층으로 패턴을 전사하기 위해 활용되는 에칭 프로세스에 대해 더 화학적으로 불활성적인 하드마스크에 대한 필요성이 당업계에 존재한다.
본 발명은 일반적으로, 도핑된 알루미늄 질화물 하드마스크, 및 도핑된 알루미늄 질화물 하드마스크를 제조하는 방법에 관한 것이다. 알루미늄 질화물 하드마스크를 형성하는 경우에, 산소와 같은 소량의 도펀트를 부가함으로써, 하드마스크의 습식 에칭 레이트가 상당히 감소될 수 있다. 부가적으로, 도펀트의 존재로 인해, 하드마스크의 입자(grain) 사이즈는 도핑되지 않은 알루미늄 질화물 하드마스크와 비교하여 감소된다. 감소된 입자 사이즈는 하드마스크에서의 더 매끄러운(smoother) 피쳐들을 발생시키고, 이는, 하드마스크를 활용하는 경우에 아래놓인 층의 더 정밀한 에칭을 발생시킨다.
일 실시예에서, 하드마스크는 알루미늄 질화물 및 도펀트를 포함한다. 다른 실시예에서, 하드마스크를 제조하는 방법은, 산소 도핑된 알루미늄 질화물 재료를 형성하기 위해, 불활성 가스, 질소 함유 가스, 및 산소 함유 가스를 함유하는 분위기(atmosphere)에서 알루미늄 타겟을 스퍼터링하는 단계를 포함하며, 질소 함유 가스의 양은 산소 함유 가스의 양의 2배보다 더 많다. 방법은 부가적으로, 하드마스크를 형성하기 위해, 산소 도핑된 알루미늄 질화물 재료를 패터닝하는 단계를 포함한다.
다른 실시예에서, 하드마스크를 제조하는 방법은, 산소 도핑된 알루미늄 질화물 재료를 형성하기 위해, 불활성 가스, 질소 함유 가스, 및 산소 함유 가스를 함유하는 분위기에서 알루미늄 질화물 타겟을 스퍼터링하는 단계를 포함하며, 질소 함유 가스의 양은 산소 함유 가스의 양의 2배보다 더 많다. 방법은 부가적으로, 하드마스크를 형성하기 위해, 산소 도핑된 알루미늄 질화물 재료를 패터닝하는 단계를 포함한다.
본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
도 1은 일 실시예에 따른 물리 기상 증착(PVD) 장치의 개략적인 단면도이다.
도 2는 층 위에 형성된 하드마스크의 개략적인 단면도이다.
도 3a 및 도 3b는 각각, 도핑되지 않은 알루미늄 질화물 막 및 산소 도핑된 알루미늄 질화물 막에 대한 입자 구조를 도시한다.
이해를 용이하게 하기 위하여, 도면들에 대해 공통인 동일한 엘리먼트들을 지시하기 위해 가능한 경우에 동일한 참조 번호들이 사용되었다. 일 실시예에서 개시된 엘리먼트들이 구체적인 언급 없이 다른 실시예들에 대해 유익하게 활용될 수 있다는 것이 고려된다.
본 발명은 일반적으로, 도핑된 알루미늄 질화물 하드마스크, 및 도핑된 알루미늄 질화물 하드마스크를 제조하는 방법에 관한 것이다. 알루미늄 질화물 하드마스크를 형성하는 경우에, 산소와 같은 소량의 도펀트를 부가함으로써, 하드마스크의 습식 에칭 레이트가 상당히 감소될 수 있다. 부가적으로, 도펀트의 존재로 인해, 하드마스크의 입자 사이즈는 도핑되지 않은 알루미늄 질화물 하드마스크와 비교하여 감소된다. 감소된 입자 사이즈는 하드마스크에서의 더 매끄러운 피쳐들을 발생시키고, 이는, 하드마스크를 활용하는 경우에 아래놓인 층의 더 정밀한 에칭을 발생시킨다.
도 1은 일 실시예에 따른 PVD 장치(100)의 개략적인 단면도이다. 장치(100)는 챔버 본체(102)를 포함한다. 가스 소스(104)로부터 챔버 본체(102)로 가스가 전달된다. 스퍼터링 타겟(108)은 기판(114)과 대향하여 챔버 본체(102) 내에 배치된다. 스퍼터링 타겟(108)은 백킹 플레이트(backing plate)(106)에 본딩된다(bonded). 전력 소스(110)로부터 백킹 플레이트(106)로 바이어스가 인가된다. 기판(114)은 기판 지지부(112) 상에 배치된다. 기판 지지부(112)는 전력 공급부(116)에 의해 바이어스될 수 있다. 기판 지지부(112)가 전기적으로 플로팅(floating)될 수 있거나 또는 접지에 직접적으로 커플링될 수 있다는 것이 이해되어야 한다. 전력 소스(110)는, DC 전력 소스, 펄스형 DC 전력 소스, AC 전력 소스, 또는 RF 전력 소스를 포함할 수 있다. 백킹 플레이트(106)는 전기 전도성이다.
위에서 논의된 바와 같이, 여기에서 개시된 실시예들은 하드마스크 및 하드마스크를 형성하는 방법에 관한 것이다. 도 2는 층(202) 위에 형성된 하드마스크(204)의 개략적인 단면도이다. 층(202)의 부분(208)을 노출시키기 위해, 피쳐(206)가 내부에 형성되도록 하드마스크(204)가 패터닝되었다. 일 실시예에서, 층(202)은 텅스텐을 포함할 수 있다. 다른 실시예에서, 층(202)은 폴리실리콘을 포함할 수 있다. 하드마스크(204)는 도핑된 알루미늄 질화물을 포함한다. 도펀트는, 산소, 실리콘, 불소, 탄소, 및 이들의 조합들로 구성된 그룹으로부터 선택된 하나 또는 둘 이상의 도펀트들을 포함할 수 있다. 하드마스크(204)는 25 원자 퍼센트까지의 양으로 도펀트를 포함할 수 있다.
도펀트는 몇몇 이점들을 갖는다. 도펀트가 산소인 경우에, 산소는 하드마스크(204)의 응력을 제어할 수 있다. 도펀트로서의 산소의 부재 시에, 도핑되지 않은 알루미늄 질화물 하드마스크는 약 400 MPa의 인장 응력을 가질 것이다. 그러나, 산소는 응력을 매우 낮은 인장 응력으로 또는 심지어 압축 응력으로 상당히 감소시킬 수 있다. 일 실시예에서, 응력 레벨은, 하드마스크(204) 내에 응력이 실질적으로 존재하지 않도록 약 0이다. 하드마스크(204)의 응력은 모든 아래놓인 층들의 잔류 응력(residual stress)을 보상한다. 따라서, 하드마스크(204)가 위에 배치된 구조물의 응력을 보상하기 위해, 하드마스크(204)의 응력이 조정될(tuned) 수 있다.
부가적으로, 산소 도펀트는 결과적인 하드마스크(204)의 입자 사이즈를 감소시킨다. 구체적으로, 산소 도핑된 알루미늄 질화물 하드마스크의 입자 사이즈는, 도핑되지 않은 알루미늄 질화물 하드마스크와 비교하여 더 작은 입자 사이즈를 갖는다. XRD 분석에 의해 측정되는 경우에, 도핑되지 않은 알루미늄 질화물 하드마스크는 [0002] 피크를 갖는다. 그러나, 산소 도핑된 알루미늄 질화물 하드마스크는, 여전히 [0002] 피크를 가지면서, 도핑되지 않은 알루미늄 질화물 하드마스크 [0002] 피크의 높이의 약 1/10인 [0002] 피크를 갖는다. 부가적으로, 산소 도핑된 알루미늄 질화물 하드마스크의 밀도는 도핑되지 않은 알루미늄 질화물 하드마스크의 밀도 미만이다.
산소 도펀트의 존재로 인해, 결과적인 하드마스크는 (도핑되지 않은 알루미늄 질화물 하드마스크와 비교하여) 더 작은 입자 사이즈들을 갖고, 이는, 더 매끄러운 피쳐들(206)을 발생시키고, 따라서 이는, 아래놓인 층(202)을 에칭하기 위한 패터닝 프로세스 동안에, 아래놓인 층(202)의 더 예리하고(sharper) 더 직선적인(straighter) 에칭을 발생시킨다. 부가적으로, 산소 도핑된 알루미늄 질화물 하드마스크는, 도핑되지 않은 알루미늄 질화물 하드마스크들과 비교하여, 훨씬 더 느린 에칭 레이트를 갖는다. 구체적으로, 산소 도핑된 알루미늄 질화물 하드마스크는, 희석된 HF 용액(100:1)에서 분당 약 4 옹스트롬의 습식 에칭 레이트를 갖는 한편, 도핑되지 않은 알루미늄 질화물 하드마스크는 분당 약 18 옹스트롬의 습식 에칭 레이트를 갖는다. 따라서, 일 실시예에서, 위에서 논의된 바와 같이, 산소와 같은 도펀트를 부가하는 것에 의해 완전히 불활성적인 하드마스크가 형성되지는 않지만, 산소와 같은 도펀트를 활용함으로써 훨씬 더 에칭 저항적인(etch resistant) 하드마스크가 형성된다. 더 에칭 저항적인 하드마스크로 인해, 산소 도핑된 알루미늄 질화물 하드마스크는, 에칭 프로세스 동안에 (도핑되지 않은 알루미늄 질화물 하드마스크보다 더 우수하게) 그 자체의 구조를 유지하고, 따라서, 아래놓인 층(202)에서의 더 우수하게 정의된 피쳐들을 발생시킨다.
산소 도핑된 알루미늄 질화물 하드마스크를 형성하는 것에서, 알루미늄-산소 결합들이 거의 형성되지 않거나 전혀 형성되지 않을 정도의 소량의 산소가 활용된다. 하드마스크(204)는, 층(202)을 위에 포함하는 기판(114)과 대향하여 알루미늄 타겟(108)을 제공함으로써 형성될 수 있다. 불활성 가스, 질소 함유 가스, 및 산소 함유 가스가 모두, 가스 소스(104)로부터 챔버 본체(102)로 도입된다. 전력 소스(110)로부터 백킹 플레이트(106)로 전기 바이어스가 인가되면서, 기판(114)은 기판 지지부(112) 상에서 전기적으로 접지된다. 챔버 본체 내에 플라즈마를 생성하고 타겟(108)으로부터 알루미늄 원자들을 배출(eject)시키기 위해, 전력 소스(110)는 DC 전기 바이어스를 스퍼터링 타겟(108)으로 인가한다. 알루미늄 원자들이 질소와 반응하여 알루미늄 질화물이 형성된다. 산소는 알루미늄과 반응하지 않고, 따라서, 기판(114) 상에 형성된 알루미늄 질화물 층을 도핑한다. 일 실시예에서, 타겟(108)이 알루미늄 질화물을 포함할 수 있는 한편, 전력 소스(110)가 RF 전력 소스를 포함한다. 일 실시예에서, 스퍼터링 타겟은 포이즌드(poisoned) 모드에서 동작할 수 있고, 그에 의해, 타겟이 알루미늄을 포함하지만, 타겟의 노출된 표면 상에 알루미늄 질화물 막이 형성된다. 따라서, 스퍼터링 프로세스의 시작에서, 스퍼터링 타겟으로부터 알루미늄 질화물이 스퍼터링된다.
일 실시예에서, 질소 함유 가스는 N2를 포함하고, 산소 함유 가스는 O2를 포함한다. 불활성 가스는 아르곤을 포함할 수 있다. 불활성 가스 대 질소 함유 가스의 비율은 약 1:1 내지 약 1:20일 수 있다. 일 실시예에서, 불활성 가스 대 질소 함유 가스의 비율은 약 1:5일 수 있다. 질소 함유 가스 대 산소 함유 가스의 비율은 2:1 초과이고, 약 100:1 내지 약 20:1일 수 있다. 일 실시예에서, 질소 함유 가스 대 산소 함유 가스의 비율은 약 50:3일 수 있다.
증착되면, 산소 도핑된 하드마스크는 약 25 원자 퍼센트까지의 산소 함량을 가질 수 있다. 일 실시예에서, 산소 함량은 약 10 원자 퍼센트까지일 수 있다. 챔버 본체(102)는, 약 1 mTorr 내지 약 100 mTorr의 챔버 압력, 및 약 25 ℃ 내지 약 500 ℃의 기판 지지부(112) 온도에서 유지될 수 있다. 약 1 kW 내지 약 20 kW의 전력이 전력 소스(110)로부터 스퍼터링 타겟(108)으로 공급될 수 있다. 결과적인 도핑된 알루미늄 질화물 하드마스크는 다결정질(polycrystalline)이다. 도 3a 및 도 3b는 각각, 도핑되지 않은 알루미늄 질화물 막 및 산소 도핑된 알루미늄 질화물 막에 대한 입자 구조를 도시한다. 도 3b에 도시된 바와 같이, 입자 사이즈가 상당히 감소된다.
산소와 같은 도펀트를 활용함으로써, 도핑되지 않은 알루미늄 질화물 하드마스크와 비교하여 더 느린 에칭 레이트를 갖는 알루미늄 질화물 하드마스크가 제조될 수 있다. 부가적으로, 도핑된 알루미늄 질화물 하드마스크는 더 작은 입자 사이즈를 갖고, 따라서, 패터닝되는 경우에 더 매끄러운 표면을 갖는다. 따라서, 도핑된 알루미늄 질화물 하드마스크는, 화학적으로 불활성적이지는 않지만, 패터닝 프로세스 동안에 하부의 층들에 더 섬세한(finer) 더 정밀한(detailed) 피쳐들이 형성되게 허용할 수 있다.
전술한 바가 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이 본 발명의 기본적인 범위로부터 벗어나지 않고 고안될 수 있으며, 본 발명의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 하드마스크를 제조하는 방법으로서,
    산소 도핑된 다결정질(polycrystalline) 알루미늄 질화물 재료를 증착(deposit)하기 위해, 불활성 가스, 질소 함유 가스, 및 산소 함유 가스를 함유하는 분위기(atmosphere)에서 알루미늄 타겟을 스퍼터링하는 단계 ― 상기 질소 함유 가스의 양은 상기 산소 함유 가스의 양의 2배보다 더 많음 ―; 및
    상기 하드마스크를 형성하기 위해, 상기 산소 도핑된 다결정질 알루미늄 질화물 재료를 패터닝하는 단계
    를 포함하는,
    하드마스크를 제조하는 방법.
  2. 제 1 항에 있어서,
    상기 질소 함유 가스는 N2를 포함하는,
    하드마스크를 제조하는 방법.
  3. 제 2 항에 있어서,
    상기 산소 함유 가스는 O2를 포함하는,
    하드마스크를 제조하는 방법.
  4. 제 3 항에 있어서,
    불활성 가스 대 N2의 비(ratio)는 1:1 내지 1:20인,
    하드마스크를 제조하는 방법.
  5. 제 4 항에 있어서,
    불활성 가스 대 N2의 비는 1:5인,
    하드마스크를 제조하는 방법.
  6. 제 5 항에 있어서,
    N2 대 O2의 비는 100:1 내지 20:1인,
    하드마스크를 제조하는 방법.
  7. 제 5 항에 있어서,
    N2 대 O2의 비는 50:3인,
    하드마스크를 제조하는 방법.
  8. 제 1 항에 있어서,
    상기 스퍼터링은 25 ℃ 내지 500 ℃의 온도에서 발생하는,
    하드마스크를 제조하는 방법.
  9. 제 8 항에 있어서,
    상기 스퍼터링은 1 mTorr 내지 100 mTorr의 챔버 압력에서 발생하는,
    하드마스크를 제조하는 방법.
  10. 제 1 항에 있어서,
    상기 스퍼터링은 DC 스퍼터링 또는 펄스형 DC 스퍼터링인,
    하드마스크를 제조하는 방법.
  11. 하드마스크를 제조하는 방법으로서,
    산소 도핑된 다결정질 알루미늄 질화물 재료를 형성하기 위해, 불활성 가스, 질소 함유 가스, 및 산소 함유 가스를 함유하는 분위기에서 알루미늄 질화물 타겟을 스퍼터링하는 단계 ― 상기 질소 함유 가스의 양은 상기 산소 함유 가스의 양의 2배보다 더 많음 ―; 및
    상기 하드마스크를 형성하기 위해, 상기 산소 도핑된 다결정질 알루미늄 질화물 재료를 패터닝하는 단계
    를 포함하는,
    하드마스크를 제조하는 방법.
  12. 제 11 항에 있어서,
    상기 스퍼터링은 RF 스퍼터링인,
    하드마스크를 제조하는 방법.
  13. 삭제
  14. 삭제
  15. 삭제
KR1020147030614A 2012-04-24 2013-04-18 저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 ｐｖｄ ａｌｎ 막 KR102073414B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261637804P 2012-04-24 2012-04-24
US61/637,804 2012-04-24
PCT/US2013/037245 WO2013163004A1 (en) 2012-04-24 2013-04-18 Pvd aln film with oxygen doping for a low etch rate hardmask film

Publications (2)

Publication Number Publication Date
KR20150022755A KR20150022755A (ko) 2015-03-04
KR102073414B1 true KR102073414B1 (ko) 2020-02-04

Family

ID=49483772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147030614A KR102073414B1 (ko) 2012-04-24 2013-04-18 저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 ｐｖｄ ａｌｎ 막

Country Status (7)

Country Link
US (1) US9162930B2 (ko)
EP (1) EP2842158A4 (ko)
JP (1) JP6272830B2 (ko)
KR (1) KR102073414B1 (ko)
CN (1) CN104170068B (ko)
TW (1) TWI575605B (ko)
WO (1) WO2013163004A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6322721B2 (ja) * 2014-11-12 2018-05-09 シャープ株式会社 型の製造方法
US11410937B2 (en) 2020-03-06 2022-08-09 Raytheon Company Semiconductor device with aluminum nitride anti-deflection layer
US11894477B2 (en) 2021-05-17 2024-02-06 Raytheon Company Electrical device with stress buffer layer and stress compensation layer
US11851785B2 (en) 2021-05-21 2023-12-26 Raytheon Company Aluminum nitride passivation layer for mercury cadmium telluride in an electrical device
CN115377400B (zh) * 2022-10-26 2022-12-27 星恒电源股份有限公司 钠离子电池正极材料及其制备方法、正极极片和钠离子电池

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030221620A1 (en) * 2002-06-03 2003-12-04 Semiconductor Energy Laboratory Co., Ltd. Vapor deposition device
KR100636796B1 (ko) * 2005-08-12 2006-10-20 한양대학교 산학협력단 반도체 소자 및 그 제조방법
KR100646296B1 (ko) * 2001-09-12 2006-11-23 닛본 덴끼 가부시끼가이샤 반도체 장치 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
GB0116688D0 (en) * 2001-07-07 2001-08-29 Trikon Holdings Ltd Method of depositing aluminium nitride
JP4024510B2 (ja) * 2001-10-10 2007-12-19 株式会社半導体エネルギー研究所 記録媒体、および基材
KR100532446B1 (ko) * 2003-07-10 2005-11-30 삼성전자주식회사 반도체 소자의 금속배선층 형성방법
US7157366B2 (en) * 2002-04-02 2007-01-02 Samsung Electronics Co., Ltd. Method of forming metal interconnection layer of semiconductor device
US6576482B1 (en) * 2002-05-07 2003-06-10 Texas Instruments Incorporated One step deposition process for the top electrode and hardmask in a ferroelectric memory cell
US7045406B2 (en) 2002-12-03 2006-05-16 Asm International, N.V. Method of forming an electrode with adjusted work function
US6927651B2 (en) * 2003-05-12 2005-08-09 Agilent Technologies, Inc. Acoustic resonator devices having multiple resonant frequencies and methods of making the same
JP3888386B2 (ja) * 2003-08-29 2007-02-28 日本電気株式会社 窒化物半導体基板およびそれを用いた窒化物半導体素子
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
TW200839874A (en) * 2007-03-16 2008-10-01 Au Optronics Corp Manufacturing method for low leakage aluminum nitride dielectric layer
JP4997448B2 (ja) * 2007-12-21 2012-08-08 独立行政法人産業技術総合研究所 窒化物半導体の製造方法および窒化物半導体デバイス
GB0805328D0 (en) * 2008-03-25 2008-04-30 Aviza Technologies Ltd Deposition of an amorphous layer
US8398833B2 (en) * 2008-04-21 2013-03-19 Honeywell International Inc. Use of DC magnetron sputtering systems
JP2011044493A (ja) * 2009-08-19 2011-03-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR102434906B1 (ko) 2010-04-23 2022-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102263175A (zh) * 2010-05-26 2011-11-30 北京北方微电子基地设备工艺研究中心有限责任公司 Led衬底及其制备方法
US8467231B2 (en) 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8467232B2 (en) 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102006586B1 (ko) 2010-08-06 2019-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8446171B2 (en) 2011-04-29 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646296B1 (ko) * 2001-09-12 2006-11-23 닛본 덴끼 가부시끼가이샤 반도체 장치 및 그 제조 방법
US20030221620A1 (en) * 2002-06-03 2003-12-04 Semiconductor Energy Laboratory Co., Ltd. Vapor deposition device
KR100636796B1 (ko) * 2005-08-12 2006-10-20 한양대학교 산학협력단 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
TWI575605B (zh) 2017-03-21
EP2842158A1 (en) 2015-03-04
WO2013163004A1 (en) 2013-10-31
EP2842158A4 (en) 2015-12-02
TW201351503A (zh) 2013-12-16
JP6272830B2 (ja) 2018-01-31
KR20150022755A (ko) 2015-03-04
US20130296158A1 (en) 2013-11-07
CN104170068B (zh) 2019-05-10
CN104170068A (zh) 2014-11-26
US9162930B2 (en) 2015-10-20
JP2015515552A (ja) 2015-05-28

Similar Documents

Publication Publication Date Title
US10410864B2 (en) Hybrid carbon hardmask for lateral hardmask recess reduction
KR102073414B1 (ko) 저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 ｐｖｄ ａｌｎ 막
US7056830B2 (en) Method for plasma etching a dielectric layer
CN107980172A (zh) Vnand拉伸厚teos氧化物
US9236255B2 (en) Methods for forming three dimensional NAND structures atop a substrate
WO2014104290A1 (ja) ドライエッチング方法
KR20090008240A (ko) Ｍｒａｍ 디바이스 구조체에서 전기적 단락을 제거하기 위한 건식 식각정지 방법
TWI404140B (zh) 乾蝕刻方法
TW201835016A (zh) 電漿蝕刻方法
US10658192B2 (en) Selective oxide etching method for self-aligned multiple patterning
US11164752B2 (en) Method of etching a dielectric layer
CN102041508B (zh) 刻蚀沟槽的方法
Khan et al. Inductively coupled plasma reactive ion etching of Al x Ga 1− x N for application in laser facet formation
CN112740360A (zh) 用于图案化应用的高密度碳膜
TW200401946A (en) Process for etching photomasks
US20070128553A1 (en) Method for forming feature definitions
US10134601B2 (en) Zinc oxide-based mask for selective reactive ion etching
JP2001196355A (ja) 半導体装置の製造方法
JPH04137532A (ja) 表面処理方法及びその装置
US11380553B2 (en) Method for fabricating semiconductor device using tilted etch process
US20240112919A1 (en) Low-Temperature Etch
US10607852B2 (en) Selective nitride etching method for self-aligned multiple patterning
US20220044927A1 (en) Deposition of low-stress boron-containing layers
Ying et al. Plasma etching of lead germanate (PGO) ferroelectric thin film
TW202212256A (zh) 低應力含碳層的沉積

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant