TW201835016A - 電漿蝕刻方法 - Google Patents

電漿蝕刻方法 Download PDF

Info

Publication number
TW201835016A
TW201835016A TW106127766A TW106127766A TW201835016A TW 201835016 A TW201835016 A TW 201835016A TW 106127766 A TW106127766 A TW 106127766A TW 106127766 A TW106127766 A TW 106127766A TW 201835016 A TW201835016 A TW 201835016A
Authority
TW
Taiwan
Prior art keywords
gas
etching
bromine
film
plasma etching
Prior art date
Application number
TW106127766A
Other languages
English (en)
Inventor
櫻井隆覺
乾裕俊
Original Assignee
日本瑞翁股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本瑞翁股份有限公司 filed Critical 日本瑞翁股份有限公司
Publication of TW201835016A publication Critical patent/TW201835016A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在此提供一種電漿蝕刻方法，其係蝕刻由堆疊氧化矽薄膜（silicon oxide film）以及氮化矽薄膜（silicon nitride film）而成之多層堆疊體的電漿蝕刻方法，其包含蝕刻步驟，此蝕刻步驟中，併用能由組成式C3 H2 BrF3 表示的含溴之氟碳化合物（fluorocarbon）的氣體以及不含溴之氟碳化合物的氣體，並電漿蝕刻氧化矽薄膜以及氮化矽薄膜。

Description

電漿蝕刻方法
本發明為關於一種電漿蝕刻方法，特別為關於一種在同一蝕刻步驟內蝕刻氮化矽薄膜（silicon nitride film）以及氧化矽薄膜（silicon oxide film）的電漿蝕刻方法。
在半導體元件的製造中，於細微加工被處理體上所形成之薄膜時，會使用處理氣體（treating gas）進行電漿蝕刻。此薄膜可例如為矽化合物薄膜、以碳為主成分的有機膜或以無機物為主成分的無機膜，其中矽化合物薄膜為氮化矽薄膜或氧化矽薄膜等，以碳為主成分的有機膜可藉由非晶形碳或光阻組成物等而形成，以無機物為主成分的無機膜可藉由多晶矽薄膜或非晶矽等而形成。此等薄膜之中，在將一種或多種特定的薄膜設為蝕刻加工對象並將其它薄膜設為非加工對象的情況下，對於被處理體上所形成之非加工對象，需要選擇性蝕刻同一被處理體上之加工對象。亦即，需要提高蝕刻時的選擇性。並且，近年來亦要求進一步減低在製造半導體元件時的環境負荷。
於是，之前已提案有一種用於選擇性蝕刻被處理體的電漿蝕刻方法，此被處理體為設於基板上的氧化矽薄膜（例如參見專利文獻1 ：國際公開第2012/124726號）。專利文獻1中揭示一種使用電漿蝕刻氣體之電漿蝕刻方法，其中電漿蝕刻氣體含有碳數3或4的氟碳化合物（fluorocarbon），此氟碳化合物至少具有一個以上的不飽和鍵及/或醚鍵，且具有溴原子。根據此電漿蝕刻方法，可使用在大氣中的壽命短且環境負荷較小的電漿蝕刻氣體，並對氧化矽薄膜發揮優異的蝕刻選擇性。
近年來，需要將如上述之膜中的多種膜作為加工對象。具體而言，在製造近年需求提高的NAND型快閃記憶體（NAND-type flash memory）時，要求對經堆疊多層氧化矽薄膜與氮化矽薄膜而成之堆疊體進行蝕刻而形成孔洞（hole）。但是，在專利文獻1所記載之使用環境負荷小的特定電漿蝕刻氣體之電漿蝕刻中，雖可蝕刻氧化矽薄膜，但無法在同一蝕刻步驟內蝕刻氮化矽薄膜。
於是，本發明的一目的為提供一種電漿蝕刻方法，其使用環境負荷小的電漿蝕刻氣體，且可在同一蝕刻步驟內高選擇性地蝕刻氧化矽薄膜以及氮化矽薄膜。
本發明人以解決上述課題為目的而進行了專心致志的研討。而後，本發明人發現，在以下的蝕刻步驟可蝕刻氧化矽薄膜以及氮化矽薄膜，進而完成本發明。此蝕刻步驟為：併用能由組成式C3 H2 BrF3 表示的含溴之氟碳化合物的氣體與不含溴之氟碳化合物的氣體作為電漿蝕刻用的處理氣體，其中此含溴之氟碳化合物的環境負荷較小且具有至少一個不飽和鍵。
亦即，本發明的目的在於有利地解決上述課題，本發明的電漿蝕刻方法係蝕刻由堆疊氧化矽薄膜以及氮化矽薄膜而成之多層堆疊體的電漿蝕刻方法，其特徵在於包含以下蝕刻步驟：併用能由組成式C3 H2 BrF3 表示的含溴之氟碳化合物的氣體以及不含溴之氟碳化合物的氣體，而電漿蝕刻前述氧化矽薄膜以及氮化矽薄膜，其中含溴之氟碳化合物為2-溴-3,3,3-三氟丙烯（2-bromo-3,3,3-trifluoropropene）、(Z)-1-溴-3,3,3-三氟丙烯（(Z)-1-bromo-3,3,3-trifluoropropene）、(E)-1-溴-3,3,3-三氟丙烯（(E)-1-bromo-3,3,3-trifluoropropene）及/或3-溴-2,3,3-三氟丙烯（3-bromo-2,3,3-trifluoropropene）。在併用此等特定的含溴之氟碳化合物的氣體與不含溴之氟碳化合物的氣體的蝕刻步驟中，可在同一蝕刻步驟內，高選擇性地蝕刻氧化矽薄膜以及氮化矽薄膜二者。
此外，本說明書中，所謂「在同一蝕刻步驟內」意指未故意變動蝕刻條件的一個蝕刻步驟內。此時，在將經堆疊多層氧化矽薄膜與氮化矽薄膜而成之堆疊體作為被處理體的情況中，為了對每層進行蝕刻，在大部分的蝕刻步驟中於相同時間點被蝕刻的膜，可為氧化矽薄膜以及氮化矽薄膜之任一者，但在蝕刻至層的邊界附近時，有在相同時間點蝕刻此二種膜的狀況。亦即，本發明的電漿蝕刻方法，可在同一蝕刻步驟內，視需要而同時蝕刻氧化矽薄膜以及氮化矽薄膜。
於此，本發明的電漿蝕刻方法，在前述蝕刻步驟中，前述不含溴之氟碳化合物的氣體相對於前述含溴之氟碳化合物的氣體之容量比以未滿2.5為佳。其原因在於，藉由以此指定比率混合使用兩氣體，可進一步提升蝕刻時的選擇性。
於此，本發明中，「不含溴之氟碳化合物的氣體之容量比」係指在將含溴之氟碳化合物的氣體的容量設為1之情況中，不含溴之氟碳化合物的氣體的容量之比率。而且，兩氣體的容量，相當於在蝕刻步驟中往處理容器內導入兩氣體的速度之值。換言之，所謂「不含溴之氟碳化合物的氣體之容量比」，可為表示在蝕刻步驟中是以含溴之氟碳化合物的氣體之幾倍的導入速度，將不含溴之氟碳化合物的氣體導入至處理容器內的值。
並且，本發明的電漿蝕刻方法，以前述含溴之氟碳化合物的氣體包含2-溴-3,3,3-三氟丙烯氣體為佳。其原因在於，可進一步提升蝕刻時的選擇性。
根據本發明，可提供一種電漿蝕刻方法，其使用環境負荷較小的電漿蝕刻氣體，且可在同一蝕刻步驟內蝕刻氧化矽薄膜以及氮化矽薄膜。
以下針對本發明的實施形態進行詳細地說明。本發明的電漿蝕刻方法可用於半導體裝置的製造程序。本發明的電漿蝕刻方法為可電漿蝕刻具有多層堆疊構造的被處理體（以下亦簡稱為「多層堆疊體」）之電漿蝕刻方法，其中多層堆疊體係由堆疊多層氧化矽薄膜以及氮化矽薄膜而成。被處理體只要可在電漿蝕刻時使用即未被特別限定，可為所有的對象物。被處理體可包含例如玻璃基板、單晶矽晶圓（silicon single crystal wafer）、鎵－砷基板。而且，舉例而言，被處理體可在單晶矽晶圓上具備氮化矽薄膜以及視需要所形成之氧化矽薄膜、有機膜及/或無機膜。
此外，在本說明書中，所謂「氧化矽薄膜」係指藉由SiО2 、SiOC、SiOCH等含氧原子的矽化合物所形成之膜。再者，在本說明書中，所謂「氮化矽薄膜」係指藉由Si3 N4 (SiN)、SiCN、SiBCN等含氮原子的矽化合物所形成之膜。又再者，在本說明書中，所謂「有機膜」係指以碳為主成分的膜。所謂「以碳為主成分」係指形成膜的材料中所含之碳的比例超過50質量%，具體係指藉由非晶形碳等碳系材料或光阻組成物等所形成的膜（以下亦稱為阻劑膜）。此外，光阻組成物可列舉為KrF阻劑組成物、ArF阻劑組成物以及X射線阻劑組成物等。再者，在本發明中，所謂「無機膜」係指以氧化矽薄膜或氮化矽薄膜以外之無機物為主成分的膜，該膜之成膜材料中的50%以上為無機物，具體而言，可列舉為多晶矽膜以及非晶矽膜等。
並且，在本發明的電漿蝕刻方法中，所謂「蝕刻」係指半導體裝置的製造步驟等所使用之技術，此技術係對於具備加工對象以及非加工對象的被處理體蝕刻極度高聚集化之細微圖案的技術。並且，所謂「電漿蝕刻」係指對處理氣體施加高頻率的電場而引起輝光放電，而令處理氣體化學性地分離成活性的離子、電子、中性物種（neutral species），並利用此等活性物種（active species）與蝕刻對象材料之化學反應以及因物理衝突所致之反應，而進行蝕刻的技術。
（電漿蝕刻方法）
本發明的電漿蝕刻方法包含蝕刻步驟，此蝕刻步驟係併用能由組成式C3 H2 BrF3 表示的含溴之氟碳化合物的氣體以及不含溴之氟碳化合物的氣體，而電漿蝕刻氧化矽薄膜以及氮化矽薄膜，其中含溴之氟碳化合物為2-溴-3,3,3-三氟丙烯、(Z)-1-溴-3,3,3-三氟丙烯、(E)-1-溴-3,3,3-三氟丙烯及/或3-溴-2,3,3-三氟丙烯。若併用此等特定的含溴之氟碳化合物的氣體以及不含溴之氟碳化合物的氣體作為處理氣體而進行電漿蝕刻，則可在同一蝕刻步驟內蝕刻氧化矽薄膜以及氮化矽薄膜二者。
再者，本發明的電漿蝕刻方法可在上述蝕刻步驟之前，包含在處理容器內載置被處理體的準備步驟。以下針對各步驟進行説明。
＜準備步驟＞
首先，將被處理體設置在電漿蝕刻裝置所具備之乾式蝕刻室（chamber）（亦即，處理容器）內，並將處理容器內進行脫氣而成為真空，其中此被處理體具有由堆疊多層氧化矽薄膜以及氮化矽薄膜而成之多層堆疊構造。此外，本發明的電漿蝕刻方法並未特別限定，可使用一般的電漿蝕刻裝置進行實施。其中，以使用反應式離子蝕刻（Reactive Ion Etching，RIE）裝置為佳。RIE裝置可列舉為螺旋波（helicon wave）方式電漿蝕刻裝置、高頻感應方式電漿蝕刻裝置、平行平板型電漿蝕刻裝置、磁控管方式電漿蝕刻裝置或微波方式電漿蝕刻裝置等。在本發明中，較適當可使用平行平板型電漿蝕刻裝置、高頻感應方式電漿蝕刻裝置以及微波方式電漿蝕刻裝置。其原因在於，可容易地產生高密度區域的電漿。
再者，在準備步驟中，被處理體的溫度可調節成例如-50℃以上，以-20℃以上為較佳，以-10℃以上為更佳，且以300℃以下為佳，以200℃以下為較佳，以100℃以下為更佳。此外，被處理體的溫度例如可利用氦氣等冷卻氣體以及冷卻裝置而控制。且分別以指定的速度以及壓力導入後述各種氣體。各種氣體的導入速度係視處理氣體中之各種氣體的容量比而決定即可。而且，在將處理氣體供給至處理容器內的期間，處理容器內的壓力通常為0.0013Pa（帕）以上且1300Pa以下，以保持在0.13Pa以上且5Pa以下的範圍為佳。
[處理氣體]
處理氣體為能由組成式C3 H2 BrF3 表示的含溴之氟碳化合物的氣體以及不含溴之氟碳化合物的氣體之混合氣體，其中含溴之氟碳化合物的氣體為2-溴-3,3,3-三氟丙烯氣體、(Z)-1-溴-3,3,3-三氟丙烯氣體、(E)-1-溴-3,3,3-三氟丙烯氣體及/或3-溴-2,3,3-三氟丙烯氣體。
於此，以往如上述之專利文獻1，具有至少一個不飽和鍵且能由組成式C3 H2 BrF3 表示的含溴之氟碳化合物的氣體，可被利用於選擇性蝕刻氧化矽薄膜。而且，在專利文獻1中，非屬加工對象且用以形成遮罩的材料，可列舉為各種阻劑膜或非晶形碳膜之有機膜、Si3 N4 等之含氮膜等。換言之，在如專利文獻1所揭示之先前技術中，就使用能由組成式C3 H2 BrF3 表示的含溴之氟碳化合物的氣體之蝕刻方法而言，氮化矽薄膜為非加工對象，且被認為是不會被此氣體蝕刻的膜。
然而，本發明人等獨自地進行研討的結果，發現在能由組成式C3 H2 BrF3 表示的含溴之氟碳化合物的氣體中，藉由將具有特定結構的化合物的氣體與特定氣體混合使用，而意外地也可選擇性地蝕刻氮化矽薄膜。而且，本發明人等進一步進行研討，更嶄新地發現藉由併用此特定結構的C3 H2 BrF3 氣體與不含溴之氟碳化合物的氣體，可朝遮罩選擇性地蝕刻氧化矽薄膜以及氮化矽薄膜二者，進而完成本發明。
於此，遮罩為如上述之有機膜或無機膜，較佳可為由非晶形碳或阻劑膜而成之有機膜。在如非晶形碳或阻劑膜之有機膜以及無機膜上，吸附由C3 H2 BrF3 氣體解離的成分而形成聚合物。藉由此形成之聚合物成分，可保護由非晶形碳或阻劑膜而成之有機膜，因此不會針對有機膜進行蝕刻。而另一方面，則會針對氧化矽薄膜以及氮化矽薄膜二者進行蝕刻。因此，根據本發明的電漿蝕刻方法，可獲得良好的選擇性。於此，在本說明書中，所謂「將氧化矽薄膜以及氮化矽薄膜二者選擇性地」進行蝕刻，意指在同一蝕刻步驟中可蝕刻氧化矽薄膜以及氮化矽薄膜二者，且蝕刻選擇比為1.5以上，並以2.0以上為佳。
此外，蝕刻選擇比係將構成多層堆疊體的氧化矽薄膜以及氮化矽薄膜的蝕刻速度除以遮罩的蝕刻速度而得。而且，各蝕刻速度可藉由本說明書的實施例所記載之方法而算出。蝕刻選擇比愈高，愈可相較於遮罩而更具選擇性地蝕刻屬於加工對象之氧化矽薄膜以及氮化矽薄膜。更具體而言，蝕刻氧化矽薄膜以及氮化矽薄膜的速度愈快且不蝕刻遮罩或者遮罩的蝕刻速度愈慢，則蝕刻選擇比變得愈高。
－能由組成式C3 H2 BrF3 表示的含溴之氟碳化合物的氣體（C3 H2 BrF3 氣體）－
處理氣體必須含有能由組成式C3 H2 BrF3 表示的特定化合物的氣體（以下亦稱為「C3 H2 BrF3 氣體」）。更具體而言，C3 H2 BrF3 氣體必須含有可選自包含2-溴-3,3,3-三氟丙烯氣體、(Z)-1-溴-3,3,3-三氟丙烯氣體、(E)-1-溴-3,3,3-三氟丙烯氣體以及3-溴-2,3,3-三氟丙烯氣體之群組的一種或多種氣體。於此，此等特定化合物的氣體因在分子內具有一個不飽和鍵，故在大氣中的壽命較短且環境負荷小。再者，2-溴-3,3,3-三氟丙烯的沸點為29℃～30℃，(Z)-1-溴-3,3,3-三氟丙烯的沸點為57～58℃，(E)-1-溴-3,3,3-三氟丙烯的沸點為39℃～39.5℃，3-溴-2,3,3-三氟丙烯的沸點為65℃，在供給至處理容器作為處理氣體時容易操作。於此，在一些實施形態中，C3 H2 BrF3 氣體可含有2-溴-3,3,3-三氟丙烯氣體。若處理氣體中所含之C3 H2 BrF3 氣體含有2-溴-3,3,3-三氟丙烯氣體，則可令蝕刻選擇比更為提升。尤其在一些實施形態中，處理氣體可僅含有2-溴-3,3,3-三氟丙烯氣體作為C3 H2 BrF3 氣體。於此情況中，由於電漿蝕刻方法中使用之氣體的種類少，故可提升電漿蝕刻方法的效率性以及便利性。
－不含溴之氟碳化合物的氣體－
再者，處理氣體除了包含上述C3 H2 BrF3 氣體，亦包含不含溴之氟碳化合物的氣體。不含溴之氟碳化合物可使用不含溴素之已知的所有氟碳化合物的氣體。亦即，不含溴之氟碳化合物除了包含碳原子、氟原子以及氫原子，也可包含溴原子以外的原子。不含溴之氟碳化合物係以包含碳原子、氟原子以及氫原子為佳。例如，不含溴之氟碳化合物能為能由組成式CF4 、CSF8 、C4 F8 、C3 H2 F4 、CH3 F、CHF3 、CH2 F2 、C4 F6 以及C5 F8 表示的化合物中之至少一種，較佳能為CF4 、CSF8 以及C4 F8 中之至少一種。此等可使用一種，或混合多種使用。若處理氣體除了含有C3 H2 BrF3 氣體亦含有不含溴之氟碳化合物的氣體，則在同一蝕刻步驟中，可朝遮罩選擇性地蝕刻氧化矽薄膜以及氮化矽薄膜。此外，在可由上述各種組成式表示的不含溴之氟碳化合物之中，存在多種異構物（isomer）的化合物，其只要是由上述組成式所表示，則可為所有的異構物。
－處理氣體中之不含溴之氟碳化合物的氣體的容量比－
於此，在將C3 H2 BrF3 氣體的容量設為1的情況中，處理氣體中之不含溴之氟碳化合物氣體相對於C3 H2 BrF3 氣體之容量比為超過0，以0.05以上為佳，以0.1以上為較佳，且以未滿2.5為佳，以2.2以下為較佳，以2.0以下為更佳。若不含溴之氟碳化合物氣體的容量比未滿上述上限値，則能均衡地提升蝕刻選擇比以及蝕刻速度。並且，若不含溴之氟碳化合物氣體的容量比為上述下限値以上，則可良好地抑制遮罩消失的情形。
此外，即使是在分別併用多種的C3 H2 BrF3 氣體及/或多種的不含溴之氟碳化合物氣體的情況，亦只要基於各自的合計容量所算出之容量比在上述範圍內即可。
－其它氣體－
在蝕刻步驟中，視需要可使用處理氣體再加上稀有氣體（rare gas）或氧氣等之其它氣體。稀有氣體可列舉為選自包含氦氣、氬氣、氖氣、氪氣以及氙氣之群組的至少一種。其中，可較佳地使用氬氣作為稀有氣體。藉由對處理氣體混合使用稀有氣體或氧氣，而可視需要調節蝕刻速度。
－稀有氣體的混合比例－
於蝕刻步驟中使用稀有氣體的情況中，在將上述由C3 H2 BrF3 氣體以及不含溴之氟碳化合物的氣體而成之處理氣體的容量設為1的情況下，稀有氣體的容量比通常可為200以下，以50以下為佳，以10以下為較佳，以3以下為更佳，且通常可為0.1以上。
－氧氣的混合比例－
於蝕刻步驟使用氧氣的情況中，在將上述由C3 H2 BrF3 氣體以及不含溴之氟碳化合物的氣體而成之處理氣體的容量設為1的情況下，氧氣的容量比通常可為50以下，以10以下為佳，以1以下為較佳，且通常可為0.1以上。
此外，上述C3 H2 BrF3 氣體、不含氟之氟碳化合物的氣體、稀有氣體以及氧氣等之各氣體，通常各自獨立地被填充於鋼瓶等容器而進行搬運，並連接、設置於電漿蝕刻裝置。爾後，藉由打開鋼瓶等之閥，各氣體會以指定比例導入受電漿作用之處理容器內，電漿會與各氣體作用，而可在蝕刻步驟令蝕刻進行。
＜蝕刻步驟＞
蝕刻步驟係為一種朝遮罩選擇性電漿蝕刻被處理體上的氧化矽薄膜以及氮化矽薄膜之蝕刻步驟。此選擇性蝕刻，如上所述可藉由將C3 H2 BrF3 氣體以及不含氟之氟碳化合物的氣體混合使用作為處理氣體而實施。較佳為在蝕刻步驟中，以滿足上述容量比的條件之方式，調節供給至處理容器內之上述兩氣體的流量。
於此，在蝕刻步驟中，以將處理容器內設為以下條件為佳。條件為：發射光譜分析滿足組成式C3 H2 BrF3 之氣體所得之CF2 /F比的値成為0.10以上且0.30以下。此外，在本說明書中，C3 H2 BrF3 氣體的CF2 /F比的値，可由利用依據JIS K 0116之發射光譜分析所得之光譜，求出來自CF2 的明線光譜（λ=263nm）的強度値ICF2 與來自F的明線光譜（λ=703nm）的強度値IF ，進而算出（ICF2 /IF ）的値。舉例而言，可依據對處理容器內供給的電力，亦即對處理容器所具備之電極施加的電壓，而控制此CF2 /F之比値。
此外，從更良好地表現電漿蝕刻的效果之觀點而言，較佳為在高密度電漿氣體環境下進行蝕刻步驟。更具體而言，蝕刻步驟中之電漿密度並未特別限定，以1012 /cm3 以上為佳，以1012 /cm3 ～1013 /cm3 為較佳。
而且，本發明的電漿蝕刻方法，可在不變動如各種氣體的流量或對處理容器所具備之電極施加的電壓等各種蝕刻條件的情況下，在同一蝕刻步驟中，朝遮罩選擇性蝕刻氮化矽薄膜以及氧化矽薄膜二者。因此，根據本發明的電漿蝕刻方法，可有效率地蝕刻加工氧化矽薄膜以及氮化矽薄膜的堆疊體。
以下將說明實施例。
以下根據實施例而具體地說明本發明，但本發明並不限定於此等實施例。
在實施例及比較例中所使用的被處理體、電漿蝕刻裝置以及電漿蝕刻條件分別如下所述。並且，分別以下述方式量測以及評價實施例及比較例中之蝕刻速度、蝕刻選擇比以及圖案形狀。
＜被處理體＞
使用以下二種被處理體作為被處理體。
[選擇比評價用被處理體]
選擇比評價用被處理體係使用在單晶矽晶圓上形成有厚度1000nm的氮化矽薄膜（Si3 N4 膜）層而成之晶圓、在單晶矽晶圓上形成有厚度2000nm的氧化矽薄膜（SiO2 膜）層而成之晶圓、在單晶矽晶圓上形成有厚度200nm的非晶形碳膜而成之晶圓，並將其等分別裝設在平行平板型電漿蝕刻裝置的蝕刻室內而成者。
[圖案形狀評價用被處理體]
使用為多層堆疊體之晶圓作為圖案形狀評價用的被處理體，此多層堆疊體係在單晶矽晶圓上，將厚度分別為100nm之氮化矽薄膜（Si3 N4 膜）以及氧化矽薄膜（SiO2 膜），以Si3 N4 膜-SiO2 膜-Si3 N4 膜-SiO2 膜･･･的順序進行堆疊，並在全部共堆疊10層（5組）之10層堆疊膜（多層堆疊膜，厚度1000nm）上，形成有作為遮罩之經圖案化成指定孔洞圖案的非晶形碳膜層（厚度400nm）而成。
＜電漿蝕刻裝置＞
使用平行平板型電漿蝕刻裝置作為電漿蝕刻裝置。平行平板型電漿蝕刻裝置係在蝕刻室（處理容器）內具有上部電極與下部電極，且上部電極的下表面與下部電極的上表面之間隔為35mm。平行平板型電漿產生裝置的上部電極的頻率為60MHz，下部電極的頻率為2MHz。
＜電漿蝕刻條件＞
將上部電極的電力設為1000W，且將下部電極的電力設為360W，並將處理容器內壓力固定在2.7Pa（約20mTorr）而進行蝕刻步驟。溫度條件係設定成上部電極溫度為60℃，處理容器側壁部的溫度為60℃，而且下部電極的溫度為20℃。被處理體的溫度與下部電極的溫度同為20℃。並且在全部的實施例、比較例中，電漿蝕刻的時間設為300秒鐘。
＜蝕刻速度＞
在實施例、比較例中，於蝕刻步驟結束後，利用橢圓偏光儀（ellipsometry）量測所得之各選擇比評價用被處理體的膜厚。將原本的非晶形碳膜的初期膜厚減去所得之非晶形碳膜的膜厚，再除以5，而算出遮罩的蝕刻速度ERM （nm/分鐘）。並且，將原本的氧化矽薄膜以及氮化矽薄膜的初期膜厚減去所得之氧化矽薄膜以及氮化矽薄膜的膜厚，再除以5，而分別算出氧化矽薄膜以及氮化矽薄膜的蝕刻速度（nm/分鐘）。接下來，依據下式（I），算出氧化矽薄膜以及氮化矽薄膜的平均蝕刻速度ERave 。若依據下式（I），則可算出氧化矽薄膜以及氮化矽薄膜的蝕刻速度的調和平均値（harmonic average value）。
氧化矽薄膜以及氮化矽薄膜的平均蝕刻速度ERave =（2×（SiO2 膜的蝕刻速度）×（Si3 N4 膜的蝕刻速度））/（（SiO2 膜的蝕刻速度）+（Si3 N4 膜的蝕刻速度））･･･（I）
＜蝕刻選擇比＞
使用如上所述而算出之各蝕刻速度ERM 以及ERave ，依據下式（II）算出蝕刻選擇比（ES）。
蝕刻選擇比（ES）=（ERave /ERM ）･･･（II）
＜圖案形狀＞
使用掃描式電子顯微鏡觀察經過蝕刻步驟之圖案形狀評價用被處理體。觀察圖案形狀評價用被處理體表面是否發生遮罩消失以及是否發生孔洞阻塞，並依據以下基準進行評價。
關於遮罩消失，若遮罩消失為「無」，則表示遮罩殘留有全部遮罩面積中的5%以上。若遮罩消失為「有」，則表示全部遮罩面積中的超過95%之遮罩已消失。
關於孔洞阻塞，若孔洞阻塞為「無」，則表示孔洞圖案所含之全部孔洞並未阻塞。若孔洞阻塞為「有」，則表示孔洞圖案所含之全部孔洞皆阻塞。
（實施例1）
首先，在準備步驟中，於處理容器內配置圖案形狀評價用被處理體，並令處理容器內成為真空。接下來，在處理容器內，以14sccm的速度導入2-溴-3,3,3-三氟丙烯（C3 H2 BrF3 ），以16sccm的速度導入作為不含溴之氟碳化合物氣體的四氟甲烷（CF4 ），以15sccm的速度導入氧，以40sccm的速度導入氬，並在上述電漿蝕刻條件下進行蝕刻步驟。針對選擇比評價用被處理體亦進行同樣的蝕刻步驟。使用所得之選擇比評價用被處理體，依據上述方法算出蝕刻速度以及蝕刻選擇比。並且，針對所得之圖案形狀評價用被處理體，依據上述方法評價圖案形狀。結果如表1-1所示。
（實施例2）
如表1-1所示，變更2-溴-3,3,3-三氟丙烯（C3 H2 BrF3 ）、四氟甲烷（CF4 ）以及氧的導入速度，除此之外，以與實施例1相同的條件進行電漿蝕刻。接下來，進行與實施例1同樣的各種測定以及評價。結果如表1-1所示。
（實施例3～4）
如表1-1所示，變更2-溴-3,3,3-三氟丙烯（C3 H2 BrF3 ）以及氧的導入速度，並且以5sccm的速度導入三氟甲基五氟化硫（pentafluoro(trifluoromethyl)sulfur，CSF8 ）以代替四氟甲烷（CF4 ）作為不含溴之氟碳化合物氣體，除此以外，以與實施例1相同的條件進行電漿蝕刻。接下來，進行與實施例1同樣的各種測定以及評價。結果如表1-1所示。
（實施例5）
以30sccm的速度導入八氟環丁烷（C4 F8 ）以取代四氟甲烷（CF4 ）作為不含溴之氟碳化合物氣體，除此之外，以與實施例1相同的條件進行電漿蝕刻。接下來，進行與實施例1同樣的各種測定以及評價。結果如表1-1所示。
（比較例1）
如表1-2所示，變更2-溴-3,3,3-三氟丙烯（C3 H2 BrF3 ）以及氧的導入速度，且未導入不含溴之氟碳化合物氣體，除此之外，以與實施例1相同的條件進行電漿蝕刻。接下來，進行與實施例1同樣的各種測定以及評價。結果如表1-2所示。
（比較例2）
除了不導入不含溴之氟碳化合物氣體以外，以與實施例1相同的條件進行電漿蝕刻。接下來，進行與實施例1同樣的各種測定以及評價。結果如表1-2所示。
（比較例3）
除了未導入能由組成式C3 H2 BrF3 表示的含溴之氟碳化合物氣體以外，以與實施例1相同的條件進行電漿蝕刻。接下來，進行與實施例1同樣的各種測定以及評價。結果如表1-2所示。
（比較例4）
除了未導入能由組成式C3 H2 BrF3 表示的含溴之氟碳化合物氣體以外，以與實施例2相同的條件進行電漿蝕刻。接下來，進行與實施例1同樣的各種測定以及評價。結果如表1-2所示。
（比較例5）
未導入不含溴之氟碳化合物氣體，並如表1-2所示地變更氧的導入量，除此之外，以與實施例1相同的條件進行電漿蝕刻。接下來，進行與實施例1同樣的各種測定以及評價。結果如表1-2所示。
（比較例6～8）
未導入能由組成式C3 H2 BrF3 表示的含溴之氟碳化合物氣體，取而代之地以表1-3所示之速度導入2,3,3,3-四氟丙烯（2,3,3,3-tetrafluoropropene，C3 H2 F4 ）。並且，在比較例6以及7中，如表1-3所示地變更四氟甲烷（CF4 ）以及氧的導入速度，此四氟甲烷（CF4 ）為不含溴之氟碳化合物氣體。除此之外，以與實施例1相同的條件進行電漿蝕刻。接下來，進行與實施例1同樣的各種測定以及評價。結果如表1-3所示。
表1-1
表1-2
表1-3
由表1-1～1-3可知，在蝕刻多層堆疊體且此多層堆疊體由堆疊氧化矽薄膜以及氮化矽薄膜而成又具有遮罩的情況中，併用2-溴-3,3,3-三氟丙烯與不含溴之氟碳化合物氣體的實施例1～5可在同一蝕刻步驟內高選擇性地蝕刻氧化矽薄膜以及氮化矽薄膜。
另一方面，如比較例1～4所示，可知在單獨使用2-溴-3,3,3-三氟丙烯或四氟甲烷的情況，亦即在不併用含溴之氟碳化合物氣體與不含溴之氟碳化合物氣體的情況，遮罩會消失。在此等比較例中，由於遮罩會消失，故無法蝕刻多層堆疊體。
並且，在單獨使用2-溴-3,3,3-三氟丙烯且將氧導入速度設為與實施例1幾乎相同的比較例5中，僅多層堆疊體之遮罩下最表面的氧化矽薄膜被蝕刻，且蝕刻停止於氮化矽薄膜。藉此可知，在不併用含溴之氟碳化合物氣體與不含溴之氟碳化合物氣體的情況中，即使是在可蝕刻氧化矽薄膜的條件下，也有無法蝕刻氮化矽薄膜的狀況。因此，可知在不併用含溴之氟碳化合物氣體與不含溴之氟碳化合物氣體的情況中，會無法蝕刻氮化矽薄膜而不可能蝕刻多層堆疊體。
再者，使用2,3,3,3,‐四氟丙烯取代2-溴-3,3,3-三氟丙烯的比較例6～8中，遮罩會消失或孔洞會阻塞。如此一來，可知在不併用含溴之氟碳化合物氣體與不含溴之氟碳化合物氣體的情況中，因無法形成良好的圖案，故無法選擇性地蝕刻多層堆疊體。
根據本發明，使用環境負荷較小的電漿蝕刻氣體，且在同一蝕刻步驟內可高選擇性地蝕刻氧化矽薄膜以及氮化矽薄膜。
無。
無。

Claims (3)

  1. 一種電漿蝕刻方法，為蝕刻由堆疊一氧化矽薄膜（silicon oxide film）以及一氮化矽薄膜（silicon nitride film）而成之一多層堆疊體之電漿蝕刻方法，該電漿蝕刻方法包括：一蝕刻步驟，併用能由組成式C3 H2 BrF3 表示的一含溴之氟碳化合物（fluorocarbon）的氣體以及一不含溴之氟碳化合物的氣體，並電漿蝕刻該氧化矽薄膜以及該氮化矽薄膜，其中該含溴之氟碳化合物為2-溴-3,3,3-三氟丙烯（2-bromo-3,3,3-trifluoropropene）、(Z)-1-溴-3,3,3-三氟丙烯（(Z)-1-bromo-3,3,3-trifluoropropene）、(E)-1-溴-3,3,3-三氟丙烯（(E)-1-bromo-3,3,3-trifluoropropene）及/或3-溴-2,3,3-三氟丙烯（3-bromo-2,3,3-trifluoropropene）。
  2. 如請求項1所述之電漿蝕刻方法，其中在該蝕刻步驟中，該不含溴之氟碳化合物的氣體相對於該含溴之氟碳化合物的氣體之容量比未滿2.5。
  3. 如請求項1或2所述之電漿蝕刻方法，其中該含溴之氟碳化合物的氣體包括2-溴-3,3,3-三氟丙烯氣體。
TW106127766A 2016-08-25 2017-08-16 電漿蝕刻方法 TW201835016A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-165009 2016-08-25
JP2016165009 2016-08-25

Publications (1)

Publication Number Publication Date
TW201835016A true TW201835016A (zh) 2018-10-01

Family

ID=61246657

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127766A TW201835016A (zh) 2016-08-25 2017-08-16 電漿蝕刻方法

Country Status (7)

Country Link
US (1) US10566208B2 (zh)
EP (1) EP3506335A4 (zh)
JP (1) JPWO2018037799A1 (zh)
KR (1) KR20190042556A (zh)
CN (1) CN109564868B (zh)
TW (1) TW201835016A (zh)
WO (1) WO2018037799A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102390158B1 (ko) * 2017-06-08 2022-04-25 쇼와 덴코 가부시키가이샤 에칭 방법
SG11202109169TA (en) * 2019-03-22 2021-09-29 Central Glass Co Ltd Dry etching method and method for producing semiconductor device
JP7277225B2 (ja) * 2019-04-08 2023-05-18 東京エレクトロン株式会社 エッチング方法、及び、プラズマ処理装置
TW202224015A (zh) * 2020-09-14 2022-06-16 日商東京威力科創股份有限公司 蝕刻處理方法及基板處理裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849875B2 (ja) * 2005-11-17 2012-01-11 東京エレクトロン株式会社 プラズマエッチング方法
JP2007189153A (ja) * 2006-01-16 2007-07-26 Elpida Memory Inc 半導体装置の製造方法
WO2012124726A1 (ja) 2011-03-17 2012-09-20 日本ゼオン株式会社 エッチングガスおよびエッチング方法
JPWO2013118660A1 (ja) * 2012-02-09 2015-05-11 東京エレクトロン株式会社 半導体製造装置の製造方法及び半導体製造装置
CN103779203B (zh) * 2012-10-17 2016-11-02 株式会社日立高新技术 等离子蚀刻方法
US9583364B2 (en) * 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial compression
JP6200849B2 (ja) * 2014-04-25 2017-09-20 株式会社日立ハイテクノロジーズ プラズマ処理装置およびドライエッチング方法
JP6636250B2 (ja) * 2015-02-12 2020-01-29 関東電化工業株式会社 ドライエッチングガス組成物及びドライエッチング方法

Also Published As

Publication number Publication date
WO2018037799A1 (ja) 2018-03-01
EP3506335A1 (en) 2019-07-03
US10566208B2 (en) 2020-02-18
EP3506335A4 (en) 2020-04-08
CN109564868B (zh) 2023-04-04
JPWO2018037799A1 (ja) 2019-06-20
KR20190042556A (ko) 2019-04-24
US20190228983A1 (en) 2019-07-25
CN109564868A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
TWI670768B (zh) 電漿蝕刻方法
US7601246B2 (en) Methods of sputtering a protective coating on a semiconductor substrate
TWI671795B (zh) 利用共形碳薄膜減低臨界尺寸之方法
TW201835016A (zh) 電漿蝕刻方法
WO2014104290A1 (ja) ドライエッチング方法
US7122125B2 (en) Controlled polymerization on plasma reactor wall
JP2008198659A (ja) プラズマエッチング方法
JP5850043B2 (ja) エッチングガスおよびエッチング方法
CN108780749B (zh) 等离子体蚀刻方法
JP2004111779A (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
WO2020195559A1 (ja) ドライエッチング方法及び半導体デバイスの製造方法
WO2016117563A1 (ja) プラズマエッチング方法
TWI636121B (zh) 乾式蝕刻方法及乾式蝕刻劑
JP6569578B2 (ja) プラズマエッチング方法
CN110571150B (zh) 高深宽比开口的刻蚀方法及半导体器件
US10497580B2 (en) Plasma etching method
JPH1197415A (ja) ドライエッチング方法およびその装置
Kojima et al. Dual-frequency superimposed RF capacitive-coupled plasma etch process
JP2018032667A (ja) プラズマエッチング方法
JPH04334021A (ja) ドライエッチング方法
JPH04334022A (ja) ドライエッチング方法