CN109564868A - 等离子体蚀刻方法 - Google Patents

等离子体蚀刻方法 Download PDF

Info

Publication number
CN109564868A
CN109564868A CN201780047429.8A CN201780047429A CN109564868A CN 109564868 A CN109564868 A CN 109564868A CN 201780047429 A CN201780047429 A CN 201780047429A CN 109564868 A CN109564868 A CN 109564868A
Authority
CN
China
Prior art keywords
gas
etching
plasma
film
brominated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780047429.8A
Other languages
English (en)
Other versions
CN109564868B (zh
Inventor
樱井隆觉
乾裕俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
Original Assignee
Nippon Zeon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Zeon Co Ltd filed Critical Nippon Zeon Co Ltd
Publication of CN109564868A publication Critical patent/CN109564868A/zh
Application granted granted Critical
Publication of CN109564868B publication Critical patent/CN109564868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种等离子体蚀刻方法,其为对氧化硅膜和氮化硅膜层叠而成的多层层叠体进行蚀刻的等离子体蚀刻方法,包含并用能够由组成式C3H2BrF3表示的含溴的碳氟化合物的气体和不含溴的碳氟化合物的气体,对氧化硅膜和氮化硅膜进行等离子体蚀刻的蚀刻工序。

Description

等离子体蚀刻方法
技术领域
本发明涉及等离子体蚀刻方法,特别涉及在同一个蚀刻工序内对氮化硅膜和氧化硅膜进行蚀刻的等离子体蚀刻方法。
背景技术
在半导体设备的制造中,在对形成于被处理体上的薄膜进行微细加工时,有时使用处理气体进行等离子体蚀刻。这样的薄膜能够为例如:由氮化硅膜、氧化硅膜等硅化合物膜、无定形碳、光致抗蚀剂组合物等形成的以碳为主成分的有机膜;由多晶硅膜、非晶硅等形成的以无机物为主成分的无机膜。这些薄膜中,在将一种或多种的特定薄膜作为蚀刻加工对象、将其它薄膜作为非加工对象的情况下,需要相对于形成于相同的被处理体上的非加工对象而选择性地蚀刻加工对象。即,需要提高蚀刻时的选择性。此外,近年来,要求进一步降低制造半导体设备时的环境负担。
因此,在现有技术中,提出了用于选择性地蚀刻设置在作为被处理体的基板上的氧化硅膜的等离子体蚀刻方法(参考例如专利文献1)。在专利文献1中,公开了一种等离子体蚀刻方法,其使用了含有如下碳氟化合物的等离子体蚀刻气体,即,具有至少一个以上的不饱和键和/或醚键且具有溴原子的、碳原子数为3或4的碳氟化合物。根据该等离子体蚀刻方法,能够使用在大气中寿命短、环境负担较小的等离子体蚀刻气体对氧化硅膜发挥优异的蚀刻选择性。
现有技术文献
专利文献
专利文献1:国际公开第2012/124726号。
发明内容
发明要解决的问题
近年来,需要将如上所述的膜中的多种作为加工对象。具体而言,在制造近年来需求高涨的NAND型闪存时,要求对氧化硅膜和氮化硅膜层叠多层而成的层叠体进行蚀刻而形成孔。然而,专利文献1中记载的使用环境负担小的特定的等离子体蚀刻气体的等离子体蚀刻中,虽然能够蚀刻氧化硅膜,但在同一个蚀刻工序内不能蚀刻氮化硅膜。
因此,本发明的目的在于提供一种等离子体蚀刻方法,其使用环境负担小的等离子体蚀刻气体,能够对氧化硅膜和氮化硅膜在同一个蚀刻工序内高选择性地进行蚀刻。
用于解决问题的手段
本发明人以解决上述问题为目的而进行了深入研究。然后,本发明人发现,将环境负担较小的、具有至少1个不饱和键的、能够由组成式C3H2BrF3表示的含溴的碳氟化合物的气体和不含溴的碳氟化合物的气体作为等离子体蚀刻用的处理气体而并用的蚀刻工序中,能够蚀刻氧化硅膜和氮化硅膜,从而完成了本发明。
即,本发明的目的在于有利地解决上述问题,本发明的等离子体蚀刻方法的特征在于,其为对氧化硅膜和氮化硅膜层叠而成的多层层叠体进行蚀刻的等离子体蚀刻方法,包含并用作为2-溴-3,3,3-三氟丙烯、(Z)-1-溴-3,3,3-三氟丙烯、(E)-1-溴-3,3,3-三氟丙烯和/或3-溴-2,3,3-三氟丙烯的能够由组成式C3H2BrF3表示的含溴的碳氟化合物的气体和不含溴的碳氟化合物的气体,对上述氧化硅膜和氮化硅膜进行等离子体蚀刻的蚀刻工序。在并用这些特定的含溴的碳氟化合物的气体和不含溴的碳氟化合物的气体的蚀刻工序中,能够在同一个蚀刻工序内高选择性地蚀刻氧化硅膜和氮化硅膜两者。
另外,在本说明书中,“同一个蚀刻工序内”是指没有有意改变蚀刻条件的一个蚀刻工序内。此时,在将氧化硅膜和氮化硅膜层叠多层而成的层叠体作为被处理体的情况下,对每个层进行蚀刻,因此在大多数蚀刻工序中在相同时刻被蚀刻的膜能够是氧化硅膜或氮化硅膜的任一者,但是在层的边界附近进行蚀刻的期间,有时两者的膜在相同时刻被蚀刻。也就是说,在本发明的等离子体蚀刻方法中,能够根据需要在同一个蚀刻工序内同时对氧化硅膜和氮化硅膜进行蚀刻。
在此,本发明的等离子体蚀刻方法优选在上述蚀刻工序中的上述不含溴的碳氟化合物的气体与上述含溴的碳氟化合物的气体的容量比小于2.5。这是因为,通过以该规定比率混合使用两种气体,从而能够使蚀刻时的选择性进一步提高。
在此,本发明中“不含溴的碳氟化合物的气体的容量比”是指在将含溴的碳氟化合物的气体的容量设为1的情况下的不含溴的碳氟化合物的气体的容量的比率。而且,两种气体的容量相当于蚀刻工序中向处理容器中导入两种气体的导入速度的值。换言之,“不含溴的碳氟化合物的气体的容量比”能够为表示蚀刻工序中向处理容器内将不含溴的碳氟化合物的气体以含溴的碳氟化合物的气体的几倍的导入速度来导入的值。
此外,本发明的等离子体蚀刻方法优选上述不含溴的碳氟化合物的气体包含2-溴-3,3,3-三氟丙烯气体。这是因为能够使蚀刻时的选择性进一步提高。
发明效果
根据本发明,提供一种蚀刻方法,其能够使用环境负担较小的等离子体蚀刻气体对氧化硅膜和氮化硅膜在同一个蚀刻工序内进行蚀刻。
具体实施方式
以下详细说明本发明的实施方式。本发明的等离子体蚀刻方法能够在半导体设备的制造工艺中被使用。本发明的等离子体蚀刻方法为,能够对具有氧化硅膜和氮化硅膜层叠多层而成的多层层叠结构的被处理体(以下,为了简便也称为“多层层叠体”)进行等离子体蚀刻的等离子体蚀刻方法。被处理体只要能够用于等离子体蚀刻则没有特别限定,能够是所有对象物。作为被处理体,能够包含例如玻璃基板、硅单晶晶片、镓-砷基板。而且,例如,被处理体能够在硅单晶晶片上具有氮化硅膜、根据需要形成的氧化硅膜、有机膜和/或无机膜而成。
另外,在本说明书中,“氧化硅膜”是指由SiO2、SiOC、SiOCH等含有氧原子的硅化合物形成的膜。进而,在本说明书中,“氮化硅膜”是指由Si3N4(SiN)、SiCN、SiBCN等含有氮原子的硅化合物形成的膜。进而,在本说明书中,“有机膜”是指以碳为主成分的膜。“以碳为主成分”是指形成膜的材料中含碳比例超过50质量%,具体而言是由无定形碳等碳系材料、光致抗蚀剂组合物等形成的膜(以下,也称为抗蚀剂膜)。另外,作为光致抗蚀剂组合物,能够举出KrF抗蚀剂组合物、ArF抗蚀剂组合物和X射线抗蚀剂组合物等。进而,在本发明中,“无机膜”是除氧化硅膜、氮化硅膜以外的以无机物为主成分的膜,是指形成膜的材料的超过50%为无机物的膜,具体能够举出多晶硅膜和非晶硅膜等。
此外,本发明的等离子体蚀刻方法中,“蚀刻”是指半导体设备的制造工序等中使用的、在具有加工对象和非加工对象的被处理体蚀刻极其高度集成的精细图案的技术。此外,“等离子体蚀刻”是指对处理气体施加高频率的电场而引起辉光放电,使处理气体分离成化学活性的离子、电子、中性物质,利用这些活性物质与蚀刻对象材料之间的化学反应和基于物理碰撞的反应来进行蚀刻的技术。
(等离子体蚀刻方法)
本发明的等离子体蚀刻方法包含如下蚀刻工序:并用作为2-溴-3,3,3-三氟丙烯、(Z)-1-溴-3,3,3-三氟丙烯、(E)-1-溴-3,3,3-三氟丙烯和/或3-溴-2,3,3-三氟丙烯的能够由组成式C3H2BrF3表示的含溴的碳氟化合物的气体和不含溴的碳氟化合物的气体,蚀刻氧化硅膜和氮化硅膜。如果将这些特定的含溴的碳氟化合物的气体和不含溴的碳氟化合物的气体作为处理气体并用而进行蚀刻,则能够在同一个蚀刻工序内蚀刻氧化硅膜和氮化硅膜两者。
进而,本发明的等离子体蚀刻方法能够在上述蚀刻工序之前包含将被处理体放置在处理容器内的准备工序。以下,说明各个工序。
<准备工序>
首先,将被处理体设置于等离子体蚀刻装置所具有的干蚀刻室(即处理容器)内,对处理容器进行脱气至真空,上述被处理体具有氧化硅膜和氮化硅膜层叠多层而成的多层层叠结构。另外,本发明的等离子体蚀刻方法能够没有特别限定地使用通常的等离子体蚀刻装置来进行实施。其中,优选使用反应性离子蚀刻(RIE)装置。作为RIE装置,能够举出螺旋波方式等离子体蚀刻装置、高频感应方式等离子体蚀刻装置、平行平板型等离子体蚀刻装置、磁控管方式等离子体蚀刻装置或微波方式等离子体蚀刻装置等。在本发明中,能够优选地使用平行平板型等离子体蚀刻装置、高频感应方式等离子体蚀刻装置以及微波方式等离子体蚀刻装置。这是因为,能够容易地产生高密度区域的等离子体。
进而,在准备工艺中,能够将被处理体的温度调节为例如-50℃以上,更优选调节为-20℃以上,进一步优选调节为-10℃以上,优选调节为300℃以下,更优选调节为200℃以下,进一步优选调节为100℃以下。另外,被处理体的温度能够使用例如氦气等冷却气体和冷却装置来控制。向其中以分别成为规定的速度和压力的方式导入后述的各种气体。各种气体的导入速度根据处理气体中的各种气体的容量比来确定即可。而且,在向处理容器内供给处理气体的期间,处理容器内的压力通常保持在0.0013Pa以上且1300Pa以下的范围,优选保持在0.13Pa以上且5Pa以下的范围。
[处理气体]
处理气体是作为2-溴-3,3,3-三氟丙烯气体、(Z)-1-溴-3,3,3-三氟丙烯气体、(E)-1-溴-3,3,3-三氟丙烯气体和/或3-溴-2,3,3-三氟丙烯气体的能够由组成式C3H2BrF3表示的含溴的碳氟化合物的气体和不含溴的碳氟化合物的气体的混合气体。
在此,一直以来,如上述的专利文献1那样,具有至少1个不饱和键的、能够由组成式C3H2BrF3表示的含溴的碳氟化合物的气体用于选择性地蚀刻氧化硅膜。而且,在专利文献1中,作为形成非加工对象的掩模的材料,可举出能够作为各种抗蚀剂膜、无定形碳膜的有机膜、Si3N4等含氮膜等。换言之,在如专利文献1中公开的那样的现有技术中,氮化硅膜在使用能够由组成式C3H2BrF3表示的含溴的碳氟化合物的气体的蚀刻方法中为非加工对象,被认为是不会被该气体蚀刻的膜。
但是,本发明人经过独自研究的结果发现,通过在能够由组成式C3H2BrF3表示的含溴的碳氟化合物的气体中,将具有特定结构的化合物的气体与特定的气体混合使用,意外地还能够选择性地蚀刻氮化硅膜。而且,本发明人经过进一步研究发现,通过将该特定结构的C3H2BrF3气体与不含溴的碳氟化合物的气体并用,能够对氧化硅膜和氮化硅膜两者相对于掩模选择性地进行蚀刻,从而完成了本发明。
在此,掩模是如上所述的有机膜或无机膜,优选能够是由无定形碳、抗蚀剂膜制成的有机膜。在无定形碳、抗蚀剂膜这样的有机膜和无机膜上,吸附从C3H2BrF3气体中解离的成分,形成聚合物。通过这样形成的聚合物成分保护由无定形碳、抗蚀剂膜形成的有机膜,因此不会对有机膜进行蚀刻。另一方面,对氧化硅膜和氮化硅膜两者进行蚀刻。因此,根据本发明的等离子体蚀刻方法,能够得到良好的选择性。在此,在本说明书中,“对氧化硅膜和氮化硅膜两者选择性地”进行蚀刻的意思是能够对氧化硅膜和氮化硅膜两者用同一个蚀刻工序进行蚀刻并且蚀刻选择比为1.5以上,优选为2.0以上。
另外,蚀刻选择比是将构成多层层叠体的氧化硅膜和氮化硅膜的蚀刻速度除以掩模的蚀刻速度来获得的。而且,各蚀刻速度能够通过本说明书的实施例中记载的方法算出。蚀刻选择比越高,越能够相对于掩模将作为加工对象的氧化硅膜和氮化硅膜选择性地进行蚀刻。更具体而言,蚀刻氧化硅膜和氮化硅膜两者的速度越快,不蚀刻掩模或掩模的蚀刻速度越慢,蚀刻选择比越高。
-能够由组成式C3H2BrF3表示的含溴的碳氟化合物的气体(C3H2BrF3气体)-
处理气体需要包含能够由组成式C3H2BrF3表示的特定化合物的气体(以下也称为“C3H2BrF3气体”)。更具体而言,C3H2BrF3气体需要包含选自2-溴-3,3,3-三氟丙烯、(Z)-1-溴-3,3,3-三氟丙烯、(E)-1-溴-3,3,3-三氟丙烯和3-溴-2,3,3-三氟丙烯中的一种或多种气体。在此,这些特定的化合物的气体在分子内具有一个不饱和键,因此在大气中的寿命较短,环境负担小。进而,2-溴-3,3,3-三氟丙烯的沸点为29℃~30℃,(Z)-1-溴-3,3,3-三氟丙烯的沸点为57~58℃,(E)-1-溴-3,3,3-三氟丙烯的沸点为39℃~39.5℃,3-溴-2,3,3-三氟丙烯的沸点为65℃,作为处理气体向处理容器中供给时的处理容易。在此,在一些实施方式中,C3H2BrF3气体能够包含2-溴-3,3,3-三氟丙烯气体。如果处理气体中所包含的C3H2BrF3气体包含2-溴-3,3,3-三氟丙烯气体,则能够进一步提高蚀刻选择比。特别地,在一些实施方式中,处理气体作为C3H2BrF3气体能够只包含2-溴-3,3,3-三氟丙烯气体。在这种情况下,由于等离子体蚀刻方法中使用的气体种类少,因此等离子体蚀刻方法的效率和便利性高。
-不含溴的碳氟化合物的气体-
进而,处理气体除包含上述C3H2BrF3气体以外,还包含不含溴的碳氟化合物的气体。作为不含溴的碳氟化合物,能够使用不含溴的已知的任何碳氟化合物的气体。即,不含溴的碳氟化合物除包含碳原子、氟原子及氢原子以外,有时还包含除溴原子以外的原子。优选不含溴的碳氟化合物由碳原子、氟原子及氢原子构成。例如,不含溴的碳氟化合物为能够由组成式CF4、CSF8、C4F8、C3H2F4、CH3F、CHF3、CH2F2、C4F6、及C5F8表示的化合物中的至少一种,优选能够为CF4、CSF8及C4F8中的至少一种。这些能够使用一种或将多种混合使用。如果处理气体除C3H2BrF3气体以外还含有不含溴的碳氟化合物的气体,则在同一个蚀刻工序中,能够相对于掩模除了对氧化硅膜以外还对氮化硅膜选择性地进行蚀刻。另外,能够由上述各种组成式表示的不含溴的碳氟化合物中,存在多个异构体的化合物只要由上述组成式表示,则能够是任何异构体。
-处理气体中的不含溴的碳氟化合物的气体的容量比-
在此,在将C3H2BrF3气体的容量设为1的情况下,处理气体中的不含溴的碳氟化合物气体与C3H2BrF3气体的容量比为0以上,优选为0.05以上,更优选为0.1以上,优选小于2.5,更优选为2.2以下,进一步优选为2.0以下。如果不含溴的碳氟化合物气体的容量比小于上述上限值,则能够平衡良好地提高蚀刻选择比及蚀刻速度。此外,如果不含溴的碳氟化合物气体的容量比为上述下限值以上,则能够良好地抑制掩模的消失。
另外,即使将多种C3H2BrF3气体和/或多种不含溴的碳氟化合物气体各自并用的情况下,基于各自的合计容量算出的容量比也在上述范围内即可。
-其它气体-
根据需要,在蚀刻工序中能够将稀有气体、氧气等其它气体与处理气体一起使用。作为稀有气体,能够举出选自氦气、氩气、氖气、氪气和氙气中的至少1种。其中,作为稀有气体能够优选使用氩气。通过对处理气体混合使用稀有气体、氧气,从而能够根据需要调节蚀刻速度。
-稀有气体的混合比例-
在蚀刻工序中使用稀有气体的情况下,将由上述C3H2BrF3气体和不含溴的碳氟化合物的气体构成的处理气体的容量设为1时,稀有气体的容量比通常为200以下,优选为50以下,更优选为10以下,进一步优选为3以下,通常能够为0.1以上。
-氧气的混合比例-
在蚀刻工序中使用氧气的情况下,将上述C3H2BrF3气体和不含溴的碳氟化合物的气体构成的处理气体的容量设为1时,,氧气的容量比通常为50以下,优选为10以下,更优选为1以下,通常能够为0.1以上。
另外,上述C3H2BrF3气体、不含氟的碳氟化合物气体、稀有气体,及氧气等各种气体通常各自独立地填充于圆筒容器等容器中而被运输,连接、设置在等离子体蚀刻装置中。而且,通过打开圆筒容器等的阀门,各种气体以规定比例导入到接受等离子体的作用的处理容器中,等离子体作用于各种气体,能够在蚀刻工序中进行蚀刻。
<蚀刻工序>
蚀刻工序为相对于掩模对被处理体上的氧化硅膜和氮化硅膜选择性地进行等离子体蚀刻的蚀刻工序。该选择性的蚀刻如上所述,能够通过混合使用C3H2BrF3气体与不含氟的碳氟化合物气体作为处理气体从而实施。优选在蚀刻工序中调节向处理容器内供给的上述两种气体的流量,以满足上述容量比的条件。
在此,在蚀刻工序中,优选将处理容器内设为如下条件,即,对满足组成式C3H2BrF3的气体进行发光光谱分析而得到的CF2/F比值为0.10以上且0.30以下的条件。另外,在本说明书中,C3H2BrF3气体的CF2/F比值能够根据通过按照JISK 0116的发光光谱分析获得的光谱,求得源自CF2的亮线谱(λ=263nm)的强度值ICF2和源自F的亮线谱(λ=703nm)的强度值IF,作为(ICF2/IF)的值算出。该CF2/F比值能够基于例如提供给处理容器内的电力,即施加到处理容器所具有的电极的电压来控制。
另外,从更良好地显现等离子体蚀刻的效果的观点出发,期望在高密度等离子体环境下进行蚀刻工序。更具体而言,蚀刻工序中的等离子体密度没有特别限定,优选为1012/cm3以上,更优选为1012/cm3~1013/cm3
而且,本发明的等离子体蚀刻方法能够在不改变各种气体的流量、施加到处理容器所具有的电极的电压等诸多蚀刻条件的情况下,相对于掩模对氮化硅膜和氧化硅膜两者用同一个蚀刻工序选择性地进行蚀刻。因此,根据本发明的等离子体蚀刻方法,能够高效地蚀刻加工氮化硅膜和氧化硅膜的层叠体。
实施例
以下基于实施例具体说明本发明,但本发明并不限定于这些实施例。
实施例及比较例中使用的被处理体、等离子体蚀刻装置及等离子体蚀刻条件分别如下所述。此外,实施例及比较例中的蚀刻速度、蚀刻选择比及图案形状分别以如下方式进行测定及评价。
<被处理体>
作为被处理体使用以下两种被处理体。
[选择比评价用被处理体]
作为选择比评价用被处理体,使用在硅单晶晶片上形成厚度为1000nm的氮化硅膜(Si3N4膜)层而成的晶片、在硅单晶晶片上形成厚度为2000nm的氧化硅膜(SiO2膜)层而成的晶片、在硅单晶晶片上形成厚度为200nm的无定形碳膜而成的晶片,分别设置在平行平板型等离子体蚀刻装置的蚀刻室内。
[图案形状评价用被处理体]
作为图案形状评价用被处理体,使用如下晶片,该晶片是在硅单晶晶片上,将各自厚度为100nm的氮化硅膜(Si3N4膜)和氧化硅膜(SiO2膜)按Si3N4膜-SiO2膜-Si3N4膜-SiO2膜…的顺序全部层叠10层(5对),制成10层层叠膜(多层层叠膜,厚度1000nm),在该10层层叠膜上形成作为掩模的具有规定的孔图案的无定形碳膜层(厚度:400nm)的多层层叠体。
<等离子体蚀刻装置>
作为等离子体蚀刻装置,使用平行平板型等离子体蚀刻装置。平行平板型等离子体蚀刻装置在蚀刻室(处理容器)内具有上部电极和下部电极,上部电极的下表面与下部电极的上表面的间隔为35mm。平行平板型等离子体产生装置的上部电极的频率为60MHz,下部电极的频率为2MHz。
<等离子体蚀刻条件>
蚀刻工序是将上部电极的电功率设为1000W、下部电极的电功率设为360W,并且将处理容器内压力固定在2.7Pa(约20mTorr)而进行的。温度条件设定成上部电极的温度为60℃、处理容器侧壁部的温度为60℃、且下部电极的温度为20℃。被处理体的温度与下部电极的温度相同为20℃。此外,全部的实施例、比较例中,等离子体蚀刻的时间设为300秒。
<蚀刻速度>
实施例、比较例中,蚀刻工序结束后,用椭偏仪测定得到的各选择比评价用被处理体的膜厚。从原无定形碳膜的初始膜厚度减去所得到的无定形碳膜的膜厚度并除以5,从而算出掩模的蚀刻速度ERM[nm/分钟]。此外,从原氧化硅膜和氮化硅膜的初始膜厚度减去所得到的氧化硅膜和氮化硅膜的膜厚度并除以5,分别算出氧化硅膜和氮化硅膜的蚀刻速度[nm/分钟]。然后,根据下式(I)算出氧化硅膜和氮化硅膜的平均蚀刻速度ERave。根据下式(I),算出氧化硅膜和氮化硅膜的蚀刻速度的调和平均值。
氧化硅膜和氮化硅膜的平均蚀刻速度ERave=(2×(SiO2膜的蚀刻速度)×(Si3N4膜的蚀刻速度))/((SiO2膜的蚀刻速度)+(Si3N4膜的蚀刻速度))···(I)
<蚀刻选择比>
使用如上所述算出的各蚀刻速度ERM和Rave,根据下式(II)算出蚀刻选择比(ES)。
蚀刻选择比(ES)=(ERave/ERM)…(II)
<图案形状>
用扫描型电子显微镜观察经过蚀刻工序的图案形状评价用被处理体。在图案形状评价用被处理体表面,观察掩模是否消失以及是否产生孔的闭塞,按以下基准进行评价。
[掩模的消失]
掩模的消失“无”:全部掩模面积中的5%以上残留
掩模的消失“有”:全部掩模面积中超过95%以上消失
[孔的闭塞]
孔的闭塞“无”:孔图案所包含的全部孔未闭塞。
孔的闭塞“有”:孔图案所包含的的全部孔闭塞。
(实施例1)
首先,在准备工序中,在处理容器内配置图案形状评价用被处理体,将处理容器内抽真空。然后,在处理容器内以14sccm的速度导入2-溴-3,3,3-三氟丙烯(CC3H2BrF3),以16sccm的速度导入作为不含溴的碳氟化合物气体的四氟甲烷(CF4),以15sccm的速度导入氧气,以40sccm的速度导入氩气,在上述等离子体蚀刻条件下进行蚀刻工序。对选择比评价用被处理体也进行同样的蚀刻工序。使用得到的选择比评价用被处理体,按上述方法算出蚀刻速度和蚀刻选择比。此外,按上述方法对得到的图案形状评价用被处理体评价图案的形状。结果如表1所示。
(实施例2)
将2-溴-3,3,3-三氟丙烯(CC3H2BrF3)、四氟甲烷(CF4)和氧气的导入速度如表1所示那样进行变更,除此以外以与实施例1相同的条件进行等离子体蚀刻。然后,与实施例1同样地进行各种测定和评价。结果如表1所示。
(实施例3~4)
将2-溴-3,3,3-三氟丙烯(C3H2BrF3)和氧气的导入速度如表1所示那样进行变更,作为不含溴的碳氟化合物气体,代替四氟甲烷(CF4)而以5sccm的速度导入五氟(三氟甲基)硫(CSF8),除此以外以与实施例1相同的条件进行等离子体蚀刻。然后,与实施例1同样地进行各种测定和评价。结果如表1所示。
(实施例5)
作为不含溴的碳氟化合物气体,代替四氟甲烷(CF4)而以30sccm的速度导入八氟环丁烷(C4F8),除此以外以与实施例1相同的条件进行等离子体蚀刻。然后,与实施例1同样地进行各种测定和评价。结果如表1所示。
(比较例1)
将2-溴-3,3,3-三氟丙烯(C3H2BrF3)和氧气的导入速度如表1所示那样进行变更,不导入不含溴的碳氟化合物气体,除此以外以与实施例1相同的条件进行等离子体蚀刻。然后,与实施例1同样地进行各种测定和评价。结果如表1所示。
(比较例2)
不导入不含溴的碳氟化合物气体,除此以外以与实施例1相同的条件进行等离子体蚀刻。然后,与实施例1同样地进行各种测定和评价。结果如表1所示。
(比较例3)
不导入能够由组成式C3H2BrF3表示的含溴的碳氟化合物气体,除此以外以与实施例1相同的条件进行等离子体蚀刻。然后,与实施例1同样地进行各种测定和评价。结果如表1所示。
(比较例4)
不导入能够由组成式C3H2BrF3表示的含溴的碳氟化合物气体,除此以外以与实施例2相同的条件进行等离子体蚀刻。然后,与实施例1同样地进行各种测定和评价。结果如表1所示。
(比较例5)
不导入不含溴的碳氟化合物气体,氧气的导入量变更为如表1所示,除此以外以与实施例1相同的条件进行等离子体蚀刻。然后,与实施例1同样地进行各种测定和评价。结果如表1所示。
(比较例6~8)
不导入能够由组成式C3H2BrF3表示的含溴的碳氟化合物气体,作为代替,以表1所示的速度导入2,3,3,3-四氟丙烯(C3H2F4)。此外,比较例6和7中,将作为不含溴的碳氟化合物气体的四氟甲烷(CF4)和氧气的导入速度如表1所示进行变更。除了这些点以外,在与实施例1相同的条件下进行等离子体蚀刻。然后,与实施例1同样地进行各种测定和评价。结果如表1所示。
[表1]
根据表1可知,在并用2-溴-3,3,3-三氟丙烯和不含溴的碳氟化合物气体的实施例1~5中,在对层叠氧化硅膜和氮化硅膜而成的、还具有掩模的多层层叠体进行蚀刻的情况下,能够在同一个蚀刻工序内高选择性地蚀刻氧化硅膜和氮化硅膜。
另一方面可知,如比较例1~4那样,在单独使用2-溴-3,3,3-三氟丙烯或四氟甲烷的情况下,即在没有并用含溴的碳氟化合物气体和不含溴的碳氟化合物气体的情况下,可能产生掩模的消失。在这些比较例中,由于产生掩模的消失,所以不能蚀刻多层层叠体。
此外,在单独使用2-溴-3,3,3-三氟丙烯并且将氧气导入速度设为与实施例1基本相同的比较例5中,只有多层层叠体的掩模最下表面的氧化硅膜被蚀刻,蚀刻在氮化硅膜上停止。由此可知,当没有并用含溴的碳氟化合物气体和不含溴的碳氟化合物气体的情况下,即使在能够蚀刻氧化硅膜的条件下,有时也不能蚀刻氮化硅膜。因此可知,在没有并用含溴的碳氟化合物气体和不含溴的碳氟化合物气体的情况下,不能蚀刻氮化硅膜,不可能蚀刻多层层叠体。
进而,在代替2-溴-3,3,3-三氟丙烯而使用2,3,3,3-四氟丙烯的比较例6~8中,产生了掩模的消失或孔的闭塞。可知,像这样在没有并用含溴的碳氟化合物气体和不含溴的碳氟化合物气体的情况下,不能形成良好的图案,因此不能选择性地蚀刻多层层叠体。
产业上的可利用性
根据本发明,能够使用环境负担较小的等离子体蚀刻气体在同一个蚀刻工序内高选择性地蚀刻氧化硅膜和氮化硅膜。

Claims (3)

1.一种等离子体蚀刻方法,其为对氧化硅膜和氮化硅膜层叠而成的多层层叠体进行蚀刻的等离子体蚀刻方法,包含:
并用作为2-溴-3,3,3-三氟丙烯、(Z)-1-溴-3,3,3-三氟丙烯、(E)-1-溴-3,3,3-三氟丙烯和/或3-溴-2,3,3-三氟丙烯的能够由组成式C3H2BrF3表示的含溴的碳氟化合物的气体和不含溴的碳氟化合物的气体,对所述氧化硅膜和所述氮化硅膜进行等离子体蚀刻的蚀刻工序。
2.根据权利要求1所述的等离子体蚀刻方法,其中,所述蚀刻工序中的所述不含溴的碳氟化合物的气体与所述含溴的碳氟化合物的气体的容量比小于2.5。
3.根据权利要求1或2中所述的等离子体蚀刻方法,其中,所述含溴的碳氟化合物的气体包含2-溴-3,3,3-三氟丙烯气体。
CN201780047429.8A 2016-08-25 2017-07-21 等离子体蚀刻方法 Active CN109564868B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016165009 2016-08-25
JP2016-165009 2016-08-25
PCT/JP2017/026553 WO2018037799A1 (ja) 2016-08-25 2017-07-21 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
CN109564868A true CN109564868A (zh) 2019-04-02
CN109564868B CN109564868B (zh) 2023-04-04

Family

ID=61246657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780047429.8A Active CN109564868B (zh) 2016-08-25 2017-07-21 等离子体蚀刻方法

Country Status (7)

Country Link
US (1) US10566208B2 (zh)
EP (1) EP3506335A4 (zh)
JP (1) JPWO2018037799A1 (zh)
KR (1) KR20190042556A (zh)
CN (1) CN109564868B (zh)
TW (1) TW201835016A (zh)
WO (1) WO2018037799A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3624171B1 (en) * 2017-06-08 2021-09-08 Showa Denko K.K. Etching method
US20220157614A1 (en) * 2019-03-22 2022-05-19 Central Glass Company, Limited Dry Etching Method and Method for Producing Semiconductor Device
JP7277225B2 (ja) * 2019-04-08 2023-05-18 東京エレクトロン株式会社 エッチング方法、及び、プラズマ処理装置
TW202224015A (zh) * 2020-09-14 2022-06-16 日商東京威力科創股份有限公司 蝕刻處理方法及基板處理裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967786A (zh) * 2005-11-17 2007-05-23 东京毅力科创株式会社 等离子体蚀刻方法
US20140073139A1 (en) * 2011-03-17 2014-03-13 Zeon Corporation Etching gas and etching method
CN103779203A (zh) * 2012-10-17 2014-05-07 株式会社日立高新技术 等离子蚀刻方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189153A (ja) * 2006-01-16 2007-07-26 Elpida Memory Inc 半導体装置の製造方法
WO2013118660A1 (ja) * 2012-02-09 2013-08-15 東京エレクトロン株式会社 半導体製造装置の製造方法及び半導体製造装置
US9583363B2 (en) * 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial distension
JP6200849B2 (ja) * 2014-04-25 2017-09-20 株式会社日立ハイテクノロジーズ プラズマ処理装置およびドライエッチング方法
JP6636250B2 (ja) * 2015-02-12 2020-01-29 関東電化工業株式会社 ドライエッチングガス組成物及びドライエッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967786A (zh) * 2005-11-17 2007-05-23 东京毅力科创株式会社 等离子体蚀刻方法
US20140073139A1 (en) * 2011-03-17 2014-03-13 Zeon Corporation Etching gas and etching method
CN103779203A (zh) * 2012-10-17 2014-05-07 株式会社日立高新技术 等离子蚀刻方法

Also Published As

Publication number Publication date
US20190228983A1 (en) 2019-07-25
US10566208B2 (en) 2020-02-18
EP3506335A4 (en) 2020-04-08
CN109564868B (zh) 2023-04-04
KR20190042556A (ko) 2019-04-24
TW201835016A (zh) 2018-10-01
EP3506335A1 (en) 2019-07-03
WO2018037799A1 (ja) 2018-03-01
JPWO2018037799A1 (ja) 2019-06-20

Similar Documents

Publication Publication Date Title
KR100971045B1 (ko) 수증기 및 희석 가스를 이용하여 강화되는 수소 애슁 방법
US7473377B2 (en) Plasma processing method
CN109564868A (zh) 等离子体蚀刻方法
JP4825911B2 (ja) 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
CN100485883C (zh) 等离子体灰化方法
WO2014104290A1 (ja) ドライエッチング方法
JP6544215B2 (ja) ドライエッチング方法
CN107749389A (zh) 对多孔质膜进行蚀刻的方法
JP5850043B2 (ja) エッチングガスおよびエッチング方法
JP6773110B2 (ja) プラズマエッチング方法
TW536756B (en) Method of removing silicon nitride film
JP7445150B2 (ja) ドライエッチング方法及び半導体デバイスの製造方法
TWI636121B (zh) 乾式蝕刻方法及乾式蝕刻劑
TW202008461A (zh) 電漿處理方法及電漿灰化裝置
KR102662180B1 (ko) 에칭 방법
JP2017050413A (ja) プラズマエッチング方法
US10438774B2 (en) Etching method and plasma processing apparatus
WO2017164089A1 (ja) プラズマエッチング方法
JP3834004B2 (ja) エッチング後処理方法
JP4681215B2 (ja) 低誘電率層間絶縁膜のドライエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant