WO2016117563A1 - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
WO2016117563A1
WO2016117563A1 PCT/JP2016/051456 JP2016051456W WO2016117563A1 WO 2016117563 A1 WO2016117563 A1 WO 2016117563A1 JP 2016051456 W JP2016051456 W JP 2016051456W WO 2016117563 A1 WO2016117563 A1 WO 2016117563A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
silicon
plasma etching
etching
gas
Prior art date
Application number
PCT/JP2016/051456
Other languages
English (en)
French (fr)
Inventor
裕俊 乾
Original Assignee
日本ゼオン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本ゼオン株式会社 filed Critical 日本ゼオン株式会社
Priority to CN201680005474.2A priority Critical patent/CN107112233A/zh
Priority to KR1020177022401A priority patent/KR20170106380A/ko
Priority to US15/541,812 priority patent/US10090168B2/en
Priority to JP2016570657A priority patent/JPWO2016117563A1/ja
Priority to SG11201705639VA priority patent/SG11201705639VA/en
Publication of WO2016117563A1 publication Critical patent/WO2016117563A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Definitions

  • the present invention relates to a method for plasma etching a silicon-containing film.
  • three-dimensional semiconductor memories such as three-dimensional NAND flash memories
  • plasma etching is usually performed on a multilayer film in which insulating films having different dielectric constants are alternately stacked to form holes and trenches.
  • An example of such a multilayer film is one in which a silicon oxide film and a silicon nitride film are stacked.
  • the etching conditions to be employed are It is necessary to be appropriate for all the films constituting the multilayer film.
  • the processing time tends to be longer when plasma etching the multilayer film than the plasma etching of the single layer film. Therefore, in the plasma etching process of the multilayer film, there are problems that holes and the like are blocked by the deposited film, a shape abnormality such as bowing occurs, and the mask disappears.
  • Patent Document 2 a fluorinated hydrocarbon compound having an alicyclic structure or an unsaturated bond represented by the formula: C 4 H 2 F 6 , C 4 H 3 F 5 , or C 4 H 4 F 4 is treated.
  • a method for etching a silicon-containing film using as a gas is described.
  • CF 4 , C 4 F 6 and the like are also listed as the second gas that can be used with these fluorinated hydrocarbon compounds.
  • plasma etching is performed using a processing gas containing a fluorinated hydrocarbon compound having an alicyclic structure or an unsaturated bond as described in this document, holes and the like are likely to be clogged. Was not suitable for fine processing.
  • the present invention has been made in view of the above-described prior art, and is a method of selectively etching a silicon-containing film with respect to a mask, which can form well-shaped holes and trenches in a short time.
  • An object of the present invention is to provide a plasma etching method.
  • “selectively etching the silicon-containing film with respect to the mask” means that the “selection ratio of the silicon-containing film to the mask” defined by the following formula is a high value of 4 or more. Say.
  • the present inventor diligently studied a plasma etching method for a silicon-containing film using a processing gas.
  • the silicon-containing film can be selectively etched with respect to the mask by using a combination of a specific chain saturated fluorinated hydrocarbon compound and a specific gaseous fluorine-containing compound as a processing gas. It has been found that holes and trenches having good shapes can be formed in a short time, and the present invention has been completed.
  • a plasma etching method comprising: [2] The plasma etching method according to [1], wherein a volume ratio of the chain saturated fluorinated hydrocarbon compound and the gaseous fluorine-containing compound is 1:99 to 99: 1.
  • the processing gas further contains a reactive gas, and the volume ratio of the total of the chain saturated fluorinated hydrocarbon compound and the gaseous fluorine-containing compound to the reactive gas is 1
  • the plasma etching method according to any one of [1] to [3], which is 0.1 to 1: 5.
  • the treatment gas further contains a non-reactive gas, and a volume ratio of the total of the chain saturated fluorinated hydrocarbon compound and the gaseous fluorine-containing compound to the non-reactive gas is The plasma etching method according to any one of [1] to [5], which is 1: 0.1 to 1: 5.
  • a plasma etching method for selectively etching a silicon-containing film with respect to a mask and capable of forming a well-shaped hole or trench in a short time.
  • the method of the present invention is a method of plasma etching a silicon-containing film using a processing gas, wherein the processing gas is a chain saturated fluorinated hydrocarbon compound represented by the above formula (1) [hereinafter referred to as “etching gas”. ( ⁇ ) ”. And a gaseous fluorine-containing compound that functions as a fluorine radical supply source under plasma etching conditions (excluding the compound represented by the formula (1)) [hereinafter referred to as “etching gas ( ⁇ )”] is there. And containing.
  • etching is a technique used in a semiconductor device manufacturing process or the like, and refers to etching a very highly integrated fine pattern on an object to be processed.
  • “Plasma etching” refers to applying a high-frequency electric field to an etching gas to cause glow discharge, separating the etching gas into chemically active ions and radicals, and using the reactivity to perform etching. It refers to the technology to be performed.
  • etching gas ( ⁇ ) constituting the processing gas used in the method of the present invention is represented by the following formula (1):
  • etching gas ( ⁇ ) a compound represented by the formula: C 3 H 7 F, such as 1-fluoropropane and 2-fluoropropane; Compounds of formula C 3 H 6 F 2 such as 1,1-difluoropropane, 1,2-difluoropropane, 1,3-difluoropropane, 2,2-difluoropropane; Formulas such as 1,1,1-trifluoropropane, 1,1,2-trifluoropropane, 1,2,2-trifluoropropane, 1,1,3-trifluoropropane, etc .: C 3 H 5 F 3 A compound represented by: Compounds of formula C 4 H 9 F, such as 1-fluoro-n-butane, 2-fluoro-n-butane, 1-fluoro-2-methylpropane, 2-fluoro-2-methylpropane; 1,1-difluoro-n-butane, 1,2-difluoro-n-butane, 1,3-d
  • etching gas ( ⁇ ) is a known substance and can be manufactured by a known method.
  • 2-fluoro-n-butane is described in J. Org. Org. Chem. 44 (22), 3872 (1987). 2,2-difluoro-n-butane can be produced by the method described in JP-A Nos. 05-218992 and 06-1000047.
  • the etching gas ( ⁇ ) a commercially available product can be used as it is or after being purified.
  • the etching gas ( ⁇ ) constituting the processing gas used in the method of the present invention is a gaseous fluorine-containing compound (provided that the compound represented by the above formula (1) functions as a fluorine radical supply source under plasma etching conditions) Except).
  • the etching gas ( ⁇ ) generates fluorine radicals under plasma etching conditions.
  • the etching gas ( ⁇ ) is preferably one having no polymer film forming property (one that does not form a polymer film when only the etching gas ( ⁇ ) is placed under plasma etching conditions).
  • Examples of the etching gas ( ⁇ ) include CF 4 , CHF 3 , NF 3 , and SF 6 .
  • Etching gas ( ⁇ ) can be used alone or in combination of two or more.
  • the processing gas used in the method of the present invention contains the etching gas ( ⁇ ) and the etching gas ( ⁇ ).
  • the silicon-containing film can be selectively etched with respect to the mask while the silicon-containing film is etched at a high etching rate due to the synergistic effect.
  • the ratio (volume ratio) of the etching gas ( ⁇ ) to the etching gas ( ⁇ ) in the processing gas (etching gas ( ⁇ ): etching gas ( ⁇ )) is not particularly limited, but is preferably 1:99 to 99: 1. More preferably, it is 5:95 to 70:30.
  • the processing gas may contain a reactive gas such as oxygen gas or nitrogen gas.
  • a reactive gas such as oxygen gas or nitrogen gas.
  • Etching a silicon-containing film more selectively with respect to the mask while using a processing gas containing a reactive gas to prevent the etching from stopping due to the deposition of reactants on the bottom surface of holes, etc. Can do.
  • the processing gas contains a reactive gas
  • the etching gas [total of etching gas ( ⁇ ) and etching gas ( ⁇ )] and the ratio of reactive gas (volume ratio) [etching gas: reactive gas] are preferably The ratio is 1: 0.1 to 1: 5, more preferably 1: 0.5 to 1: 3.
  • the processing gas may contain non-reactive gases such as helium, argon, neon, krypton, and xenon.
  • the etching performance of the processing gas can be adjusted by changing the ratio of the non-reactive gas.
  • the etching gas [total of etching gas ( ⁇ ) and etching gas ( ⁇ )] and the ratio (capacity ratio) of non-reactive gas (etching gas: non-reactive gas) are: , Preferably 1: 0.1 to 1: 5, more preferably 1: 0.5 to 1: 2.
  • a processing gas is introduced into the processing chamber.
  • a filling container filled with each component constituting the processing gas hereinafter also referred to as “constituent gas”
  • the processing chamber is connected by piping, and the constituent gas is supplied from each filling container to a predetermined amount.
  • the processing gas generated by mixing the constituent gases in front of the processing chamber is introduced into the processing chamber.
  • the constituent gas in the filling container is preferably highly pure, and in particular, the etching gas ( ⁇ ) is preferably highly pure.
  • the purity of the etching gas ( ⁇ ) is 99.9% by volume or more. Due to the high purity of the etching gas ( ⁇ ), the effects of the present invention can be obtained more easily. Further, when the purity of the etching gas ( ⁇ ) is high, a difference in gas purity is unlikely to occur between the initial stage of use and the stage where the remaining amount is low, so that the plasma etching process can be performed more stably.
  • the flow rate of each constituent gas can be appropriately determined according to the composition of the target processing gas.
  • the flow rate of the etching gas ( ⁇ ) is preferably 1 to 30 sccm, more preferably 5 to 15 sccm.
  • the flow rate of the etching gas ( ⁇ ) is preferably 1 to 60 sccm, more preferably 10 to 40 sccm.
  • the flow rate of the reactive gas is preferably 0 to 100 sccm, more preferably 0 to 60 sccm.
  • the flow rate of the non-reactive gas is preferably 0 to 1000 sccm, more preferably 100 to 400 sccm.
  • the method of the present invention is a method of plasma etching a silicon-containing film using the processing gas.
  • the silicon-containing film examples include a single layer film such as a silicon oxide film, a silicon nitride film, and an amorphous silicon film; a multilayer film in which two or more of these single layer films are stacked.
  • the silicon-containing film is preferably a silicon oxide film, a silicon nitride film, or a multilayer film of these because the effects of the present invention are more prominent.
  • a membrane is more preferred.
  • Examples of the multilayer film in which the silicon oxide film and the silicon nitride film are stacked include a multilayer film in which the silicon oxide film and the silicon nitride film are alternately stacked.
  • a manufacturing material for manufacturing a three-dimensional NAND flash memory can be cited.
  • the number of multilayer films in which silicon oxide films and silicon nitride films are alternately stacked is not particularly limited.
  • the silicon oxide film has 1 to 128 layers and the silicon nitrogen film has 1 to 128 layers, for a total of 2 to 256. Is a layer. Since the effect of the present invention appears more remarkably, the number of layers of the multilayer film in which the silicon oxide films and the silicon nitride films are alternately stacked is preferably 24 layers or more, and more preferably 64 layers or more.
  • the thickness of the silicon-containing film (the total thickness in the case of a multilayer film) is not particularly limited, but is usually 1000 to 5000 nm, preferably 1500 to 4000 nm. According to the method of the present invention, a hole having a high aspect ratio can be efficiently formed even if the silicon-containing film is thick.
  • a mask having a predetermined pattern is usually provided on the surface of the silicon-containing film.
  • the type of the mask is not particularly limited, but since the silicon-containing film can be more selectively etched with respect to the mask, an ArF resist, a KrF resist, an i-line resist, a g-line resist, an amorphous carbon film, and a coating-type carbon film An organic film such as is preferable.
  • the thickness of the mask can be appropriately selected according to the type and the like, but is usually 1000 to 5000 nm, preferably 1500 to 3500 nm.
  • the method of the present invention is performed, for example, by installing an object to be processed in a processing chamber, introducing a processing gas into the processing chamber by the above method, and generating plasma by a plasma generator.
  • the pressure in the processing chamber into which the processing gas is introduced is usually 0.0013 to 1300 Pa, preferably 0.13 to 13 Pa.
  • Examples of the plasma generator include helicon wave type, high frequency induction type, parallel plate type, magnetron type and microwave type devices.
  • the plasma density is not particularly limited. From the viewpoint of better expressing the effects of the present invention, it is desirable to perform etching in a high-density plasma atmosphere with a plasma density of preferably 10 11 cm ⁇ 3 or more, more preferably 10 12 to 10 13 cm ⁇ 3. .
  • the ultimate temperature of the object to be processed at the time of etching is not particularly limited, but is preferably in the range of ⁇ 20 to + 300 ° C., more preferably ⁇ 20 to + 100 ° C., and further preferably ⁇ 20 to + 60 ° C.
  • the temperature of the object to be processed may be controlled by cooling or the like, or may not be controlled.
  • the selection ratio of the silicon-containing film to the mask is usually 4 or more, preferably 5 or more.
  • the selectivity of the silicon-containing film to the mask is usually 15 or less.
  • the etching rate of the silicon-containing film is usually 150 nm / min or more, preferably 200 nm / min or more. Although there is no upper limit on the etching rate of the silicon-containing film, it is usually 600 nm / min or less.
  • the bowing amount in a good shape of the hole or trench is usually 65 nm or less, preferably 50 nm or less. There is no lower limit value for the bowing amount, and the closer to 0 nm, the better.
  • deep holes and trenches can be formed more efficiently.
  • holes having an aspect ratio of 10 or more can be efficiently formed.
  • the method of the present invention Since the method of the present invention has these characteristics, it is preferably used when manufacturing a three-dimensional semiconductor memory such as a three-dimensional NAND flash memory.
  • a wafer (1) having the layer structure shown in FIG. 1 was used as a sample for plasma etching.
  • the wafer (1) is a five-layer structure in which silicon oxide films (3a, 3b, 3c) having a thickness of 200 nm and silicon nitride films (4a, 4b) having a thickness of 200 nm are alternately stacked on a silicon substrate (2). And a coating type carbon film (7) having a hole-like pattern (6) on the multilayer film (5).
  • Calculation of the selection ratio of the silicon-containing film to the coating type carbon film was performed based on the above-described calculation formula.
  • the etching rate of the silicon-containing film and the etching rate of the coated carbon film were calculated based on the difference from the thickness before etching.
  • the thickness of the coating type carbon film in the case where the deposit is attached on the coating type carbon film is a thickness including the deposit. For this reason, if it appears that the coated carbon film is hardly scraped due to the adhesion of deposits, the “etching rate of the coated carbon film” becomes a small value, and is selected formally. The ratio value increases.
  • the etching rate of the coated carbon film "Becomes a negative value, and the value of the selection ratio calculated formally also becomes a negative value.
  • Example 1 A sample is set in an etching chamber of a parallel plate type plasma etching apparatus, and the system is evacuated. Then, under the following conditions, 1-fluorobutane (C 4 H 9 F), CF 4 , oxygen gas, and argon gas was introduced into the etching chamber and etching was performed. When the cross section of the sample was observed, the hole had a good shape. In addition, the etching rate of the silicon-containing film was high. The selection ratio of the silicon-containing film to the coated carbon film was 6.5, the etching rate of the silicon-containing film was 210 nm / min, and the bowing amount was 52 nm.
  • Processing gas 1-fluorobutane (8 sccm) : CF 4 (34 sccm) : Oxygen gas (38sccm) : Argon gas (400sccm) Processing chamber pressure: 3.99 Pa Electric power (upper electrode / lower electrode): 1000 W (60 MHz) / 360 W (2 MHz) Stage temperature: -15 ° C Etching time: 240 seconds
  • Example 2 In Example 1, etching was performed under the same conditions as in Example 1 except that 2-fluorobutane (C 4 H 9 F) was introduced at 8 sccm instead of 1-fluorobutane. When the cross section of the sample was observed, the hole had a good shape. In addition, the etching rate of the silicon-containing film was high. The selection ratio of the silicon-containing film to the coated carbon film was 6.2, the etching rate of the silicon-containing film was 240 nm / min, and the bowing amount was 45 nm.
  • 2-fluorobutane C 4 H 9 F
  • Example 3 In Example 1, etching was performed under the same conditions as in Example 1 except that 2,2-difluorobutane (C 4 H 8 F 2 ) was introduced at 8 sccm instead of 1-fluorobutane. When the cross section of the sample was observed, the hole had a good shape. In addition, the etching rate of the silicon-containing film was high. The selection ratio of the silicon-containing film to the coating type carbon film was 5.3, the etching rate of the silicon-containing film was 255 nm / min, and the bowing amount was 50 nm.
  • C 4 H 8 F 2 2,2-difluorobutane
  • Example 4 In Example 1, except that 1,1,1-trifluorobutane (C 4 H 7 F 3 ) was introduced at 11 sccm instead of 1-fluorobutane, and the flow rate of CF 4 was changed to 40 sccm. Etching was performed under the same conditions as in Example 1. When the cross section of the sample was observed, the hole had a good shape. In addition, the etching rate of the silicon-containing film was high. The selection ratio of the silicon-containing film to the coated carbon film was 5.0, the etching rate of the silicon-containing film was 258 nm / min, and the bowing amount was 45 nm.
  • Example 5 In Example 1, the same conditions as in Example 1 except that 2-fluoropropane (C 3 H 7 F) was introduced at 12 sccm instead of 1-fluorobutane and the flow rate of CF 4 was changed to 40 sccm. Etching was performed. When the cross section of the sample was observed, the hole had a good shape. In addition, the etching rate of the silicon-containing film was high. The selection ratio of the silicon-containing film to the coated carbon film was 4.9, the etching rate of the silicon-containing film was 234 nm / min, and the bowing amount was 49 nm.
  • 2-fluoropropane C 3 H 7 F
  • Example 1 etching was performed under the same conditions as in Example 1 except that fluoromethane (CH 3 F) was introduced at 55 sccm instead of 1-fluorobutane.
  • the etching rate of the silicon-containing film was fast. When the cross section of the sample was observed, the hall entrance was widened.
  • the selection ratio of the silicon-containing film to the coated carbon film was 5.1, the etching rate of the silicon-containing film was 240 nm / min, and the bowing amount was 63 nm.
  • Example 2 In Example 1, etching was performed under the same conditions as in Example 1 except that the flow rate of 1-fluorobutane was changed to 12 sccm and CF 4 was not introduced. The etching rate of the silicon-containing film was slow. When the cross section of the sample was observed, as a result of the disappearance of the coating-type carbon film, a hole having a desired shape (size) could not be formed. The selection ratio of the silicon-containing film to the coated carbon film was 0.74, and the etching rate of the silicon-containing film was 96 nm / min.
  • Example 3 In Example 1, 2-fluorobutane (C 4 H 9 F) was introduced at 12 sccm instead of 1-fluorobutane, and CF 4 was not further introduced under the same conditions as in Example 1. Etching was performed. The etching rate of the silicon-containing film was slow. When the cross section of the sample was observed, as a result of the disappearance of the coating-type carbon film, a hole having a desired shape (size) could not be formed. The selection ratio of the silicon-containing film to the coated carbon film was 0.53, and the etching rate of the silicon-containing film was 99 nm / min.
  • Example 4 In Example 1, in place of 1-fluorobutane, 2,2-difluorobutane (C 4 H 8 F 2 ) was introduced at 12 sccm, and CF 4 was not further introduced. Etching was performed under the conditions. The etching rate of the silicon-containing film was slow. When the cross section of the sample was observed, as a result of the disappearance of the coating-type carbon film, a hole having a desired shape (size) could not be formed. The selection ratio of the silicon-containing film to the coated carbon film was 0.41, and the etching rate of the silicon-containing film was 125 nm / min.
  • Example 5 In Example 1, except that 1,1,1-trifluorobutane (C 4 H 7 F 3 ) was introduced at 12 sccm instead of 1-fluorobutane, and CF 4 was not further introduced, Example 1 Etching was performed under the same conditions as described above. The etching rate of the silicon-containing film was slow. When the cross section of the sample was observed, as a result of the disappearance of the coating-type carbon film, a hole having a desired shape (size) could not be formed. The selection ratio of the silicon-containing film to the coated carbon film was 0.48, and the etching rate of the silicon-containing film was 86 nm / min.
  • Example 6 In Example 1, etching was performed under the same conditions as in Example 1 except that 2-fluoropropane was introduced at 12 sccm instead of 1-fluorobutane and CF 4 was not further introduced. The etching rate of the silicon-containing film was slow. When the cross section of the sample was observed, as a result of the disappearance of the coating-type carbon film, a hole having a desired shape (size) could not be formed. The selection ratio of the silicon-containing film to the coated carbon film was 0.59, and the etching rate of the silicon-containing film was 43 nm / min.
  • Example 7 In Example 1, etching was performed under the same conditions as in Example 1 except that 1-fluorobutane was not introduced. The etching rate of the silicon-containing film was fast. When the cross section of the sample was observed, as a result of the disappearance of the coating-type carbon film, a hole having a desired shape (size) could not be formed. The selection ratio of the silicon-containing film to the coated carbon film was 0.45, and the etching rate of the silicon-containing film was 340 nm / min.
  • Example 8 In Example 1, the same conditions as in Example 1 except that 1,1,1,3,3-pentafluorobutane (C 4 H 5 F 5 ) was introduced at 8 sccm instead of 1-fluorobutane. Etching was performed. The etching rate of the silicon-containing film was fast. When the cross section of the sample was observed, the hole had a good shape, but the selectivity was low. The selectivity with respect to the coating type carbon film was 3.3, the etching rate of the silicon-containing film was 250 nm / min, and the bowing amount was 47 nm.
  • 1,1,1,3,3-pentafluorobutane C 4 H 5 F 5
  • Etching was performed. The etching rate of the silicon-containing film was fast. When the cross section of the sample was observed, the hole had a good shape, but the selectivity was low. The selectivity with respect to the coating type carbon film was 3.3, the etching rate of the silicon-containing film was 250 nm / min, and the bow
  • Example 1 is the same as Example 1 except that 3-fluoro-1-butene (C 4 H 7 F) is introduced at 8 sccm instead of 1-fluorobutane and the flow rate of CF 4 is changed to 40 sccm. Etching was performed under the same conditions. When the cross section of the sample was observed, the deposited film adhered to the hole-like pattern of the coating-type carbon film and the entrance was blocked, and a hole having the desired shape (size) could not be formed. Further, a deposited film was deposited on the coating-type carbon film (formally calculated, the selection ratio of the silicon-containing film to the coating-type carbon film was -3.8). Here, the negative value of the selection ratio means that the deposited film is deposited without etching the hole-like pattern of the coating-type carbon film. The etching rate of the silicon-containing film was 117 nm / min.
  • Example 10 In Example 1, the same conditions as in Example 1 except that 2-fluoropentane (C 5 H 11 F) was introduced at 6 sccm instead of 1-fluorobutane, and the flow rate of CF 4 was changed to 40 sccm. Etching was performed. When the cross section of the sample was observed, the deposited film adhered to the hole-like pattern of the coating-type carbon film and the entrance was blocked, and a hole having the desired shape (size) could not be formed. In addition, a deposited film was deposited on the coating type carbon film (formally calculated selectivity of the silicon-containing film to the coating type carbon film was 28). The etching rate of the silicon-containing film was 140 nm / min.
  • Comparative Examples 1 and 8 to 10 in which an etching gas ( ⁇ ) and another fluorine-containing compound that is not the etching gas ( ⁇ ) are used in combination as an etching gas, in Comparative Example 1, the entrance of the hole-shaped pattern In Comparative Example 8, the selectivity to the mask is low. In Comparative Examples 9 to 10, the etching rate is reduced, and the deposited film adheres to the hole-like pattern to block the entrance. A hole-shaped pattern having a shape (size) could not be formed.
  • Wafer 2 Silicon substrates 3a, 3b, 3c: Silicon oxide films 4a, 4b: Silicon nitride film 5: Multilayer film 6: Hole pattern 7: Coating type carbon film

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

　本発明は、処理ガスを用いてシリコン含有膜をプラズマエッチングする方法であって、前記処理ガスが、下記式（１）で示される鎖状飽和フッ素化炭化水素化合物と、プラズマエッチング条件下においてフッ素ラジカル供給源として機能する、ガス状のフッ素含有化合物と、を含有することを特徴とするプラズマエッチング方法である。式（１）中、ｘは３または４、ｙは５～９の整数、ｚは１～３の整数を表す。ただし、前記ガス状のフッ素含有化合物は前記式（１）で示される化合物を除く。本発明によればシリコン含有膜をマスクに対して選択的にエッチングする方法であって、良好な形状のホールやトレンチを短時間で形成することができるプラズマエッチング方法が提供される。

Description

プラズマエッチング方法
　本発明は、シリコン含有膜をプラズマエッチングする方法に関する。
　近年、半導体メモリの記憶容量の大容量化等を目的として、三次元ＮＡＮＤ型フラッシュメモリ等の三次元半導体メモリの開発が進められている。三次元ＮＡＮＤ型フラッシュメモリを製造する際は、通常、誘電率が異なる絶縁膜が交互に積層されてなる多層膜に対してプラズマエッチング処理を施し、ホールやトレンチを形成する。このような多層膜としては、例えば、シリコン酸化膜とシリコン窒化膜が積層されてなるものが挙げられる。
　多層膜をプラズマエッチングする際は、通常、エッチング条件を途中で変えることなく、性質の異なる２以上の膜（例えば、シリコン酸化膜とシリコン窒化膜）の加工が行われるため、採用するエッチング条件は、多層膜を構成する全ての膜に対して適切なものである必要がある。
　また、一般に多層膜は単層膜に比べて厚みがあるため、多層膜をプラズマエッチングする際は、単層膜のプラズマエッチングに比べて処理時間が長くなり易い。このため、多層膜のプラズマエッチング処理においては、ホール等が堆積膜で閉塞したり、ボーイング等の形状異常が発生したり、マスクが消失したりするという問題があった。
　このような、多層膜のプラズマエッチング処理における問題を解決する方法として、特許文献１には、式：ＣｘＨｙＦｚ（ｘは４、ｙは４以上の整数、ｚは正の整数、ｙ＋ｚ＝１０）で示される鎖状飽和フッ素化炭化水素化合物を含む処理ガスを用いて、シリコン酸化膜とシリコン窒化膜を有する多層膜をエッチングする方法が記載されている。
　この文献には、その方法によれば、多層膜をマスクに対して選択的にエッチングし得ることや、ホールが堆積膜で閉塞されることなく、良好な形状のホール等を形成できること等も記載されている。
　しかしながら、生産性の観点から、エッチング速度をより向上させることが望まれていた。
　また、特許文献２には、式：Ｃ４Ｈ２Ｆ６、Ｃ４Ｈ３Ｆ５、Ｃ４Ｈ４Ｆ４で示される、脂環構造又は不飽和結合を有するフッ素化炭化水素化合物を処理ガスとして用いて、シリコン含有膜をエッチングする方法が記載されている。
　この文献には、これらのフッ素化炭化水素化合物とともに用い得る第２のガスとして、ＣＦ４、Ｃ４Ｆ６等も挙げられている。
　しかしながら、この文献に記載されるような、脂環構造や不飽和結合を有するフッ素化炭化水素化合物を含有する処理ガスを用いてプラズマエッチング処理を行うと、ホール等が閉塞し易いため、この方法は微細な加工を行う場合には適していなかった。
国際公開２０１４／１０４２９０号 国際公開２０１４／０７０８３８号
　本発明は、上記した従来技術に鑑みてなされたものであり、シリコン含有膜をマスクに対して選択的にエッチングする方法であって、良好な形状のホールやトレンチを短時間で形成することができるプラズマエッチング方法を提供することを目的とする。
　なお、本発明において、「シリコン含有膜をマスクに対して選択的にエッチングする」とは、下記式で定義される「マスクに対するシリコン含有膜の選択比」が４以上という高い値であることをいう。
Figure JPOXMLDOC01-appb-M000002
　本発明者は、上記課題を解決すべく、処理ガスを用いるシリコン含有膜のプラズマエッチング方法について鋭意検討した。その結果、処理ガスとして、特定の鎖状飽和フッ素化炭化水素化合物と、特定のガス状のフッ素含有化合物とを組み合わせて用いることで、シリコン含有膜をマスクに対して選択的にエッチングすることができ、良好な形状のホールやトレンチを短時間で形成することができることを見出し、本発明を完成するに至った。
　かくして本発明によれば、下記〔１〕～〔１０〕のプラズマエッチング方法が提供される。
〔１〕処理ガスを用いてシリコン含有膜をプラズマエッチングする方法であって、
前記処理ガスが、下記式（１）
Figure JPOXMLDOC01-appb-C000003
〔式中、ｘは３または４、ｙは５～９の整数、ｚは１～３の整数を表す。）
で示される鎖状飽和フッ素化炭化水素化合物と、プラズマエッチング条件下においてフッ素ラジカル供給源として機能する、ガス状のフッ素含有化合物（ただし、前記式（１）で示される化合物を除く）と、
を含有することを特徴とする、プラズマエッチング方法。
〔２〕前記鎖状飽和フッ素化炭化水素化合物と、前記ガス状のフッ素含有化合物の容量比が、１：９９～９９：１である、〔１〕に記載のプラズマエッチング方法。
〔３〕前記フッ素含有化合物が、ＣＦ４、ＣＨＦ３、ＮＦ３、及びＳＦ６からなる群より選択される化合物である、〔１〕または〔２〕に記載のプラズマエッチング方法。
〔４〕前記処理ガスが、さらに反応性ガスを含有しており、前記鎖状飽和フッ素化炭化水素化合物及び前記ガス状のフッ素含有化合物の合計と、前記反応性ガスとの容量比が、１：０．１～１：５である、〔１〕～〔３〕のいずれかに記載のプラズマエッチング方法。
〔５〕前記反応性ガスが、酸素ガス及び／又は窒素ガスである、〔４〕に記載のプラズマエッチング方法。
〔６〕前記処理ガスが、さらに非反応性ガスを含有しており、前記鎖状飽和フッ素化炭化水素化合物及び前記ガス状のフッ素含有化合物の合計と、前記非反応性ガスとの容量比が、１：０．１～１：５である、〔１〕～〔５〕のいずれかに記載のプラズマエッチング方法。
〔７〕前記非反応性ガスが、ヘリウム、アルゴン、ネオン、クリプトン、及びキセノンからなる群より選択される少なくとも１種である、〔６〕に記載のプラズマエッチング方法。
〔８〕前記シリコン含有膜が、シリコン酸化膜とシリコン窒化膜を含む膜である、〔１〕～〔７〕のいずれかに記載のプラズマエッチング方法。
〔９〕前記シリコン含有膜が、シリコン酸化膜、シリコン窒化膜、又は、これらの多層膜である、〔１〕～〔７〕のいずれかに記載のプラズマエッチング方法。
〔１０〕前記シリコン含有膜の表面に、マスクとして、ＡｒＦレジスト、ＫｒＦレジスト、ｉ線レジスト、ｇ線レジスト、アモルファスカーボン膜、及び塗布型カーボン膜のいずれかの膜を形成する工程を含む、〔１〕～〔９〕のいずれかに記載のプラズマエッチング方法。
　本発明によれば、シリコン含有膜をマスクに対して選択的にエッチングする方法であって、良好な形状のホールやトレンチを短時間で形成することができるプラズマエッチング方法が提供される。
実施例で用いた試料の層構造を表す模式図である。
　本発明の方法は、処理ガスを用いてシリコン含有膜をプラズマエッチングする方法であって、前記処理ガスが、前記式（１）で示される鎖状飽和フッ素化炭化水素化合物〔以下、「エッチングガス（α）」ということがある。〕と、プラズマエッチング条件下においてフッ素ラジカル供給源として機能する、ガス状のフッ素含有化合物（ただし、前記式（１）で示される化合物を除く）〔以下、「エッチングガス（β）」ということがある。〕と、を含有することを特徴とする。
　本発明において、「エッチング」とは、半導体装置の製造工程等で用いられる技術であって、被処理体に極めて高集積化された微細パターンを食刻するものをいう。また、「プラズマエッチング」とは、エッチングガスに高周波の電場を印加してグロー放電を起こさせ、エッチングガスを化学的に活性なイオン、ラジカルに分離させて、その反応性を利用してエッチングを行う技術をいう。
〔処理ガス〕
　本発明の方法に用いる処理ガスを構成するエッチングガス（α）は、下記式（１）
Figure JPOXMLDOC01-appb-C000004
（式中、ｘは３または４、ｙは５～９の整数、ｚは１～３の整数を表す。）
で示される鎖状飽和フッ素化炭化水素化合物である。
　炭素原子数が２以下の鎖状飽和フッ素化炭化水素化合物を用いたときは、ボーイングが発生し易くなる。一方、炭素原子数が５以上の鎖状飽和フッ素化炭化水素化合物を用いたときは、エッチング速度が低下し、また、ホール等の入り口付近に堆積膜が堆積し、ホール等の形状が悪化し易くなる。
　フッ素原子数が４以上の鎖状飽和フッ素化炭化水素化合物を用いたときは、シリコン含有膜をマスクに対して選択的にエッチングすることが困難になる。
　エッチングガス（α）に代えて、環状フッ素化炭化水素化合物や、不飽和フッ素化炭化水素化合物を用いたときは、エッチング速度が低下し、また、ホール等の入り口付近に堆積膜が堆積し、ホール等の形状が悪化し易くなる。
　エッチングガス（α）としては、１－フルオロプロパン、２－フルオロプロパン等の、式：Ｃ３Ｈ７Ｆで示される化合物；
１，１－ジフルオロプロパン、１，２－ジフルオロプロパン、１，３－ジフルオロプロパン、２，２－ジフルオロプロパン等の、式：Ｃ３Ｈ６Ｆ２で示される化合物；
１，１，１－トリフルオロプロパン、１，１，２－トリフルオロプロパン、１，２，２－トリフルオロプロパン、１，１，３－トリフルオロプロパン等の、式：Ｃ３Ｈ５Ｆ３で示される化合物；
１－フルオロ－ｎ－ブタン、２－フルオロ－ｎ－ブタン、１－フルオロ－２－メチルプロパン、２－フルオロ－２－メチルプロパン等の、式：Ｃ４Ｈ９Ｆで示される化合物；
１，１－ジフルオロ－ｎ－ブタン、１，２－ジフルオロ－ｎ－ブタン、１，３－ジフルオロ－ｎ－ブタン、１，４－ジフルオロ－ｎ－ブタン、２，２－ジフルオロ－ｎ－ブタン、２，３－ジフルオロ－ｎ－ブタン、１，１－ジフルオロ－２－メチルプロパン、１，２－ジフルオロ－２－メチルプロパン、１，３－ジフルオロ－２－メチルプロパン等の、式：Ｃ４Ｈ８Ｆ２で示される化合物；
１，１，１－トリフルオロ－ｎ－ブタン、１，１，２－トリフルオロ－ｎ－ブタン、１，１，３－トリフルオロ－ｎ－ブタン、１，１，４－トリフルオロ－ｎ－ブタン、１，１，１－トリフルオロ－２－メチルプロパン、１，１，２－トリフルオロ－２－メチルプロパン等の、式：Ｃ４Ｈ７Ｆ３で示される化合物；等が挙げられる。
　エッチングガス（α）は、一種単独で、あるいは二種以上を混合して用いることができる。ただし、本発明の効果がより顕著に表れることから、エッチングガス（α）は、一種単独で用いることが好ましい。
　エッチングガス（α）の多くは公知物質であり、公知の方法により製造することができる。例えば、２－フルオロ－ｎ－ブタンは、Ｊ．Ｏｒｇ．Ｃｈｅｍ．，４４（２２），３８７２（１９８７）に記載の方法により製造することができる。２，２－ジフルオロ－ｎ－ブタンは、特開平０５－２２１８９２公報、特開平０６－１００４７５公報等に記載の方法により製造することができる。
　また、本発明においては、エッチングガス（α）として、市販品をそのままで、あるいはこれを精製して用いることもできる。
　本発明の方法に用いる処理ガスを構成するエッチングガス（β）は、プラズマエッチング条件下においてフッ素ラジカル供給源として機能する、ガス状のフッ素含有化合物（ただし、前記式（１）で示される化合物を除く）である。
　エッチングガス（β）は、プラズマエッチング条件下においてフッ素ラジカルを発生させるものである。なかでも、エッチングガス（β）は、重合膜形成性を有しないもの（エッチングガス（β）のみをプラズマエッチング条件下に置いたときに、重合膜を形成しないもの）が好ましい。
　エッチングガス（β）としては、ＣＦ４、ＣＨＦ３、ＮＦ３、及びＳＦ６等が挙げられる。
　エッチングガス（β）は、一種単独で、あるいは二種以上を混合して用いることができる。
　上記のように、本発明の方法に用いる処理ガスは、エッチングガス（α）及びエッチングガス（β）を含有する。エッチングガス（α）とエッチングガス（β）を組み合わせて用いることで、その相乗効果により、シリコン含有膜を速いエッチング速度でエッチングしつつシリコン含有膜をマスクに対して選択的にエッチングすることができる。
　処理ガス中のエッチングガス（α）とエッチングガス（β）の割合（容量比）〔エッチングガス（α）：エッチングガス（β）〕は、特に限定されないが、好ましくは１：９９～９９：１、より好ましくは５：９５～７０：３０である。
　処理ガスは、酸素ガス、窒素ガス等の反応性ガスを含有してもよい。反応性ガスを含有する処理ガスを用いることで、ホール等の底面における反応物の堆積が原因と考えられるエッチングの停止を防止しつつ、マスクに対してより選択的にシリコン含有膜をエッチングすることができる。
　処理ガスが反応性ガスを含有するとき、エッチングガス〔エッチングガス（α）とエッチングガス（β）の合計〕と反応性ガスの割合（容量比）〔エッチングガス：反応性ガス〕は、好ましくは１：０．１～１：５、より好ましくは１：０．５～１：３である。
　処理ガスは、ヘリウム、アルゴン、ネオン、クリプトン、及びキセノン等の非反応性ガスを含有してもよい。非反応性ガスの割合等を変えることで、処理ガスのエッチング性能を調節することができる。
　処理ガスが非反応性ガスを含有するとき、エッチングガス〔エッチングガス（α）とエッチングガス（β）の合計〕と非反応性ガスの割合（容量比）〔エッチングガス：非反応性ガス〕は、好ましくは１：０．１～１：５、より好ましくは１：０．５～１：２である。
　後述するように、プラズマエッチング処理を行う際は、処理室内に処理ガスを導入する。このとき、通常は、処理ガスを構成する各成分（以下、「構成ガス」ということがある。）が充填された充填容器と処理室とを配管で接続し、各充填容器から構成ガスを所定の流量で放出し、処理室前で構成ガスが混合して生成した処理ガスを処理室内に導入する。
　充填容器内の構成ガスは、高純度であることが好ましく、なかでも、エッチングガス（α）が高純度であることが好ましい。エッチングガス（α）の純度は、９９．９容量％以上である。エッチングガス（α）が高純度であることにより、本発明の効果がより得られ易くなる。また、エッチングガス（α）の純度が高い場合、使用初期段階と、残量が少なくなった段階において、ガス純度の差が生じにくいため、より安定的にプラズマエッチング処理を行うことができる。
　各構成ガスの流量は、目的とする処理ガスの組成に合わせて適宜決定することができる。例えば、エッチングガス（α）の流量は、好ましくは１～３０ｓｃｃｍ、より好ましくは５～１５ｓｃｃｍである。エッチングガス（β）の流量は、好ましくは１～６０ｓｃｃｍ、より好ましくは１０～４０ｓｃｃｍである。反応性ガスの流量は、好ましくは０～１００ｓｃｃｍ、より好ましくは０～６０ｓｃｃｍである。非反応性ガスの流量は、好ましくは０～１０００ｓｃｃｍ、より好ましくは１００～４００ｓｃｃｍである。
〔プラズマエッチング方法〕
　本発明の方法は、前記処理ガスを用いて、シリコン含有膜をプラズマエッチングする方法である。
　シリコン含有膜としては、シリコン酸化膜、シリコン窒化膜、アモルファスシリコン膜等の単層膜；これらの単層膜が２以上積層されてなる多層膜；等が挙げられる。なかでも、本発明の効果がより顕著に現れることから、シリコン含有膜としては、シリコン酸化膜、シリコン窒化膜、又はこれらの多層膜が好ましく、シリコン酸化膜とシリコン窒化膜が積層されてなる多層膜がより好ましい。
　シリコン酸化膜とシリコン窒化膜が積層されてなる多層膜としては、シリコン酸化膜とシリコン窒化膜が交互に積層されてなる多層膜が挙げられる。このような多層膜を有する被処理体としては、例えば、三次元ＮＡＮＤ型フラッシュメモリを製造する際の製造材料が挙げられる。シリコン酸化膜とシリコン窒化膜が交互に積層されてなる多層膜の層数は特に限定されないが、例えば、シリコン酸化膜が１～１２８層、シリコン窒素膜が１～１２８層で、合計２～２５６層である。本発明の効果がより顕著に現れることから、シリコン酸化膜とシリコン窒化膜が交互に積層されてなる多層膜の層数としては、２４層以上が好ましく、６４層以上がより好ましい。
　シリコン含有膜の厚み（多層膜の場合は合計の厚み）は、特に限定されないが、通常は、１０００～５０００ｎｍ、好ましくは１５００～４０００ｎｍである。
　本発明の方法によれば、シリコン含有膜が厚くても、アスペクト比が高いホール等を効率よく形成することができる。
　本発明の方法においては、通常、シリコン含有膜の表面に、所定のパターンを有するマスクを設ける。
　マスクの種類は特に限定されないが、シリコン含有膜をマスクに対してより選択的にエッチングすることができることから、ＡｒＦレジスト、ＫｒＦレジスト、ｉ線レジスト、ｇ線レジスト、アモルファスカーボン膜、塗布型カーボン膜等の有機膜が好ましい。
　マスクの厚みは、その種類等に応じて適宜選択することができるが、通常、１０００～５０００ｎｍ、好ましくは１５００～３５００ｎｍである。
　本発明の方法は、例えば、処理室内に被処理体を設置し、前記方法により処理室内に処理ガスを導入した後、プラズマ発生装置によりプラズマを発生させることにより行われる。
　処理ガスが導入された処理室内の圧力は、通常０．００１３～１３００Ｐａ、好ましくは０．１３～１３Ｐａである。
　プラズマ発生装置としては、ヘリコン波方式、高周波誘導方式、平行平板タイプ、マグネトロン方式及びマイクロ波方式等の装置が挙げられる。
　プラズマ密度は、特に限定されない。本発明の効果をより良好に発現させる観点から、プラズマ密度が、好ましくは１０１１ｃｍ－３以上、より好ましくは１０１２～１０１３ｃｍ－３の高密度プラズマ雰囲気下でエッチングを行うのが望ましい。
　エッチング時における被処理体の到達温度は、特に限定されるものではないが、好ましくは－２０～＋３００℃、より好ましくは－２０～＋１００℃、さらに好ましくは－２０～＋６０℃の範囲である。被処理体の温度は冷却等により制御してもよいし、制御しなくてもよい。
　本発明の方法によれば、シリコン含有膜をマスクに対して選択的にエッチングし、良好な形状のホールやトレンチを短時間で形成することができる。
　例えば、本発明の方法において、マスクに対するシリコン含有膜の選択比は、通常、４以上であり、好ましくは５以上である。マスクに対するシリコン含有膜の選択比の上限値は特にないが、通常は１５以下である。
　また、本発明の方法において、シリコン含有膜のエッチング速度は、通常、１５０ｎｍ／分以上であり、好ましくは２００ｎｍ／分以上である。シリコン含有膜のエッチング速度の上限値は特にないが、通常は、６００ｎｍ／分以下である。
　また、本発明の方法において、ホールやトレンチの良好な形状におけるボーイング量は、通常、６５ｎｍ以下であり、好ましくは５０ｎｍ以下である。ボーイング量の下限値は特になく、０ｎｍに近ければ近いほど好ましい。
　本発明の方法を用いることで、深いホールやトレンチをより効率よく形成することができる。例えば、本発明の方法によれば、アスペクト比が、１０以上のホールを効率よく形成することができる。
　本発明の方法はこれらの特徴を有することから、三次元ＮＡＮＤ型フラッシュメモリ等の三次元半導体メモリを製造する際に好適に用いられる。
　以下、実施例を挙げて、本発明をより詳細に説明する。なお、本発明は以下の実施例に何ら限定されるものではない。
〔試料〕
　プラズマエッチングの試料として、図１に示す層構造を有するウエハ（１）を用いた。
　ウエハ（１）は、シリコン基板（２）上に、厚さ２００ｎｍのシリコン酸化膜（３ａ，３ｂ，３ｃ）と厚さ２００ｎｍのシリコン窒化膜（４ａ，４ｂ）が交互に積層されてなる５層の多層膜（５）を有し、さらに多層膜（５）上に、ホール状のパターン（６）を有する塗布型カーボン膜（７）を有する。
〔断面観察〕
　実施例及び比較例において、エッチング後の試料の断面を走査型電子顕微鏡で観察した。次いで、観察結果を基に、塗布型カーボン膜に対するシリコン含有膜の選択比と、ボーイング量〔シリコン含有膜の上部（図１中の３ｃで表される層）の横方向の間口の最も大きい広がりの量（エッチング初期のホール径とエッチング終了時の最大ホール径の差）〕を算出した。
　塗布型カーボン膜に対するシリコン含有膜の選択比の算出は、前述の計算式に基いて行った。シリコン含有膜のエッチング速度と塗布型カーボン膜のエッチング速度は、それぞれ、エッチング前の厚みからの差を基に計算した。このとき、塗布型カーボン膜上に堆積物が付着している場合の塗布型カーボン膜の厚みとは、堆積物を含めた厚みである。このため、堆積物の付着により、結果的に塗布型カーボン膜がほとんど削られていないように見える場合は、「塗布型カーボン膜のエッチング速度」は小さい値になり、形式的に算出される選択比の値は大きくなる。また、堆積物の付着が多く、エッチング前の塗布型カーボン膜の厚みよりも、エッチング後の塗布型カーボン膜と堆積物の合計の厚みが厚くなった場合は、「塗布型カーボン膜のエッチング速度」は負の値になり、形式的に算出される選択比の値も負の値になる。
　このように、実施例の結果の解釈においては、堆積物が選択比の値に影響する点に留意する必要がある。
〔実施例１〕
　平行平板型プラズマエッチング装置のエッチングチャンバー内に試料をセットし、系内を真空にした後、下記の条件で、１－フルオロブタン（Ｃ４Ｈ９Ｆ）、ＣＦ４、酸素ガス、及びアルゴンガスをエッチングチャンバー内に導入し、エッチングを行った。
　試料の断面を観察したところ、ホールは良好な形状を有していた。また、シリコン含有膜のエッチング速度も速かった。塗布型カーボン膜に対するシリコン含有膜の選択比は６．５、シリコン含有膜のエッチング速度は２１０ｎｍ／分、ボーイング量は５２ｎｍであった。
（エッチング条件）
処理ガス：１－フルオロブタン（８ｓｃｃｍ）
　　　　：ＣＦ４（３４ｓｃｃｍ）
　　　　：酸素ガス（３８ｓｃｃｍ）
　　　　：アルゴンガス（４００ｓｃｃｍ）
処理室内圧力：３．９９Ｐａ
電力（上部電極／下部電極）：１０００Ｗ（６０ＭＨｚ）／３６０Ｗ（２ＭＨｚ）
ステージ温度：－１５℃
エッチング時間：２４０秒
〔実施例２〕
　実施例１において、１－フルオロブタンの代わりに２－フルオロブタン（Ｃ４Ｈ９Ｆ）を８ｓｃｃｍで導入したこと以外は、実施例１と同様の条件にてエッチングを行った。
　試料の断面を観察したところ、ホールは良好な形状を有していた。また、シリコン含有膜のエッチング速度も速かった。塗布型カーボン膜に対するシリコン含有膜の選択比は６．２、シリコン含有膜のエッチング速度は２４０ｎｍ／分、ボーイング量は４５ｎｍであった。
〔実施例３〕
　実施例１において、１－フルオロブタンの代わりに２，２－ジフルオロブタン（Ｃ４Ｈ８Ｆ２）を８ｓｃｃｍで導入したこと以外は、実施例１と同様の条件にてエッチングを行った。
　試料の断面を観察したところ、ホールは良好な形状を有していた。また、シリコン含有膜のエッチング速度も速かった。塗布型カーボン膜に対するシリコン含有膜の選択比は５．３、シリコン含有膜のエッチング速度は２５５ｎｍ／分、ボーイング量は５０ｎｍであった。
〔実施例４〕
　実施例１において、１－フルオロブタンの代わりに１，１，１－トリフルオロブタン（Ｃ４Ｈ７Ｆ３）を１１ｓｃｃｍで導入し、さらにＣＦ４の流量を４０ｓｃｃｍに変更したこと以外は、実施例１と同様の条件にてエッチングを行った。
　試料の断面を観察したところ、ホールは良好な形状を有していた。また、シリコン含有膜のエッチング速度も速かった。塗布型カーボン膜に対するシリコン含有膜の選択比は５．０、シリコン含有膜のエッチング速度は２５８ｎｍ／分、ボーイング量は４５ｎｍであった。
〔実施例５〕
　実施例１において、１－フルオロブタンの代わりに２－フルオロプロパン（Ｃ３Ｈ７Ｆ）を１２ｓｃｃｍで導入し、さらにＣＦ４の流量を４０ｓｃｃｍに変更したこと以外は、実施例１と同様の条件にてエッチングを行った。
　試料の断面を観察したところ、ホールは良好な形状を有していた。また、シリコン含有膜のエッチング速度も速かった。塗布型カーボン膜に対するシリコン含有膜の選択比は４．９、シリコン含有膜のエッチング速度は２３４ｎｍ／分、ボーイング量は４９ｎｍであった。
〔比較例１〕
　実施例１において、１－フルオロブタンの代わりにフルオロメタン（ＣＨ３Ｆ）を５５ｓｃｃｍで導入したこと以外は、実施例１と同様の条件にてエッチングを行った。
　シリコン含有膜のエッチング速度は速かった。試料の断面を観察したところ、ホール入口が広がっていた。塗布型カーボン膜に対するシリコン含有膜の選択比は５．１、シリコン含有膜のエッチング速度は、２４０ｎｍ／分、ボーイング量は６３ｎｍであった。
〔比較例２〕
　実施例１において、１－フルオロブタンの流量を１２ｓｃｃｍに変更し、さらにＣＦ４を導入しなかったこと以外は、実施例１と同様の条件にてエッチングを行った。
　シリコン含有膜のエッチング速度は遅かった。試料の断面を観察したところ、塗布型カーボン膜が消失した結果、目的の形状（大きさ）のホールを形成することができなかった。塗布型カーボン膜に対するシリコン含有膜の選択比は０．７４、シリコン含有膜のエッチング速度は、９６ｎｍ／分であった。
〔比較例３〕
　実施例１において、１－フルオロブタンの代わりに２－フルオロブタン（Ｃ４Ｈ９Ｆ）を１２ｓｃｃｍで導入し、さらにＣＦ４を導入しなかったこと以外は、実施例１と同様の条件にてエッチングを行った。
　シリコン含有膜のエッチング速度は遅かった。試料の断面を観察したところ、塗布型カーボン膜が消失した結果、目的の形状（大きさ）のホールを形成することができなかった。塗布型カーボン膜に対するシリコン含有膜の選択比は０．５３、シリコン含有膜のエッチング速度は９９ｎｍ／分であった。
〔比較例４〕
　実施例１において、１－フルオロブタンの代わりに２，２－ジフルオロブタン（Ｃ４Ｈ８Ｆ２）を１２ｓｃｃｍで導入し、さらにＣＦ４を導入しなかったこと以外は、実施例１と同様の条件にてエッチングを行った。
　シリコン含有膜のエッチング速度は遅かった。試料の断面を観察したところ、塗布型カーボン膜が消失した結果、目的の形状（大きさ）のホールを形成することができなかった。塗布型カーボン膜に対するシリコン含有膜の選択比は０．４１、シリコン含有膜のエッチング速度は１２５ｎｍ／分であった。
〔比較例５〕
　実施例１において、１－フルオロブタンの代わりに１，１，１－トリフルオロブタン（Ｃ４Ｈ７Ｆ３）を１２ｓｃｃｍで導入し、さらにＣＦ４を導入しなかったこと以外は、実施例１と同様の条件にてエッチングを行った。
　シリコン含有膜のエッチング速度は遅かった。試料の断面を観察したところ、塗布型カーボン膜が消失した結果、目的の形状（大きさ）のホールを形成することができなかった。塗布型カーボン膜に対するシリコン含有膜の選択比は０．４８、シリコン含有膜のエッチング速度は８６ｎｍ／分であった。
〔比較例６〕
　実施例１において、１－フルオロブタンの代わりに２－フルオロプロパンを１２ｓｃｃｍで導入し、さらにＣＦ４を導入しなかったこと以外は、実施例１と同様の条件にてエッチングを行った。
　シリコン含有膜のエッチング速度は遅かった。試料の断面を観察したところ、塗布型カーボン膜が消失した結果、目的の形状（大きさ）のホールを形成することができなかった。塗布型カーボン膜に対するシリコン含有膜の選択比は０．５９、シリコン含有膜のエッチング速度は４３ｎｍ／分であった。
〔比較例７〕
　実施例１において、１－フルオロブタンを導入しなかったこと以外は、実施例１と同様の条件にてエッチングを行った。
　シリコン含有膜のエッチング速度は速かった。試料の断面を観察したところ、塗布型カーボン膜が消失した結果、目的の形状（大きさ）のホールを形成することができなかった。塗布型カーボン膜に対するシリコン含有膜の選択比は０．４５、シリコン含有膜のエッチング速度は３４０ｎｍ／分であった。
〔比較例８〕
　実施例１において、１－フルオロブタンの代わりに、１，１，１，３，３－ペンタフルオロブタン（Ｃ４Ｈ５Ｆ５）を８ｓｃｃｍで導入したこと以外は、実施例１と同様の条件にてエッチングを行った。
　シリコン含有膜のエッチング速度は速かった。試料の断面を観察したところ、ホールは良好な形状を有していたが、選択比が低かった。塗布型カーボン膜に対する選択比は３．３、シリコン含有膜のエッチング速度は２５０ｎｍ/分、ボーイング量は４７ｎｍであった。
〔比較例９〕
　実施例１において、１－フルオロブタンの代わりに３－フルオロ－１－ブテン（Ｃ４Ｈ７Ｆ）を８ｓｃｃｍで導入し、さらにＣＦ４の流量を４０ｓｃｃｍに変更したこと以外は、実施例１と同様の条件にてエッチングを行った。
　試料の断面を観察したところ、塗布型カーボン膜のホール状パターンに堆積膜が付着して入り口がふさがっており、目的の形状（大きさ）のホールを形成することができなかった。また、塗布型カーボン膜上に堆積膜が堆積していた（形式的に算出した、塗布型カーボン膜に対するシリコン含有膜の選択比は－３．８）。ここで、選択比が負の値は、塗布型カーボン膜のホール状パターンがエッチングされずに、堆積膜が堆積したことを意味する。シリコン含有膜のエッチング速度は１１７ｎｍ／分であった。
〔比較例１０〕
　実施例１において、１－フルオロブタンの代わりに２－フルオロペンタン（Ｃ５Ｈ１１Ｆ）を６ｓｃｃｍで導入し、さらにＣＦ４の流量を４０ｓｃｃｍに変更したこと以外は、実施例１と同様の条件にてエッチングを行った。
　試料の断面を観察したところ、塗布型カーボン膜のホール状パターンに堆積膜が付着して入り口がふさがっており、目的の形状（大きさ）のホールを形成することができなかった。また、塗布型カーボン膜上に堆積膜が堆積していた（形式的に算出した、塗布型カーボン膜に対するシリコン含有膜の選択比は２８）。シリコン含有膜のエッチング速度は１４０ｎｍ／分であった。
　実施例及び比較例の結果を下記第１表に示す。
Figure JPOXMLDOC01-appb-T000005
　第１表から、エッチングガスとして、エッチングガス（α）とエッチングガス（β）を組み合わせて用いた実施例１～５では、速いエッチング速度を保ちつつ、マスクに対する選択比が高く、ホール状パターンに堆積膜が付着して入り口を塞ぐことなく、ボーイング量の少ない、パターン形状の良好なエッチングを行うことができることがわかる。
　一方、エッチングガスとして、エッチングガス（α）のみ、またはエッチングガス（β）のみを用いた比較例２～７では、マスクに対する選択比が低く、ボーイング量の測定ができないくらいに、マスクが消失し目的の形状（大きさ）のホール状パターンを形成することができなかった。
　また、エッチングガスとして、エッチングガス（β）と、エッチングガス（α）ではないその他の含フッ素化合物とを組み合わせて用いた比較例１及び８～１０について、比較例１では、ホール状パターンの入り口が広がったり、比較例８では、マスクに対する選択性が低かったり、比較例９～１０では、エッチング速度が低下したうえに、ホール状のパターンに堆積膜が付着して入り口を塞いで、目的の形状（大きさ）のホール状パターンを形成することができなかった。
１：ウエハ
２：シリコン基板
３ａ，３ｂ，３ｃ：シリコン酸化膜
４ａ，４ｂ：シリコン窒化膜
５：多層膜
６：ホール状のパターン
７：塗布型カーボン膜

Claims (10)

  1. 　処理ガスを用いてシリコン含有膜をプラズマエッチングする方法であって、
    前記処理ガスが、下記式（１）
    Figure JPOXMLDOC01-appb-C000001
     〔式中、ｘは３または４、ｙは５～９の整数、ｚは１～３の整数を表す。）で示される鎖状飽和フッ素化炭化水素化合物と、プラズマエッチング条件下においてフッ素ラジカル供給源として機能する、ガス状のフッ素含有化合物（ただし、前記式（１）で示される化合物を除く）と、
    を含有することを特徴とする、プラズマエッチング方法。
  2. 　前記鎖状飽和フッ素化炭化水素化合物と、前記ガス状のフッ素含有化合物の容量比が、１：９９～９９：１である、請求項１に記載のプラズマエッチング方法。
  3.   前記フッ素含有化合物が、ＣＦ４、ＣＨＦ３、ＮＦ３、及びＳＦ６からなる群より選択される化合物である、請求項１または２に記載のプラズマエッチング方法。
  4. 　前記処理ガスがさらに反応性ガスを含有しており、前記鎖状飽和フッ素化炭化水素化合物及び前記ガス状のフッ素含有化合物の合計と、前記反応性ガスとの容量比が、１：０．１～１：５である、請求項１～３のいずれかに記載のプラズマエッチング方法。
  5.   前記反応性ガスが、酸素ガス及び／又は窒素ガスである、請求項４に記載のプラズマエッチング方法。
  6. 　前記処理ガスが、さらに非反応性ガスを含有しており、前記鎖状飽和フッ素化炭化水素化合物及び前記ガス状のフッ素含有化合物の合計と、前記非反応性ガスとの容量比が、１：０．１～１：５である、請求項１～５のいずれかに記載のプラズマエッチング方法。
  7.   前記非反応性ガスが、ヘリウム、アルゴン、ネオン、クリプトン、及びキセノンからなる群より選択される少なくとも１種である、請求項６に記載のプラズマエッチング方法。
  8. 　前記シリコン含有膜が、シリコン酸化膜とシリコン窒化膜を含む膜である、請求項１～７のいずれかに記載のプラズマエッチング方法。
  9.   前記シリコン含有膜が、シリコン酸化膜、シリコン窒化膜、又は、これらの多層膜である、請求項１～７のいずれかに記載のプラズマエッチング方法。
  10. 　前記シリコン含有膜の表面に、マスクとして、ＡｒＦレジスト、ＫｒＦレジスト、ｉ線レジスト、ｇ線レジスト、アモルファスカーボン膜、及び塗布型カーボン膜のいずれかの膜を形成する工程を含む、請求項１～９のいずれかに記載のプラズマエッチング方法。
PCT/JP2016/051456 2015-01-22 2016-01-19 プラズマエッチング方法 WO2016117563A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201680005474.2A CN107112233A (zh) 2015-01-22 2016-01-19 等离子体蚀刻方法
KR1020177022401A KR20170106380A (ko) 2015-01-22 2016-01-19 플라즈마 에칭 방법
US15/541,812 US10090168B2 (en) 2015-01-22 2016-01-19 Plasma etching method
JP2016570657A JPWO2016117563A1 (ja) 2015-01-22 2016-01-19 プラズマエッチング方法
SG11201705639VA SG11201705639VA (en) 2015-01-22 2016-01-19 Plasma etching method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-010540 2015-01-22
JP2015010540 2015-01-22

Publications (1)

Publication Number Publication Date
WO2016117563A1 true WO2016117563A1 (ja) 2016-07-28

Family

ID=56417104

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/051456 WO2016117563A1 (ja) 2015-01-22 2016-01-19 プラズマエッチング方法

Country Status (7)

Country Link
US (1) US10090168B2 (ja)
JP (1) JPWO2016117563A1 (ja)
KR (1) KR20170106380A (ja)
CN (1) CN107112233A (ja)
SG (1) SG11201705639VA (ja)
TW (1) TWI677919B (ja)
WO (1) WO2016117563A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403492B1 (en) * 2018-12-11 2019-09-03 Mattson Technology, Inc. Integration of materials removal and surface treatment in semiconductor device fabrication
JP7075537B2 (ja) * 2020-02-10 2022-05-25 株式会社日立ハイテク プラズマ処理方法
KR102244862B1 (ko) 2020-08-04 2021-04-27 (주)원익머트리얼즈 식각 가스 혼합물과 이를 이용한 패턴 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250817A (ja) * 1999-12-28 2001-09-14 Toshiba Corp ドライエッチング方法及び半導体装置の製造方法
JP2001358061A (ja) * 2000-04-12 2001-12-26 Mitsubishi Electric Corp 半導体装置の製造方法
WO2009123038A1 (ja) * 2008-03-31 2009-10-08 日本ゼオン株式会社 プラズマエッチング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05221892A (ja) 1992-02-14 1993-08-31 Agency Of Ind Science & Technol ｇｅｍ−ジフルオロアルカン類の製造法
JP3265434B2 (ja) 1992-09-24 2002-03-11 独立行政法人産業技術総合研究所 ｇｅｍ−ジフルオロアルカン類の製造法
TW486733B (en) * 1999-12-28 2002-05-11 Toshiba Corp Dry etching method and manufacturing method of semiconductor device for realizing high selective etching
US6774043B2 (en) * 2000-04-12 2004-08-10 Renesas Technology Corp. Method of manufacturing semiconductor device
TWI588240B (zh) 2012-10-30 2017-06-21 液態空氣喬治斯克勞帝方法研究開發股份有限公司 用於高縱橫比氧化物蝕刻之氟碳分子
CN104871298A (zh) * 2012-12-27 2015-08-26 日本瑞翁株式会社 干蚀刻方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250817A (ja) * 1999-12-28 2001-09-14 Toshiba Corp ドライエッチング方法及び半導体装置の製造方法
JP2001358061A (ja) * 2000-04-12 2001-12-26 Mitsubishi Electric Corp 半導体装置の製造方法
WO2009123038A1 (ja) * 2008-03-31 2009-10-08 日本ゼオン株式会社 プラズマエッチング方法

Also Published As

Publication number Publication date
SG11201705639VA (en) 2017-08-30
US20170372915A1 (en) 2017-12-28
CN107112233A (zh) 2017-08-29
US10090168B2 (en) 2018-10-02
KR20170106380A (ko) 2017-09-20
JPWO2016117563A1 (ja) 2017-11-02
TWI677919B (zh) 2019-11-21
TW201637096A (zh) 2016-10-16

Similar Documents

Publication Publication Date Title
US11075084B2 (en) Chemistries for etching multi-stacked layers
JP2019195062A (ja) ３ｄ ｎａｎｄフラッシュメモリの製造方法
WO2017026197A1 (ja) ドライエッチング方法
CN111316405A (zh) 用于3d nand和dram应用的含有-nh2官能团的氢氟烃
WO2014104290A1 (ja) ドライエッチング方法
US10865343B2 (en) Plasma etching method
TWI810396B (zh) 乾式蝕刻方法
JP6544215B2 (ja) ドライエッチング方法
CN109564868B (zh) 等离子体蚀刻方法
WO2016117563A1 (ja) プラズマエッチング方法
JP6773110B2 (ja) プラズマエッチング方法
WO2020195559A1 (ja) ドライエッチング方法及び半導体デバイスの製造方法
TWI636121B (zh) 乾式蝕刻方法及乾式蝕刻劑
TWI804638B (zh) 使用含硫原子之氣體分子之電漿蝕刻方法
CN116097407A (zh) 各向同性氮化硅移除
JP6569578B2 (ja) プラズマエッチング方法
KR102388963B1 (ko) 퍼플루오로프로필카비놀(Perfluoropropyl carbinol)을 이용한 플라즈마 식각 방법
US20240120210A1 (en) Isotropic silicon nitride removal
JP2005302795A (ja) ドライエッチング方法
WO2023074511A1 (ja) エッチングガス及びそれを用いたエッチング方法
JP2018032667A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16740170

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016570657

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15541812

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 11201705639V

Country of ref document: SG

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20177022401

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 16740170

Country of ref document: EP

Kind code of ref document: A1