TW201637096A - 電漿蝕刻方法 - Google Patents

電漿蝕刻方法 Download PDF

Info

Publication number
TW201637096A
TW201637096A TW105101807A TW105101807A TW201637096A TW 201637096 A TW201637096 A TW 201637096A TW 105101807 A TW105101807 A TW 105101807A TW 105101807 A TW105101807 A TW 105101807A TW 201637096 A TW201637096 A TW 201637096A
Authority
TW
Taiwan
Prior art keywords
film
etching
ruthenium
plasma etching
gas
Prior art date
Application number
TW105101807A
Other languages
English (en)
Other versions
TWI677919B (zh
Inventor
Hirotoshi Inui
Original Assignee
Zeon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeon Corp filed Critical Zeon Corp
Publication of TW201637096A publication Critical patent/TW201637096A/zh
Application granted granted Critical
Publication of TWI677919B publication Critical patent/TWI677919B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明係一種電漿蝕刻方法，其係使用處理氣體電漿蝕刻矽含有膜之方法，其特徵係前述處理氣體含有下述式(1)所示之鏈狀飽和氟化烴化合物、與具有在電漿蝕刻條件下作為氟自由基供給源功能的氣體狀之含氟化合物。式(1)中，x表示3或4，y表示5~9的整數，z表示1~3的整數。但前述氣體狀的含氟化合物不包含前述式(1)所示之化合物。根據本發明，能提供一種對於遮罩選擇性蝕刻矽含有膜之方法，其係能以短時間形成良好形狀的孔洞或溝槽之電漿蝕刻方法。 CxHyFz (1)

Description

電漿蝕刻方法
本發明係關於電漿蝕刻矽含有膜之方法。
近年來，以半導體記憶體之記憶容量的大容量化等為目的，正發展三次元NAND型快閃記憶體等的三次元半導體記憶體的開發。製造三次元NAND型快閃記憶體時，通常會對介電係數不同的絶緣膜交互積層而成之多層膜實施電漿蝕刻處理，以形成孔洞或溝槽。就這樣的多層膜而言，可列舉例如矽氧化膜與矽氮化膜積層而成者。
電漿蝕刻多層膜時，通常不會在途中改變蝕刻條件，但為了進行性質不同的2個以上的膜(例如，矽氧化膜及矽氮化膜)的加工，採用的蝕刻條件必須相對於構成多層膜之全部的膜為適合者。
又，由於一般多層膜與單層膜相比為有厚度，電漿蝕刻多層膜時，與單層膜的電漿蝕刻相比，處理時間容易變長。因此，多層膜的電漿蝕刻處理中，會有孔洞等在堆積膜閉塞、突起變形(bowing)等的形狀異常發生、遮罩消失的問題。
作為解決如此之在多層膜的電漿蝕刻處理的 問題之方法，專利文獻1記載一種蝕刻多層膜之方法，其係使用含有式：CxHyFz(x為4，y為4以上的整數，z為正的整數，y+z=10)所示之鏈狀飽和氟化烴化合物之處理氣體，蝕刻具有矽氧化膜與矽氮化膜的多層膜之方法。
該文獻中亦記載了根據該方法，能對於遮罩選擇性地蝕刻多層膜、或孔洞在堆積膜不會閉塞、能形成良好的形狀的孔洞等等。
然而，從生產性之觀點，最好能更提高蝕刻速度。
又，專利文獻2記載一種蝕刻矽含有膜之方法，其係使用式：C4H2F6、C4H3F5、C4H4F4所示之具有脂環構造或不飽和鍵的氟化烴化合物作為處理氣體。
該文獻亦列舉CF4、C4F6等作為此等與氟化烴化合物一起使用的第2氣體。
然而，當使用含有如該文獻所記載的脂環構造或具有不飽和鍵之氟化烴化合物的處理氣體進行電漿蝕刻處理時，由於孔洞等容易閉塞，所以該方法在進行微細的加工之情形變得不適合。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開2014/104290號
[專利文獻2]國際公開2014/070838號
本發明有鑑於上述的以往技術而成者，係對 於遮罩選擇性地蝕刻矽含有膜之方法，其目的係提供一種能在短時間形成良好形狀的孔洞或溝槽之電漿蝕刻方法。
此外，本發明中，「對於遮罩選擇性地蝕刻矽含有膜」係指以下述式所定義之「矽含有膜對遮罩的選擇比」為4以上的高值。
本案發明人為了解決上述課題，針對使用處理氣體的矽含有膜的電漿蝕刻方法專心研究。其結果發現：組合使用特定的鏈狀飽和氟化烴化合物、與特定的氣體狀的含氟化合物作為處理氣體，能對於遮罩選擇性地蝕刻矽含有膜，且能在短時間形成良好的形狀的孔洞或溝槽，而完成了本發明。
因此根據本發明，能提供下述〔1〕~〔10〕的電漿蝕刻方法。
〔1〕其係使用處理氣體電漿蝕刻矽含有膜之方法，其特徵係前述處理氣體含有下述式(1)所示之鏈狀飽和氟化烴化合物、CxHyFz (1)
(式中，x表示3或4，y表示5~9的整數，z表 示1~3的整數)
與具有在電漿蝕刻條件下作為氟自由基供給源功能的氣體狀之含氟化合物(但前述式(1)所示之化合物除外)。
〔2〕如〔1〕之電漿蝕刻方法，其中前述鏈狀飽和氟化烴化合物、與前述氣體狀的含氟化合物的容量比為1：99~99：1。
〔3〕如〔1〕之電漿蝕刻方法，其中前述含氟化合物係選自由CF4、CHF3、NF3、及SF6所構成之群組的化合物。
〔4〕如〔1〕之電漿蝕刻方法，其中前述處理氣體進一步含有反應性氣體，前述鏈狀飽和氟化烴化合物及前述氣體狀的含氟化合物的合計、與前述反應性氣體之容量比為1：0.1~1：5。
〔5〕如〔4〕之電漿蝕刻方法，其中前述反應性氣體為氧氣及/或氮氣。
〔6〕如〔1〕之電漿蝕刻方法，其中前述處理氣體進一步含有非反應性氣體，前述鏈狀飽和氟化烴化合物及前述氣體狀的含氟化合物的合計、與前述非反應性氣體之容量比為1：0.1~1：5。
〔7〕如〔6〕之電漿蝕刻方法，其中前述非反應性氣體係選自由氦、氬、氖、氪、及氙所構成之群組的至少1種。
〔8〕如〔1〕之電漿蝕刻方法，其中前述矽含有膜係含有矽氧化膜與矽氮化膜的膜。
〔9〕如〔1〕之電漿蝕刻方法，其中前述矽含有膜為矽氧化膜、矽氮化膜、或此等之多層膜。
〔10〕如〔1〕之電漿蝕刻方法，其係包含在前述矽含有膜的表面，形成ArF光阻、KrF光阻、i線光阻、g線光阻、非晶形碳膜、及塗布型碳膜中之任一膜作為遮罩之步驟。
根據本發明，能提供一種對於遮罩選擇性蝕刻矽含有膜之方法，其係能以短時間形成良好形狀的孔洞或溝槽之電漿蝕刻方法。
1‧‧‧晶圓
2‧‧‧矽基板
3a、3b、3c‧‧‧矽氧化膜
4a、4b‧‧‧矽氮化膜
5‧‧‧多層膜
6‧‧‧孔洞狀的圖案
7‧‧‧塗布型碳膜
第1圖係表示實施例使用之試料的層構造之模式圖。
[實施發明之形態]
本發明之方法係使用處理氣體電漿蝕刻矽含有膜之方法，其特徵係前述處理氣體含有前述式(1)所示之鏈狀飽和氟化烴化合物〔以下，有時稱為「蝕刻氣體(α)」〕、與具有在電漿蝕刻條件下作為氟自由基供給源功能的氣體狀之含氟化合物(但前述式(1)所示之化合物除外)〔以下，有時稱為「蝕刻氣體(β)」〕。
本發明中，「蝕刻」係指在半導體裝置之製造步驟等所使用的技術，對被處理體蝕刻極為高積體化的微細圖案者。又，「電漿蝕刻」係指對蝕刻氣體施加高頻的電場而使輝光放電產生，使蝕刻氣體分離為化學 性的活性離子、自由基，並利用其反應性進行蝕刻的技術。
〔處理氣體〕
構成本發明之方法中使用的處理氣體之蝕刻氣體(α)係下述式(1)所示之鏈狀飽和氟化烴化合物CxHyFz (1)
(式中，x表示3或4，y表示5~9的整數，z表示1~3的整數)。
使用碳原子數為2以下的鏈狀飽和氟化烴化合物時，變得容易發生突起變形。另一方面，使用碳原子數為5以上的鏈狀飽和氟化烴化合物時，蝕刻速度下降，又，在孔洞等的入口附近堆積有堆積膜、孔洞等的形狀變得容易惡化。
使用氟原子數為4以上的鏈狀飽和氟化烴化合物時，對於遮罩選擇性地蝕刻矽含有膜變得困難。
取代蝕刻氣體(α)而使用環狀氟化烴化合物、或不飽和氟化烴化合物時，蝕刻速度下降，又，在孔洞等的入口附近堆積有堆積膜、孔洞等的形狀變得容易惡化。
就蝕刻氣體(α)而言，可列舉1-氟基丙烷、2-氟基丙烷等的式：C3H7F所示之化合物；1,1-二氟基丙烷、1,2-二氟基丙烷、1,3-二氟基丙烷、2,2-二氟基丙烷等的、式：C3H6F2所示之化合物；1,1,1-三氟基丙烷、1,1,2-三氟基丙烷、1,2,2-三氟基丙烷、1,1,3-三氟基丙烷等的、式：C3H5F3所示之化合物； 1-氟基-n-丁烷、2-氟基-n-丁烷、1-氟基-2-甲基丙烷、2-氟基-2-甲基丙烷等的、式：C4H9F所示之化合物；1,1-二氟基-n-丁烷、1,2-二氟基-n-丁烷、1,3-二氟基-n-丁烷、1,4-二氟基-n-丁烷、2,2-二氟基-n-丁烷、2,3-二氟基-n-丁烷、1,1-二氟基-2-甲基丙烷、1,2-二氟基-2-甲基丙烷、1,3-二氟基-2-甲基丙烷等的、式：C4H8F2所示之化合物；1,1,1-三氟基-n-丁烷、1,1,2-三氟基-n-丁烷、1,1,3-三氟基-n-丁烷、1,1,4-三氟基-n-丁烷、1,1,1-三氟基-2-甲基丙烷、1,1,2-三氟基-2-甲基丙烷等的、式：C4H7F3所示之化合物；等。
蝕刻氣體(α)可單獨一種、或混合二種以上使用。但因為能更顯著地表現本發明之效果，蝕刻氣體(α)較佳係以單獨一種使用。
多數的蝕刻氣體(α)為眾所周知的物質，可藉由眾所周知的方法製造。例如2-氟基-n-丁烷可藉由J.Org.Chem.,44(22),3872(1987)所記載的方法製造。2,2-二氟基-n-丁烷可藉由日本特開平05-221892公報、日本特開平06-100475公報等所記載的方法製造。
又，本發明中，作為蝕刻氣體(α)可直接使用市售品、或亦可將其精製使用。
構成本發明之方法使用的處理氣體之蝕刻氣體(β)，係具有在電漿蝕刻條件下作為氟自由基供給源功能的氣體狀之含氟化合物(但前述式(1)所示之化合物除外)。
蝕刻氣體(β)係在電漿蝕刻條件下使氟自由基產生者。其中，蝕刻氣體(β)較佳係不具有聚合膜形成性者(僅將蝕刻氣體(β)放置於電漿蝕刻條件下時，不會形成聚合膜者)。
就蝕刻氣體(β)而言，可列舉CF4、CHF3、NF3、及SF6等。
蝕刻氣體(β)可單獨一種、或混合二種以上使用。
如上所述，本發明之方法使用的處理氣體含有蝕刻氣體(α)及蝕刻氣體(β)。組合蝕刻氣體(α)與蝕刻氣體(β)使用，藉由其相乘效果，可以快速的蝕刻速度蝕刻矽含有膜且對於遮罩選擇性地蝕刻矽含有膜。
處理氣體中的蝕刻氣體(α)與蝕刻氣體(β)的比例(容量比)〔蝕刻氣體(α)：蝕刻氣體(β)〕係沒有特別地限定，較佳為1：99~99：1，更佳為5：95~70：30。
處理氣體可含有氧氣、氮氣等的反應性氣體。使用含有反應性氣體之處理氣體，防止認為在孔洞等底面中反應物的堆積為原因之蝕刻停止，且能對於遮罩更選擇性地蝕刻矽含有膜。
處理氣體含有反應性氣體時，蝕刻氣體〔蝕刻氣體(α)與蝕刻氣體(β)的合計〕與反應性氣體的比例(容量比)〔蝕刻氣體：反應性氣體〕係較佳為1：0.1~1：5，更佳為1：0.5~1：3。
處理氣體可含有氦、氬、氖、氪、及氙等的非反應性氣體。改變非反應性氣體的比例等，可調節處理氣體的蝕刻性能。
處理氣體含有非反應性氣體時，蝕刻氣體〔蝕刻氣體(α)與蝕刻氣體(β)的合計〕與非反應性氣體的比例(容量比)〔蝕刻氣體：非反應性氣體〕係較佳為1：0.1~1：5，更佳為1：0.5~1：2。
如後所述，進行電漿蝕刻處理時，在處理室內導入處理氣體。此時，通常係以配管連接填充有構成處理氣體之各成分(以下，有時稱為「構成氣體」)的填充容器與處理室，從各填充容器以規定的流量放出構成氣體，在處理室前混合構成氣體且將生成的處理氣體導入處理室內。
填充容器內的構成氣體較佳為高純度，其中，蝕刻氣體(α)較佳為高純度。蝕刻氣體(α)的純度為99.9容量%以上。藉由使蝕刻氣體(α)為高純度，變得更輕易得到本發明之效果。又，蝕刻氣體(α)的純度高之情形，由於在使用初期階段、與殘量少的階段，難以產生氣體純度的差，所以能更穩定地進行電漿蝕刻處理。
各構成氣體的流量可配合作為目的之處理氣體的組成而適宜決定。例如，蝕刻氣體(α)的流量係較佳為1~30sccm，更佳為5~15sccm。蝕刻氣體(β)的流量係較佳為1~60sccm，更佳為10~40sccm。反應性氣體的流量係較佳為0~100sccm，更佳為0~60sccm。非反應性氣體的流量係較佳為0~1000sccm，更佳為100~400sccm。
〔電漿蝕刻方法〕
本發明之方法係使用前述處理氣體，電漿蝕刻矽含有膜之方法。
就矽含有膜而言，可列舉矽氧化膜、矽氮化膜、非晶形矽膜等的單層膜；積層2個以上的此等單層膜而成之多層膜等。其中，因為能更顯著地表現本發明之效果，就矽含有膜而言，較佳係矽氧化膜、矽氮化膜、或此等之多層膜，更佳係積層矽氧化膜與矽氮化膜而成之多層膜。
就積層矽氧化膜與矽氮化膜而成之多層膜而言，可列舉交互積層矽氧化膜與矽氮化膜而成之多層膜。就具有這樣的多層膜之被處理體而言，可列舉例如製造三次元NAND型快閃記憶體時的製造材料。交互積層矽氧化膜與矽氮化膜而成之多層膜的層數係沒有特別地限定，例如矽氧化膜為1~128層，矽氮膜為1~128層，合計2~256層。因為能更顯著地表現本發明之效果，就交互積層矽氧化膜與矽氮化膜而成之多層膜的層數而言，較佳為24層以上，更佳為64層以上。
矽含有膜的厚度(多層膜的情形為合計的厚度)係沒有特別地限定，通常為1000~5000nm，較佳為1500~4000nm。
根據本發明之方法，即使矽含有膜厚，亦可效率良好地形成縱橫比高的孔洞等。
本發明之方法中，通常在矽含有膜的表面設置具有規定的圖案之遮罩。
遮罩的種類係沒有特別地限定，因為能對於遮罩更選擇性地蝕刻矽含有膜，較佳為ArF光阻、KrF光阻、i線光阻、g線光阻、非晶形碳膜、塗布型碳膜等的有機膜。
遮罩的厚度可視其種類等而適宜選擇，通常為1000~5000nm、較佳為1500~3500nm。
本發明之方法係例如在處理室內設置被處理體，藉由前述方法導入處理氣體於處理室內後，利用電漿產生裝置使電漿產生而進行。
處理氣體導入之處理室內的壓力通常為0.0013~1300Pa、較佳為0.13~13Pa。
就電漿產生裝置而言，可列舉螺旋波方式、高頻感應方式、平行平板類型、磁控管方式及微波方式等的裝置。
電漿密度係沒有特別地限定。從更良好地發現本發明效果之觀點，最好是在電漿密度較佳為1011cm-3以上、更佳為1012~1013cm-3的高密度電漿環境下進行蝕刻。
蝕刻時的被處理體之到達溫度係沒有特別限定，較佳為在-20~+300℃，更佳為在-20~+100℃，進一步較佳為在-20~+60℃的範圍。被處理體的溫度可藉由冷卻等控制，亦可不控制。
根據本發明之方法，對於遮罩選擇性地蝕刻矽含有膜，能在短時間形成良好的形狀的孔洞或溝槽。
例如，本發明之方法中，矽含有膜對遮罩的選擇比通常為4以上，較佳為5以上。矽含有膜對遮罩的選擇比的上限值係沒有特別限制，通常為15以下。
又，本發明之方法中，矽含有膜的蝕刻速度通常為150nm/分鐘以上，較佳為200nm/分鐘以上。矽含有膜的 蝕刻速度的上限值係沒有特別限制，通常為600nm/分鐘以下。
又，本發明之方法中，孔洞或溝槽為良好形狀的突起變形量通常為65nm以下，較佳為50nm以下。突起變形量的下限值係沒有特別限制，較佳係越接近0nm越好。
使用本發明之方法，可更效率良好地形成深的孔洞或溝槽。例如，根據本發明之方法，可效率良好地形成縱橫比為10以上的孔洞。
本發明之方法因為具有此等特徵，適合使用於製造三次元NAND型快閃記憶體等的三次元半導體記憶體。
[實施例]
以下，列舉實施例更詳細地說明本發明。此外，本發明絲毫不受限於以下的實施例。
〔試料〕
使用具有第1圖所示之層構造的晶圓(1)作為電漿蝕刻的試料。
晶圓(1)係在矽基板(2)上，具有交互積層厚度200nm的矽氧化膜(3a,3b,3c)與厚度200nm的矽氮化膜(4a,4b)而成之5層的多層膜(5)，並且在多層膜(5)上含有具有孔洞狀的圖案(6)之塗布型碳膜(7)。
〔剖面觀察〕
在實施例及比較例中，以掃描型電子顯微鏡觀察蝕刻後的試料剖面。接著，基於觀察結果，算出矽含有膜對塗布型碳膜的選擇比、與突起變形量〔矽含有膜的上 部(第1圖中的3c所示之層)的横向方向之橫寬的最大寬度的量(蝕刻初期之孔洞徑與蝕刻結束時之最大孔洞徑的差)〕。
矽含有膜對塗布型碳膜的選擇比的計算係基於前述的計算式進行。矽含有膜的蝕刻速度與塗布型碳膜的蝕刻速度係分別基於來自蝕刻前之厚度的差而計算。此時，堆積物附著於塗布型碳膜上的情形之塗布型碳膜的厚度係指含有堆積物的厚度。因此，由於堆積物的附著，結果在看到塗布型碳膜幾乎沒有削減之情形，「塗布型碳膜的蝕刻速度」為小的值，形式上所算出之選擇比的值變大。又，堆積物的附著多，相較於蝕刻前的塗布型碳膜的厚度，蝕刻後的塗布型碳膜與堆積物的合計之厚度變厚之情形，「塗布型碳膜的蝕刻速度」為負的值，形式上所算出之選擇比的值亦為負的值。
如此一來，解釋實施例的結果時，必須要留意堆積物影響選擇比的值之部分。
〔實施例1〕
在平行平板型電漿蝕刻裝置的蝕刻室內安裝試料，使系統內成為真空之後，以下述的條件，導入1-氟基丁烷(C4H9F)、CF4、氧氣、及氬氣至蝕刻室內，進行蝕刻。
觀察試料的剖面時，孔洞具有良好的形狀。又，矽含有膜的蝕刻速度也快速。矽含有膜對塗布型碳膜的選擇比為6.5，矽含有膜的蝕刻速度為210nm/分鐘，突起變形量為52nm。
(蝕刻條件)
處理氣體：1-氟基丁烷(8sccm)
：CF4(34sccm)
：氧氣(38sccm)
：氬氣(400sccm)
處理室內壓力：3.99Pa
電力(上部電極/下部電極)：1000W(60MHz)/360W(2MHz)
平台溫度：-15℃
蝕刻時間：240秒
〔實施例2〕
除了在實施例1中，取代1-氟基丁烷改以8sccm導入2-氟基丁烷(C4H9F)以外，用與實施例1同樣的條件進行蝕刻。
觀察試料的剖面時，孔洞具有良好的形狀。又，矽含有膜的蝕刻速度也快速。矽含有膜對塗布型碳膜的選擇比為6.2，矽含有膜的蝕刻速度為240nm/分鐘，突起變形量為45nm。
〔實施例3〕
除了在實施例1中，取代1-氟基丁烷改以8sccm導入2,2-二氟基丁烷(C4H8F2)以外，用與實施例1同樣的條件進行蝕刻。
觀察試料的剖面時，孔洞具有良好的形狀。又，矽含有膜的蝕刻速度也快速。矽含有膜對塗布型碳膜的選擇比為5.3，矽含有膜的蝕刻速度為255nm/分鐘，突起變形量為50nm。
〔實施例4〕
除了在實施例1中，取代1-氟基丁烷改以11sccm導入1,1,1-三氟基丁烷(C4H7F3)、並且將CF4的流量變更為40sccm以外，用與實施例1同樣的條件進行蝕刻。
觀察試料的剖面時，孔洞具有良好的形狀。又，矽含有膜的蝕刻速度也快速。矽含有膜對塗布型碳膜的選擇比為5.0，矽含有膜的蝕刻速度為258nm/分鐘，突起變形量為45nm。
〔實施例5〕
除了在實施例1中，取代1-氟基丁烷改以12sccm導入2-氟基丙烷(C3H7F)、並且將CF4的流量變更為40sccm以外，用與實施例1同樣的條件進行蝕刻。
觀察試料的剖面時，孔洞具有良好的形狀。又，矽含有膜的蝕刻速度也快速。矽含有膜對塗布型碳膜的選擇比為4.9，矽含有膜的蝕刻速度為234nm/分鐘，突起變形量為49nm。
〔比較例1〕
除了在實施例1中，取代1-氟基丁烷改以55sccm導入氟基甲烷(CH3F)以外，用與實施例1同樣的條件進行蝕刻。
矽含有膜的蝕刻速度快速。觀察試料的剖面時，孔洞入口變寬。矽含有膜對塗布型碳膜的選擇比為5.1，矽含有膜的蝕刻速度為240nm/分鐘，突起變形量為63nm。
〔比較例2〕
除了在實施例1中，將1-氟基丁烷的流量變更為12sccm，並且不導入CF4以外，用與實施例1同樣的條件 進行蝕刻。
矽含有膜的蝕刻速度緩慢。觀察試料的剖面時，塗布型碳膜消失，結果無法形成目的之形狀(大小)的孔洞。矽含有膜對塗布型碳膜的選擇比為0.74，矽含有膜的蝕刻速度為96nm/分鐘。
〔比較例3〕
除了在實施例1中，取代1-氟基丁烷改以12sccm導入2-氟基丁烷(C4H9F)、並且不導入CF4以外，用與實施例1同樣的條件進行蝕刻。
矽含有膜的蝕刻速度緩慢。觀察試料的剖面時，塗布型碳膜消失，結果無法形成目的之形狀(大小)的孔洞。矽含有膜對塗布型碳膜的選擇比為0.53，矽含有膜的蝕刻速度為99nm/分鐘。
〔比較例4〕
除了在實施例1中，取代1-氟基丁烷改以12sccm導入2,2-二氟基丁烷(C4H8F2)、並且不導入CF4以外，用與實施例1同樣的條件進行蝕刻。
矽含有膜的蝕刻速度緩慢。觀察試料的剖面時，塗布型碳膜消失，結果無法形成目的之形狀(大小)的孔洞。矽含有膜對塗布型碳膜的選擇比為0.41，矽含有膜的蝕刻速度為125nm/分鐘。
〔比較例5〕
除了在實施例1中，取代1-氟基丁烷改以12sccm導入1,1,1-三氟基丁烷(C4H7F3)、並且不導入CF4以外，用與實施例1同樣的條件進行蝕刻。
矽含有膜的蝕刻速度緩慢。觀察試料的剖面時，塗布型碳膜消失，結果無法形成目的之形狀(大小)的孔洞。矽含有膜對塗布型碳膜的選擇比為0.48，矽含有膜的蝕刻速度為86nm/分鐘。
〔比較例6〕
除了在實施例1中，取代1-氟基丁烷改以12sccm導入2-氟基丙烷、並且不導入CF4以外，用與實施例1同樣的條件進行蝕刻。
矽含有膜的蝕刻速度緩慢。觀察試料的剖面時，塗布型碳膜消失，結果無法形成目的之形狀(大小)的孔洞。矽含有膜對塗布型碳膜的選擇比為0.59，矽含有膜的蝕刻速度為43nm/分鐘。
〔比較例7〕
除了在實施例1中，不導入1-氟基丁烷以外，用與實施例1同樣的條件進行蝕刻。
矽含有膜的蝕刻速度快速。觀察試料的剖面時，塗布型碳膜消失，結果無法形成目的之形狀(大小)的孔洞。矽含有膜對塗布型碳膜的選擇比為0.45，矽含有膜的蝕刻速度為340nm/分鐘。
〔比較例8〕
除了在實施例1中，取代1-氟基丁烷改以8sccm導入1,1,1,3,3-五氟丁烷(C4H5F5)以外，用與實施例1同樣的條件進行蝕刻。
矽含有膜的蝕刻速度快速。觀察試料的剖面時，孔洞具有良好的形狀，但選擇比低。對塗布型碳膜的選擇 比為3.3，矽含有膜的蝕刻速度為250nm/分鐘，突起變形量為47nm。
〔比較例9〕
除了在實施例1中，取代1-氟基丁烷改以8sccm導入3-氟基-1-丁烯(C4H7F)、並且將CF4的流量變更為40sccm以外，用與實施例1同樣的條件進行蝕刻。
觀察試料的剖面時，在塗布型碳膜的孔洞狀圖案附著有堆積膜而堵塞了入口，無法形成目的之形狀(大小)的孔洞。又，在塗布型碳膜上堆積了堆積膜(形式上算出之矽含有膜對塗布型碳膜的選擇比為-3.8)。此處，選擇比為負的值意指塗布型碳膜的孔洞狀圖案未被蝕刻而堆積了堆積膜。矽含有膜的蝕刻速度為117nm/分鐘。
〔比較例10〕
除了在實施例1中，取代1-氟基丁烷改以6sccm導入2-氟基戊烷(C5H11F)、並且將CF4的流量變更為40sccm以外，用與實施例1同樣的條件進行蝕刻。
觀察試料的剖面時，在塗布型碳膜的孔洞狀圖案附著有堆積膜而堵塞了入口，無法形成目的之形狀(大小)的孔洞。又，在塗布型碳膜上堆積了堆積膜(形式上算出之矽含有膜對塗布型碳膜的選擇比為28)。矽含有膜的蝕刻速度為140nm/分鐘。
將實施例及比較例的結果示於下述第1表。
由第1表可知，組合蝕刻氣體(α)與蝕刻氣體(β)作為蝕刻氣體使用的實施例1~5，保持快速的蝕刻速度，且對於遮罩的選擇比高，在孔洞狀圖案不會附著有堆積膜而堵塞入口，突起變形量少，能進行圖案形狀的良好的蝕刻。
另一方面，僅使用蝕刻氣體(α)、或僅使用蝕刻氣體(β)作為蝕刻氣體之比較例2~7，對於遮罩的選擇比低、大致上無法測定突起變形量、遮罩消失且無法形成目的之形狀(大小)的孔洞狀圖案。
又，關於組合蝕刻氣體(β)、與不是蝕刻氣體(α)而是其他的含氟化合物作為蝕刻氣體使用的比較例1及8~10，比較例1係孔洞狀圖案的入口變寬，比較例8係對於遮罩的選擇性變低，比較例9~10係蝕刻速度下降，而且在孔洞狀的圖案附著有堆積膜而堵塞入口，無法形成目的之形狀(大小)的孔洞狀圖案。

Claims (10)

  1. 一種電漿蝕刻方法，其係使用處理氣體電漿蝕刻矽含有膜之方法，其特徵係該處理氣體含有下述式(1)所示之鏈狀飽和氟化烴化合物、CxHyFz (1)(式中，x表示3或4，y表示5~9的整數，z表示1~3的整數)與具有在電漿蝕刻條件下作為氟自由基供給源功能的氣體狀之含氟化合物(但該式(1)所示之化合物除外)。
  2. 如請求項1之電漿蝕刻方法，其中該鏈狀飽和氟化烴化合物、與該氣體狀的含氟化合物的容量比為1：99~99：1。
  3. 如請求項1之電漿蝕刻方法，其中該含氟化合物係選自由CF4、CHF3、NF3、及SF6所構成之群組的化合物。
  4. 如請求項1之電漿蝕刻方法，其中該處理氣體進一步含有反應性氣體，該鏈狀飽和氟化烴化合物及該氣體狀的含氟化合物的合計、與該反應性氣體之容量比為1：0.1~1：5。
  5. 如請求項4之電漿蝕刻方法，其中該反應性氣體為氧氣及/或氮氣。
  6. 如請求項1之電漿蝕刻方法，其中該處理氣體進一步含有非反應性氣體，該鏈狀飽和氟化烴化合物及該氣體狀的含氟化合物的合計、與該非反應性氣體之容量比為1：0.1~1：5。
  7. 如請求項6之電漿蝕刻方法，其中該非反應性氣體係選自由氦、氬、氖、氪、及氙所構成之群組的至少1種。
  8. 如請求項1之電漿蝕刻方法，其中該矽含有膜係含有矽氧化膜與矽氮化膜的膜。
  9. 如請求項1之電漿蝕刻方法，其中該矽含有膜為矽氧化膜、矽氮化膜、或此等之多層膜。
  10. 如請求項1之電漿蝕刻方法，其係包含在該矽含有膜的表面，形成ArF光阻、KrF光阻、i線光阻、g線光阻、非晶形碳膜、及塗布型碳膜中之任一膜作為遮罩之步驟。
TW105101807A 2015-01-22 2016-01-21 電漿蝕刻方法 TWI677919B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-010540 2015-01-22
JP2015010540 2015-01-22

Publications (2)

Publication Number Publication Date
TW201637096A true TW201637096A (zh) 2016-10-16
TWI677919B TWI677919B (zh) 2019-11-21

Family

ID=56417104

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105101807A TWI677919B (zh) 2015-01-22 2016-01-21 電漿蝕刻方法

Country Status (7)

Country Link
US (1) US10090168B2 (zh)
JP (1) JPWO2016117563A1 (zh)
KR (1) KR20170106380A (zh)
CN (1) CN107112233A (zh)
SG (1) SG11201705639VA (zh)
TW (1) TWI677919B (zh)
WO (1) WO2016117563A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403492B1 (en) * 2018-12-11 2019-09-03 Mattson Technology, Inc. Integration of materials removal and surface treatment in semiconductor device fabrication
JP7075537B2 (ja) * 2020-02-10 2022-05-25 株式会社日立ハイテク プラズマ処理方法
KR102244862B1 (ko) 2020-08-04 2021-04-27 (주)원익머트리얼즈 식각 가스 혼합물과 이를 이용한 패턴 형성 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05221892A (ja) 1992-02-14 1993-08-31 Agency Of Ind Science & Technol ｇｅｍ−ジフルオロアルカン類の製造法
JP3265434B2 (ja) 1992-09-24 2002-03-11 独立行政法人産業技術総合研究所 ｇｅｍ−ジフルオロアルカン類の製造法
TW486733B (en) * 1999-12-28 2002-05-11 Toshiba Corp Dry etching method and manufacturing method of semiconductor device for realizing high selective etching
JP2001250817A (ja) 1999-12-28 2001-09-14 Toshiba Corp ドライエッチング方法及び半導体装置の製造方法
JP2001358061A (ja) * 2000-04-12 2001-12-26 Mitsubishi Electric Corp 半導体装置の製造方法
US6774043B2 (en) * 2000-04-12 2004-08-10 Renesas Technology Corp. Method of manufacturing semiconductor device
CN101983417B (zh) * 2008-03-31 2013-04-24 日本瑞翁株式会社 等离子体蚀刻方法
TWI588240B (zh) 2012-10-30 2017-06-21 液態空氣喬治斯克勞帝方法研究開發股份有限公司 用於高縱橫比氧化物蝕刻之氟碳分子
CN104871298A (zh) * 2012-12-27 2015-08-26 日本瑞翁株式会社 干蚀刻方法

Also Published As

Publication number Publication date
SG11201705639VA (en) 2017-08-30
US20170372915A1 (en) 2017-12-28
CN107112233A (zh) 2017-08-29
US10090168B2 (en) 2018-10-02
KR20170106380A (ko) 2017-09-20
JPWO2016117563A1 (ja) 2017-11-02
TWI677919B (zh) 2019-11-21
WO2016117563A1 (ja) 2016-07-28

Similar Documents

Publication Publication Date Title
TWI781210B (zh) 用於蝕刻多個堆疊層之化學過程
TWI648783B (zh) Dry etching method
JP6485972B2 (ja) Ｔｓｖ／ｍｅｍｓ／パワーデバイスエッチング用の化学物質
JP5933694B2 (ja) ホウ素炭素膜をドライストリッピングする方法
US7309646B1 (en) De-fluoridation process
JP5642001B2 (ja) プラズマエッチング方法
TWI618145B (zh) 電漿蝕刻方法及電漿蝕刻裝置
TWI670768B (zh) 電漿蝕刻方法
TW201810429A (zh) 蝕刻處理方法
WO2014104290A1 (ja) ドライエッチング方法
JP2015012178A5 (zh)
TWI810396B (zh) 乾式蝕刻方法
WO2016181723A1 (ja) ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法
JP6544215B2 (ja) ドライエッチング方法
JP6833657B2 (ja) 基板をプラズマエッチングする方法
TWI485767B (zh) Manufacturing method of semiconductor device
TWI677919B (zh) 電漿蝕刻方法
CN109564868B (zh) 等离子体蚀刻方法
JPWO2012124726A1 (ja) エッチングガスおよびエッチング方法
TWI636121B (zh) 乾式蝕刻方法及乾式蝕刻劑
TWI804638B (zh) 使用含硫原子之氣體分子之電漿蝕刻方法
CN116097407A (zh) 各向同性氮化硅移除
JP6569578B2 (ja) プラズマエッチング方法
CN111916349A (zh) 硅刻蚀方法
WO2023100476A1 (ja) デポジション膜の形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees